CN116566346B - 自适应增益放大器 - Google Patents

Abstract

本发明公开了一种自适应增益放大器，增益模块包括第一运算放大器、第二运算放大器、第三运算放大器、第四数字电位器、第一电阻、第一PMOS管、第二NMOS管、第一输出端、第一输入端，所述第一运算放大器同相端和第一输入端连接。本发明可在通信增益放大时进行自动调节，增加输入或输出稳定性。

Description

自适应增益放大器

技术领域

本发明涉及无线局域网和射频集成电路领域，特别涉及自适应增益放大器。

背景技术

可变增益放大器(VGA)是通信发射器中的一个关键模块，它与反馈环路一起组成自动增益控制电路(AGC)，AGC用来处理幅度变化范围很大的输入信号，使输出信号幅度保持恒定或仅在较小范围内变化，不至于因为输入信号太大或太小而使得发射器无法正常工作，高功率效率和高线性是AGC主要的性能要求，而现有的可变增益放大器的可变增益步长都比较大，到底增益稳定性较差。

发明内容

针对上述技术问题，本发明的目的是提供一种自适应增益放大器，包括增益模块，所述增益模块包括第一运算放大器U1、第二运算放大器U2、第三运算放大器U3、第四数字电位器U4、第一电阻R1、第一PMOS管Q1、第二NMOS管Q2、第一输出端OUT1、第一输入端IN1，所述第一运算放大器U1同相端和第一输入端IN1连接，第一运算放大器U1反相端和第一电阻R1一端、第四数字电位器U4的H引脚连接，第一电阻R1另一端和第一运算放大器U1输出端、第二运算放大器U2反相端、第三运算放大器U3反相端、第一输出端OUT1连接，第二运算放大器U2输出端和第一PMOS管Q1栅极、第四数字电位器U4的DIN引脚连接，第一PMOS管Q1漏极和第二NMOS管Q2源极、第四数字电位器U4的CLK引脚连接，第四数字电位器U4的W引脚、L引脚和接地端连接，第二NMOS管Q2的栅极和第三运算放大器U3输出端连接，第二NMOS管Q2的漏极和第一PMOS管Q1源极连接；

第一输入端IN1用于被放大信号输入，第一运算放大器U1用于反馈放大，第二运算放大器U2和第三运算放大器U3用于区域反馈，第一输入端IN1输入信号时，信号经第一电阻R1、第四数字电位器U4进行负反馈增益，当第一运算放大器U1输出反馈到第二运算放大器U2和第三运算放大器U3反相端，第二运算放大器U2和第三运算放大器U3同相端用于设置增益输出后的幅值区域阈值，若第一输入端IN1经第一运算放大器U1反馈增益后趋近于最大增益幅值时，第二运算放大器U2输出，第二运算放大器U2输出分别反馈到第四数字电位器U4的DIN引脚和第一PMOS管Q1，第一PMOS管Q1截止，若第一输入端IN1经过第一运算放大器U1反馈增益后趋近于最小增益幅值时，第三运算放大器U3输出，第三运算放大器U3输出使第二NMOS管Q2导通而第四数字电位器U4的DIN引脚无输入，DIN的引脚状态表为最大增益幅值和最小增益幅值时的调节信号，第四数字电位器U4的CLK引脚和第一PMOS管Q1漏极、第二NMOS管Q2源极引脚连接，第一PMOS管Q1的源极和第二NMOS管Q2的漏极和调节信号连接，完成增益信号幅值临近区域时进行自动调节。

进一步的，所述增益模块还包括第五运算放大器U5、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第一电容C1，所述第五运算放大器U5输出端和第二电阻R2一端、第三电阻R3一端、第一PMOS管Q1源极、第二NMOS管Q2漏极连接，第三电阻R3另一端和第五运算放大器U5反相端、第一电容C1一端连接，第二电阻R2另一端和第四电阻R4一端、第五电阻R5一端、第六电阻R6一端、第五运算放大器U5同相端连接，第五电阻R5另一端和电源连接，第六电阻R6另一端、第一电容C1另一端、第四电阻R4另一端和接地端连接；

考虑模块化的使用配置，调节信号通过第五运算放大器U5输出完成，采用第二电阻R2和第四电阻R4对第五运算放大器U5进行固定幅值同相增益，第五电阻R5和第六电阻R6用于第五运算放大器U5同相端初始信号输入，第三电阻R3和第一电容C1用于第五运算放大器U5输出积分后使第五运算放大器U5跳变，以此循环使第五运算放大器U5输出模拟调节信号到第一PMOS管Q1和第二NMOS管Q2。

进一步的，所述增益模块还包括第六运算放大器U6、第七电阻R7、第八电阻R8，所述第六运算放大器U6同相端和第五运算放大器U5输出端连接，第六运算放大器U6输出端和第七电阻R7一端连接，第七电阻R7另一端和第一PMOS管Q1源极、第二NMOS管Q2漏极、第八电阻R8一端连接，第八电阻R8另一端和接地端连接；

考虑到第五运算放大器U5输出的模拟信号会经第一PMOS管Q1和第二NMOS管Q2的反馈到第四数字电位器U4的次数因第一PMOS管Q1和第二NMOS管Q2的导通门限会出现次数衰减或与预设的调节出现偏差，通过第六运算放大器U6信号转换后进行输出，第七电阻R7、第八电阻R8分压配置第一PMOS管Q1、第二NMOS管Q2的导通电压参数，第六运算放大器U6输出后经第七电阻R7反馈到第一PMOS管Q1的源极和第二NMOS管Q2的漏极，进行调节，第四数字电位器U4的CLK引脚接收信号时，根据第四数字电位器U4的DIN引脚不同状态变化，使W引脚距H或L引脚进行调节，调节第一电阻R1和第四数字电位器U4的增益倍数，最终使第一运算放大器U1输出钳制在第二运算放大器U2和第三运算放大器U3的增益幅值区域内，完成自适应变化；

进一步的，所述增益模块还包括第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12，所述第九电阻R9一端、第十电阻R10一端和电源连接，第九电阻R9另一端和第二运算放大器U2同相端、第十一电阻R11一端连接，第十电阻R10另一端和第三运算放大器U3同相端、第十二电阻R12一端连接，第十一电阻R11另一端、第十二电阻R12另一端和接地端连接。

进一步的，所述增益模块还包括第十三电阻R13、第十四电阻R14，所述第十三电阻R13一端和第三运算放大器U3输出端连接，第十三电阻R13一端和第二运算放大器U2输出端、第四数字电位器U4的DIN引脚连接，第十三电阻R13另一端、第十四电阻R14另一端和接地端连接。

进一步的，所述增益模块还包括第十五电阻R15、第十六电阻R16，所述第十五电阻R15一端和电源连接，第十五电阻R15另一端和第六运算放大器U6反相端、第十六电阻R16一端连接，第十六电阻R16另一端和接地端连接。

进一步的，所述增益模块还包括第一光电二极管D1、第三光电三极管Q3、第十七电阻R17，所述第一光电二极管D1阳极和第二NMOS管Q2源极连接，第一光电二极管D1和第三光电三极管Q3耦合封装，第三光电三极管Q3集电极和电源连接，第三光电三极管Q3发射极和第十七电阻R17一端连接，第十七电阻R17另一端、第一光电二极管D1阴极和接地端连接。

进一步的，所述增益模块还包括第二输入端IN2，所述第二输入端IN2和第四数字电位器U4的CS反引脚连接；

第二运算放大器U2和第三运算放大器U3的幅值区域阈值通过第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12进行设置，也可通过电源模块进行设置，因通过一个第二运算放大器U2输出端控制第四数字电位器U4的DIN引脚，通过第十四电阻R14在第二运算放大器U2无输出时进行下拉和第一PMOS管Q1释放，第十三电阻R13用于第二NMOS管Q2释放，第十六电阻R16用于第六运算放大器U6反相端下拉，为放置第六运算放大器U6虚短时第六运算放大器U6故障输出，设置第十五电阻R15，故障时电源经第十五电阻R15限流后反馈到第六运算放大器U6使第六运算放大器U6截止，第一光电二极管D1和第三光电三极管Q3耦合封装后可通过跳脚替换第一PMOS管Q1和第二NMOS管Q2输入到第四数字电位器U4的信号，通过隔离防止干扰出现故障调节，当需要对第一输出端OUT1输出的信号进行检测时，通过第二输入端IN2输入锁定自适应调节，第二输入端IN2的输入可使用MCU进行控制，需要说明的是，无需对第一输出端OUT1检测时，需要对第二输入端IN2配置下拉电阻，防止增益模块调节故障。

本发明与现有技术相比的有益效果是：

对光接收机或发射的增益放大后的信号进行检测，在临近增益幅值区域时进行自动调节，提高稳定性，防止信号衰减。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1和图2为本发明提供的增益模块结构示意图。

具体实施方式

为了使本发明的目的及优点更加清楚明白，以下结合实施例对本发明进行具体说明，应当理解，以下文字仅仅用以描述本发明的一种或几种具体的实施方式，并不对本发明具体请求的保护范围进行严格限定。

参阅附图，本发明是一种自适应增益放大器，包括增益模块，所述增益模块包括第一运算放大器U1、第二运算放大器U2、第三运算放大器U3、第四数字电位器U4、第一电阻R1、第一PMOS管Q1、第二NMOS管Q2、第一输出端OUT1、第一输入端IN1，所述第一运算放大器U1同相端和第一输入端IN1连接，第一运算放大器U1反相端和第一电阻R1一端、第四数字电位器U4的H引脚连接，第一电阻R1另一端和第一运算放大器U1输出端、第二运算放大器U2反相端、第三运算放大器U3反相端、第一输出端OUT1连接，第二运算放大器U2输出端和第一PMOS管Q1栅极、第四数字电位器U4的DIN引脚连接，第一PMOS管Q1漏极和第二NMOS管Q2源极、第四数字电位器U4的CLK引脚连接，第四数字电位器U4的W引脚、L引脚和接地端连接，第二NMOS管Q2的栅极和第三运算放大器U3输出端连接，第二NMOS管Q2的漏极和第一PMOS管Q1源极连接。

具体地，所述增益模块还包括第五运算放大器U5、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第一电容C1，所述第五运算放大器U5输出端和第二电阻R2一端、第三电阻R3一端、第一PMOS管Q1源极、第二NMOS管Q2漏极连接，第三电阻R3另一端和第五运算放大器U5反相端、第一电容C1一端连接，第二电阻R2另一端和第四电阻R4一端、第五电阻R5一端、第六电阻R6一端、第五运算放大器U5同相端连接，第五电阻R5另一端和电源连接，第六电阻R6另一端、第一电容C1另一端、第四电阻R4另一端和接地端连接。

具体地，所述增益模块还包括第六运算放大器U6、第七电阻R7、第八电阻R8，所述第六运算放大器U6同相端和第五运算放大器U5输出端连接，第六运算放大器U6输出端和第七电阻R7一端连接，第七电阻R7另一端和第一PMOS管Q1源极、第二NMOS管Q2漏极、第八电阻R8一端连接，第八电阻R8另一端和接地端连接。

具体地，所述增益模块还包括第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12，所述第九电阻R9一端、第十电阻R10一端和电源连接，第九电阻R9另一端和第二运算放大器U2同相端、第十一电阻R11一端连接，第十电阻R10另一端和第三运算放大器U3同相端、第十二电阻R12一端连接，第十一电阻R11另一端、第十二电阻R12另一端和接地端连接。

具体地，所述增益模块还包括第十三电阻R13、第十四电阻R14，所述第十三电阻R13一端和第三运算放大器U3输出端连接，第十三电阻R13一端和第二运算放大器U2输出端、第四数字电位器U4的DIN引脚连接，第十三电阻R13另一端、第十四电阻R14另一端和接地端连接。

具体地，所述增益模块还包括第十五电阻R15、第十六电阻R16，所述第十五电阻R15一端和电源连接，第十五电阻R15另一端和第六运算放大器U6反相端、第十六电阻R16一端连接，第十六电阻R16另一端和接地端连接。

具体地，所述增益模块还包括第一光电二极管D1、第三光电三极管Q3、第十七电阻R17，所述第一光电二极管D1阳极和第二NMOS管Q2源极连接，第一光电二极管D1和第三光电三极管Q3耦合封装，第三光电三极管Q3集电极和电源连接，第三光电三极管Q3发射极和第十七电阻R17一端连接，第十七电阻R17另一端、第一光电二极管D1阴极和接地端连接。

具体地，所述增益模块还包括第二输入端IN2，所述第二输入端IN2和第四数字电位器U4的CS反引脚连接。

具体地，第一输入端IN1用于被放大信号输入，第一运算放大器U1用于反馈放大，第二运算放大器U2和第三运算放大器U3用于区域反馈，第一输入端IN1输入信号时，信号经第一电阻R1、第四数字电位器U4进行负反馈增益，当第一运算放大器U1输出反馈到第二运算放大器U2和第三运算放大器U3反相端，第二运算放大器U2和第三运算放大器U3同相端用于设置增益输出后的幅值区域阈值，若第一输入端IN1经第一运算放大器U1反馈增益后趋近于最大增益幅值时，第二运算放大器U2输出，第二运算放大器U2输出分别反馈到第四数字电位器U4的DIN引脚和第一PMOS管Q1，第一PMOS管Q1截止，若第一输入端IN1经过第一运算放大器U1反馈增益后趋近于最小增益幅值时，第三运算放大器U3输出，第三运算放大器U3输出使第二NMOS管Q2导通而第四数字电位器U4的DIN引脚无输入，DIN的引脚状态表为最大增益幅值和最小增益幅值时的调节信号，第四数字电位器U4的CLK引脚和第一PMOS管Q1漏极、第二NMOS管Q2源极引脚连接，第一PMOS管Q1的源极和第二NMOS管Q2的漏极和调节信号连接，完成增益信号幅值临近区域时进行自动调节。考虑模块化的使用配置，调节信号通过第五运算放大器U5输出完成，采用第二电阻R2和第四电阻R4对第五运算放大器U5进行固定幅值同相增益，第五电阻R5和第六电阻R6用于第五运算放大器U5同相端初始信号输入，第三电阻R3和第一电容C1用于第五运算放大器U5输出积分后使第五运算放大器U5跳变，以此循环使第五运算放大器U5输出模拟调节信号到第一PMOS管Q1和第二NMOS管Q2。考虑到第五运算放大器U5输出的模拟信号会经第一PMOS管Q1和第二NMOS管Q2的反馈到第四数字电位器U4的次数因第一PMOS管Q1和第二NMOS管Q2的导通门限会出现次数衰减或与预设的调节出现偏差，通过第六运算放大器U6信号转换后进行输出，第七电阻R7、第八电阻R8分压配置第一PMOS管Q1、第二NMOS管Q2的导通电压参数，第六运算放大器U6输出后经第七电阻R7反馈到第一PMOS管Q1的源极和第二NMOS管Q2的漏极，进行调节，第四数字电位器U4的CLK引脚接收信号时，根据第四数字电位器U4的DIN引脚不同状态变化，使W引脚距H或L引脚进行调节，调节第一电阻R1和第四数字电位器U4的增益倍数，最终使第一运算放大器U1输出钳制在第二运算放大器U2和第三运算放大器U3的增益幅值区域内，完成自适应变化。第四数字电位器U4可采用任意型号，例采用MAX5481时，VSS和SPI引脚下拉接地，其余型号根据手册进行设置，在此不进行阐述。第二运算放大器U2和第三运算放大器U3的幅值区域阈值通过第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12进行设置，也可通过电源模块进行设置，因通过一个第二运算放大器U2输出端控制第四数字电位器U4的DIN引脚，通过第十四电阻R14在第二运算放大器U2无输出时进行下拉和第一PMOS管Q1释放，第十三电阻R13用于第二NMOS管Q2释放，第十六电阻R16用于第六运算放大器U6反相端下拉，为放置第六运算放大器U6虚短时第六运算放大器U6故障输出，设置第十五电阻R15，故障时电源经第十五电阻R15限流后反馈到第六运算放大器U6使第六运算放大器U6截止，第一光电二极管D1和第三光电三极管Q3耦合封装后可通过跳脚替换第一PMOS管Q1和第二NMOS管Q2输入到第四数字电位器U4的信号，通过隔离防止干扰出现故障调节，当需要对第一输出端OUT1输出的信号进行检测时，通过第二输入端IN2输入锁定自适应调节，第二输入端IN2的输入可使用MCU进行控制，需要说明的是，无需对第一输出端OUT1检测时，需要对第二输入端IN2配置下拉电阻，防止增益模块调节故障。

Claims (1)

1.一种自适应增益放大器，包括增益模块，其特征在于，所述增益模块包括第一运算放大器、第二运算放大器、第三运算放大器、第四数字电位器、第一电阻、第一PMOS管、第二NMOS管、第一输出端、第一输入端，所述第一运算放大器同相端和第一输入端连接，第一运算放大器反相端和第一电阻一端、第四数字电位器的H引脚连接，第一电阻另一端和第一运算放大器输出端、第二运算放大器反相端、第三运算放大器反相端、第一输出端连接，第二运算放大器输出端和第一PMOS管栅极、第四数字电位器的DIN引脚连接，第一PMOS管漏极和第二NMOS管源极、第四数字电位器的CLK引脚连接，第四数字电位器的W引脚、L引脚和接地端连接，第二NMOS管的栅极和第三运算放大器输出端连接，第二NMOS管的漏极和第一PMOS管源极连接；

所述增益模块还包括第五运算放大器、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第一电容，所述第五运算放大器输出端和第二电阻一端、第三电阻一端、第一PMOS管源极、第二NMOS管漏极连接，第三电阻另一端和第五运算放大器反相端、第一电容一端连接，第二电阻另一端和第四电阻一端、第五电阻一端、第六电阻一端、第五运算放大器同相端连接，第五电阻另一端和电源连接，第六电阻另一端、第一电容另一端、第四电阻另一端和接地端连接；

所述增益模块还包括第六运算放大器、第七电阻、第八电阻，所述第六运算放大器同相端和第五运算放大器输出端连接，第六运算放大器输出端和第七电阻一端连接，第七电阻另一端和第一PMOS管源极、第二NMOS管漏极、第八电阻一端连接，第八电阻另一端和接地端连接；

所述增益模块还包括第九电阻、第十电阻、第十一电阻、第十二电阻，所述第九电阻一端、第十电阻一端和电源连接，第九电阻另一端和第二运算放大器同相端、第十一电阻一端连接，第十电阻另一端和第三运算放大器同相端、第十二电阻一端连接，第十一电阻另一端、第十二电阻另一端和接地端连接；

所述增益模块还包括第十三电阻、第十四电阻，所述第十三电阻一端和第三运算放大器输出端连接，第十三电阻一端和第二运算放大器输出端、第四数字电位器的DIN引脚连接，第十三电阻另一端、第十四电阻另一端和接地端连接；

所述增益模块还包括第十五电阻、第十六电阻，所述第十五电阻一端和电源连接，第十五电阻另一端和第六运算放大器反相端、第十六电阻一端连接，第十六电阻另一端和接地端连接；

所述增益模块还包括第一光电二极管、第三光电三极管、第十七电阻，所述第一光电二极管阳极和第二NMOS管源极连接，第一光电二极管和第三光电三极管耦合封装，第三光电三极管集电极和电源连接，第三光电三极管发射极和第十七电阻一端连接，第十七电阻另一端、第一光电二极管阴极和接地端连接；

所述增益模块还包括第二输入端，所述第二输入端和第四数字电位器的CS反引脚连接。