CN113760029B - 一种基于全mos基准源的新型低压差线性稳压器 - Google Patents
一种基于全mos基准源的新型低压差线性稳压器 Download PDFInfo
- Publication number
- CN113760029B CN113760029B CN202111016641.2A CN202111016641A CN113760029B CN 113760029 B CN113760029 B CN 113760029B CN 202111016641 A CN202111016641 A CN 202111016641A CN 113760029 B CN113760029 B CN 113760029B
- Authority
- CN
- China
- Prior art keywords
- tube
- module
- grid
- input end
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 230000001052 transient effect Effects 0.000 claims abstract description 24
- 230000003321 amplification Effects 0.000 claims abstract description 13
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 13
- 239000003381 stabilizer Substances 0.000 claims abstract description 11
- 238000005070 sampling Methods 0.000 claims abstract description 10
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 claims description 9
- 101150070189 CIN3 gene Proteins 0.000 claims description 9
- 101100508840 Daucus carota INV3 gene Proteins 0.000 claims description 9
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 claims description 9
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 claims description 9
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 claims description 9
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 claims description 9
- 101150110971 CIN7 gene Proteins 0.000 claims description 8
- 101150110298 INV1 gene Proteins 0.000 claims description 8
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims description 8
- 101100286980 Daucus carota INV2 gene Proteins 0.000 claims description 6
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 claims description 6
- 101001121388 Homo sapiens Ovochymase-2 Proteins 0.000 claims description 5
- 102100026306 Ovochymase-2 Human genes 0.000 claims description 5
- HCUOEKSZWPGJIM-IYNMRSRQSA-N (e,2z)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N\O)\C(N)=O HCUOEKSZWPGJIM-IYNMRSRQSA-N 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 20
- 238000004088 simulation Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
本发明公开了一种基于全MOS基准源的新型低压差线性稳压器，包括基准模块、放大模块、功率模块、保护模块、瞬态响应模块及反馈模块，其中，基准模块包括参考电压产生电路，参考电压产生电路包括N型耗尽管NDEP1、NDEP2，N型增强管N3，电阻R1、R2以及电容C1；NDEP1管的漏极接电源电压端VDD，其栅极与源极共同连接NDEP2管的漏极；NDEP2管的栅极与源极相连并共同连接N3管的栅极，且通过电阻R1连接N3管的漏极；N3管的源极与衬底均接地，N3管的漏极作为采样端VT连接保护模块；NDEP2管的栅极与源极的公共端还与电阻R2、电容C1串接，电容C1的另一端接地；电阻R2和电容C1的公共端作为参考电压端VREF连接放大模块。本发明提供的稳压器减小了芯片面积，提升了电路性能。
Description
技术领域
本发明属于电源管理芯片技术领域，具体涉及一种基于全MOS基准源的新型低压差线性稳压器。
背景技术
近年来，电源管理芯片飞速发展，尤其是低压差线性稳压器(LDO)的设计，总体上来说，在设备小型化，多功能化的总发展趋势下，电子产品需要不断提高芯片的集成度。片上集成程度愈高，体积愈小，片外元件的数目愈少。
现有的低压差线性稳压器的设计主要包含六大模块：运算放大器模块、基准电压模块、功率管模块、保护电路模块、瞬态响应模块以及反馈网络模块。其中运算放大器的要求是高增益，大带宽，功率管在MOS工艺中主要分为NMOS与PMOS，最为常见的就是PMOS，基准电压模块常常采用三极管补偿所设计的带隙基准电路，保护模块主要有过温保护模块与过流保护模块，瞬态响应模块主要响应输出端的瞬态负载跳变保证输出快速恢复稳定。
然而，现有的基准电路往往采用三极管带隙基准电路设计，这种电路结构较为复杂，使得电源抑制比受运放影响较大，且其需要运算放大器和启动电路，从而导致占用面积与功耗均较大。同时，现有的过温保护模块主要利用三极管的温度特性进行设计，结构复杂，功耗与面积较大不利于更小产品的设计。此外，现有的瞬态补偿电路通常采用动态偏置与比较器非线性调节等方式，且功耗大且非线性度高，不利于系统稳定。综上，现有的低压差线性稳压器芯片面积较大，功耗较高且性能不够稳定。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于全MOS基准源的新型低压差线性稳压器。本发明要解决的技术问题通过以下技术方案实现：
一种基于全MOS基准源的新型低压差线性稳压器，包括：
基准模块，用于产生参考基准电压信号；
放大模块，连接所述基准模块，用于对所述参考基准电压信号与反馈信号的误差进行放大，得到放大信号；
功率模块，连接所述放大模块，用于调整所述放大信号，得到稳定的输出信号；
保护模块，连接于所述基准模块的输出端和所述功率模块的输入端之间，用于产生控制信号以控制所述功率模块的工作状态；
瞬态响应模块，连接所述功率模块的输出端和输入端之间，用于调节所述功率模块的电流以使输出信号保持稳定；
反馈模块，连接于所述功率模块的输出端和所述放大模块的输入端之间，用于根据输出信号产生所述反馈信号，并将其反馈回所述放大模块以调节输出信号；；
其中，所述基准模块包括参考电压产生电路，所述参考电压产生电路包括N型耗尽管NDEP1、NDEP2，N型增强管N3，电阻R1、R2以及电容C1；其中，
NDEP1管的漏极接电源电压端VDD，其栅极与源极共同连接NDEP2管的漏极；
NDEP2管的栅极与源极相连并共同连接N3管的栅极，且通过电阻R1连接N3管的漏极；
N3管的源极与衬底均接地，N3管的漏极作为采样端VT连接所述保护模块；
NDEP2管的栅极与源极的公共端还与电阻R2、电容C1串接，电容C1的另一端接地；
电阻R2和电容C1的公共端作为参考电压端VREF连接所述放大模块。
在本发明的一个实施例中，所述基准模块还包括偏置电路，所述偏置电路包括PMOS管P5、P6、P7，NMOS管N4、N5、N6，电阻R3、R4、R5；其中，
P5、P6、P7管的源极与衬底均连接电源电压端VDD，P5管的漏极连接N4管的漏极，P6管的漏极连接N5管的漏极，P7管的漏极连接N6管的漏极；
N4、N5、N6的栅极均连接参考电压端VREF；
N4、N5、N6的源极分别通过电阻R3、R4、R5接地；
P5管的栅极作为第一偏置电压端Vbias1连接所述放大模块和所述保护模块；
P6、P7管的栅极分别作为第二偏置电压端Vbias2和第三偏置电压端Vbias3连接瞬态响应模块。
在本发明的一个实施例中，所述放大模块包括PMOS管P8、P9、P10、P11，NMOS管N7、N8、N9；其中，
P9管的栅极作为放大模块的负相端连接参考电压端VREF，P10管的栅极为放大模块的正相端连接所述反馈模块的输出端VFB；
P9、P10管的源极和衬底共同连接P8管的漏极，P8管的源极与衬底接电源电压端VDD；
N7管的栅极与漏极共同连接P9管的漏极与N8管的栅极，N7、N8、N9管的源极与衬底共同接地，N8管的漏极、N9管的栅极以及P10管的漏极相连接；
P8管与P11管的栅极均连接第一偏置电压端Vbias1，P11管的源极接电源电压端VDD；
P11管漏极与N9管的漏极相接并作为放大模块的输出端与功率模块的输入端连接。
在本发明的一个实施例中，所述功率模块包括一个PMOS管P13，其中，P13管的源极与衬底接电源电压端VDD，栅极作为功率模块的输入端VG连接所述放大模块的输出端，漏极作为稳压器的输出端VOUT，以输出稳定的电压信号。
在本发明的一个实施例中，还包括补偿模块，所述补偿模块包括电阻R6，电容C2、C3；其中，
电阻R6一端连接放大模块中N9管的栅极，另一端接通过电容C2连接至稳压器的输出端VOUT；
电容C3一端与稳压器的输出VOUT相接，另一端接地。
在本发明的一个实施例中，所述保护模块包括过流保护电路、过温保护电路以及逻辑控制电路；其中，
所述过流保护电路的第一输入端连接参考电压端VREF，所述过流保护电路的第二输入端连接反馈模块的输出端VFB，所述过流保护电路的第三输入端连接功率模块的输入端VG，所述过流保护电路的输出端连接所述逻辑控制电路的第一输入端；
所述过温保护电路的第一输入端和第二输入端均连接第一偏置电压端Vbias1，所述过温保护电路的第三输入端连接采样端VT，所述过温保护电路的输出端连接所述逻辑控制电路的第二输入端；
所述逻辑控制电路的输出端连接功率模块的输入端VG。
在本发明的一个实施例中，所述过流保护电路包括PMOS管P1，NMOS管N1、N14；其中，
N1管的栅极作为过流保护电路的第一输入端接参考电压VREF，N14管的栅极作为过流保护电路的第二输入端连接所述反馈模块的输出端VFB，N1、N14管的源极与衬底均接地；
P1管的源极与衬底连接电源电压端VDD，P1管的栅极作为过流保护电路的第三输入端连接所述功率模块的输入端VG；
P1管的漏极与N1、N14管的漏极相连至OVC端，并作为过流保护电路的输出端连接逻辑控制电路的第一输入端。
在本发明的一个实施例中，所述过温保护电路包括PMOS管P2、P3、P4，NMOS管N2；其中，
P2、P3管的源极与衬底连接电源电压端VDD，N2管的源极与衬底均接地，P2、P3管的栅极分别作为过温保护电路的第一输入端和第二输入端连接第一偏置电压端Vbias1，P3管的漏极与P4管的源极连接，P4管的栅极连接逻辑控制电路；
N2管的栅极作为过温保护电路的第三输入端连接采样端VT；
P4管的漏极与P2管的漏极、以及N2管的漏极相连接于OVT端，并作为过温保护电路的输出端连接逻辑控制电路的第二输入端。
在本发明的一个实施例中，所述逻辑控制电路包括反相器INV1、INV2、INV3、INV4，或非门NOR1以及一个PMOS管P12；其中，
INV1输入端作为逻辑控制电路的第一输入端接OVC端，其输出端接INV2的输入端；
INV2的输出端接或非门NOR1的第一输入端OVCN；
INV3的输入端作为逻辑控制电路的第二输入端接OVT端，其输出端OVTN分别连接INV4的输入端和P4管的栅极；
INV4的输出端接或非门NOR1的第二输入端，或非门NOR1输出端CTRL连接P12管的栅极；
P12管的源极与衬底接电源电压端VDD，其漏极作为逻辑控制电路的输出端连接功率模块的输入端VG。
在本发明的一个实施例中，所述瞬态响应模块包括PMOS管P14、P15、P16、P17，NMOS管N10、N11、N12、N13，电容C4、C5；其中，
P14、P15、P16、P17管的源极与衬底均连接于电源电压端VDD，P14管的栅极接第三偏置电压端Vbias3，P14管的漏极、N11管的栅极与N10管的漏极和栅极相连接；
N10、N11、N12、N13管的源极与衬底均接地，N11管的漏极与P16管的栅极、P15管的栅极与漏极相连接，P16管的漏极与N12管的漏极均连接于功率模块的输入端VG；
N12管的栅极与N13管的栅极、漏极，以及P17管的漏极相连接，P17管的栅极连接第二偏置电压端Vbias2；
电容C4一端与输出端VOUT连接，另一端与N11管的栅极连接；
电容C5一端与输出端VOUT连接，另一端与P17管的栅极连接。
本发明的有益效果：
1、本发明通过采用NMOS增强管与耗尽管相互温度补偿的方式设计了一种全新的三管基准模块，无需启动电路和运算放大器，即可产生需要的基准电压，且该基准模块温度特性优良，电源抑制比高，该电路结构简单，功耗低，在减小芯片面积的同时，提升了电路性能；
2、本发明通过将三管基准模块中N3管的漏端VT设计成过温检测点，同时结合四管迟滞结构简单实现过温保护模块，区别于传统的利用三极管过温检测模式，大大降低了功耗，简化了电路结构，同时节省了芯片面积；
3、本发明利用三个MOS管与一些简单的数字模块实现了过流保护模块，进一步简化了电路结构，同时节省了芯片面积；
4、本发明提供的瞬态响应模块区别于传统的动态偏置电路于比较器电路大大提升了系统响应时的速率与线性度，提升了稳压器的性能。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种基于全MOS基准源的新型低压差线性稳压器的结构框图；
图2是本发明实施例提供的基于全MOS基准源的新型低压差线性稳压器的另一种结构示意图；
图3是本发明实施例提供的稳压器核心电路结构图；
图4是本发明实施例提供的基准模块和保护模块的电路示例图；
图5是本发明实施例提供的瞬态响应电路结构示例图；
图6是本发明实施例提供的基准模块仿真波形图；
图7是本发明实施例提供的稳压器输出电压仿真波形图；
图8是本发明实施例提供的稳压器过温保护仿真波形图；
图9是本发明实施例提供的稳压器过流保护仿真波形图；
图10是本发明实施例提供的稳压器瞬态响应仿真波形图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1是本发明实施例提供的一种基于全MOS基准源的新型低压差线性稳压器的结构框图，其包括：
基准模块1，用于产生参考基准电压信号；
放大模块2，连接所述基准模块1，用于对所述参考基准电压信号与反馈信号的误差进行放大，得到放大信号；
功率模块3，连接所述放大模块2，用于调整所述放大信号，得到稳定的输出信号；
保护模块4，连接于所述基准模块1的输出端和所述功率模块3的输入端之间，用于产生控制信号以控制所述功率模块3的工作状态；
瞬态响应模块5，连接所述功率模块3的输出端和输入端之间，用于调节所述功率模块3的电流以使输出信号保持稳定；
反馈模块6，连接于所述功率模块3的输出端和所述放大模块2的输入端之间，用于根据输出信号产生所述反馈信号，并将其反馈回所述放大模块2以调节输出信号。
进一步地，请参见图2，图2是本发明实施例提供的基于全MOS基准源的新型低压差线性稳压器的另一种结构示意图，其中，VREF表示基准模块1，AMP即放大模块2，P13表示功率模块3，protect表示保护模块4，TRANS表示瞬态响应模块5。
具体地，反馈模块6包括电阻R2和R3，其中，R2和R3串接于输出端VOUT与地端之间，电阻R2和R3的公共端作为反馈模块6的输出端VFB。由于VFB端通过运放钳位至VREF，即可确定输出电压VOUT。
在本实施例中，所述功率模块3包括一个PMOS管P13，其中，P13管的源极与衬底接电源电压端VDD，栅极作为功率模块3的输入端VG连接所述放大模块2的输出端，漏极作为稳压器的输出端VOUT，以输出稳定的电压信号。
进一步地，请参见图3，图3是本发明实施例提供的稳压器核心电路结构图，其包括放大模块2、功率模块3以及反馈模块6；其中，
所述放大模块2包括PMOS管P8、P9、P10、P11，NMOS管N7、N8、N9；其中，
P9管的栅极作为放大模块2的负相端连接参考电压端VREF，P10管的栅极为放大模块2的正相端连接所述反馈模块6的输出端VFB；
P9、P10管的源极和衬底共同连接P8管的漏极，P8管的源极与衬底接电源电压端VDD；
N7管的栅极与漏极共同连接P9管的漏极与N8管的栅极，N7、N8、N9管的源极与衬底共同接地，N8管的漏极、N9管的栅极以及P10管的漏极相连接；
P8管与P11管的栅极均连接第一偏置电压端Vbias1，P11管的源极接电源电压端VDD；
P11管漏极与N9管的漏极相接并作为放大模块2的输出端与功率模块3的输入端连接。
具体地，放大模块2输入VREF与VFB，输出VG，通过将输出反馈端信号VFB与VREF进行比较，产生一个调节信号VG调节功率管，从而调节输出端VOUT，形成环路。
进一步地，请继续参见图3，该稳压器还包括一补偿模块7，所述补偿模块7包括电阻R6，电容C2、C3；其中，
电阻R6一端连接放大模块2中N9管的栅极，另一端接通过电容C2连接至稳压器的输出端VOUT；
电容C3一端与稳压器的输出VOUT相接，另一端接地。
在补偿模块7中，电阻R6与电容C2构成米勒补偿，将主极点与次极点分离，用来稳定环路，保证整个系统可以稳定工作。
实施例二
请参见图4，图4是本发明实施例提供的基准模块和保护模块的电路示例图，其中，所述基准模块1包括参考电压产生电路11，所述参考电压产生电路11包括N型耗尽管NDEP1、NDEP2，N型增强管N3，电阻R1、R2以及电容C1；其中，
NDEP1管的漏极接电源电压端VDD，其栅极与源极共同连接NDEP2管的漏极；
NDEP2管的栅极与源极相连并共同连接N3管的栅极，且通过电阻R1连接N3管的漏极；
N3管的源极与衬底均接地，N3管的漏极作为采样端VT连接所述保护模块4；
NDEP2管的栅极与源极的公共端还与电阻R2、电容C1串接，电容C1的另一端接地；
电阻R2和电容C1的公共端作为参考电压端VREF连接所述放大模块2。
在本实施例中，由于N型耗尽管和N型增强管的阈值电压具有不同的温度特性，因此可以通过合理调节两种管子的尺寸使得在室温时输出端得到零温度系数的参考电压VREF，NDEP1管为隔离管，用于隔离VDD与基准电路，可以有效提升整个基准电路的电源抑制比，输出端接RC滤波器可以适当提升高频段的电源抑制比，稳定输出端的波形。
请继续参见图4，其中，所述基准模块1还包括偏置电路12，所述偏置电路12包括PMOS管P5、P6、P7，NMOS管N4、N5、N6，电阻R3、R4、R5；其中，
P5、P6、P7管的源极与衬底均连接电源电压端VDD，P5管的漏极连接N4管的漏极，P6管的漏极连接N5管的漏极，P7管的漏极连接N6管的漏极；
N4、N5、N6的栅极均连接参考电压端VREF；
N4、N5、N6的源极分别通过电阻R3、R4、R5接地；
P5管的栅极作为第一偏置电压端Vbias1连接所述放大模块2和所述保护模块4；
P6、P7管的栅极分别作为第二偏置电压端Vbias2和第三偏置电压端Vbias3连接瞬态响应模块5。
在本实施例中，偏置电路12主要用于为整个电路提供偏置电流。
本实施例通过采用NMOS增强管与耗尽管相互温度补偿的方式设计了一种全新的三管基准模块，无需启动电路和运算放大器，即可产生需要的基准电压，且该基准模块温度特性优良，电源抑制比高，该电路结构简单，功耗低，在减小芯片面积的同时，提升了电路性能。
进一步地，请继续参见图4，其中，所述保护模块4包括过流保护电路41、过温保护电路42以及逻辑控制电路43；其中，
所述过流保护电路41的第一输入端连接参考电压端VREF，所述过流保护电路41的第二输入端连接反馈模块4的输出端VFB，所述过流保护电路41的第三输入端连接功率模块3的输入端VG，所述过流保护电路41的输出端连接所述逻辑控制电路43的第一输入端；
所述过温保护电路42的第一输入端和第二输入端均连接第一偏置电压端Vbias1，所述过温保护电路42的第三输入端连接采样端VT，所述过温保护电路42的输出端连接所述逻辑控制电路43的第二输入端；
所述逻辑控制电路43的输出端连接功率模块3的输入端VG。
具体地，所述过流保护电路41包括PMOS管P1，NMOS管N1、N14；其中，
N1管的栅极作为过流保护电路41的第一输入端接参考电压VREF，N14管的栅极作为过流保护电路41的第二输入端连接所述反馈模块6的输出端VFB，N1、N14管的源极与衬底均接地；
P1管的源极与衬底连接电源电压端VDD，P1管的栅极作为过流保护电路41的第三输入端连接所述功率模块3的输入端VG；
P1管的漏极与N1、N14管的漏极相连至OVC端，并作为过流保护电路41的输出端连接逻辑控制电路43的第一输入端。
当电路正常工作时，OVC为低电平，当输出端电流突然增大时，VG端的电压会跟随变小，导致OVC突变为高电平，经过逻辑控制电路控制CTRL端使得功率管关断，但是输出端电压不会发生突变，VFB逐渐下降，N14管电流也随之下降直到输出端电压降为0，N14管完全关断，最终输出端电流会被限制在一个固定电流防止大电流对器件造成永久性损坏，即形成折返限流。
进一步地，所述过温保护电路42包括PMOS管P2、P3、P4，NMOS管N2；其中，
P2、P3管的源极与衬底连接电源电压端VDD，N2管的源极与衬底均接地，P2、P3管的栅极分别作为过温保护电路42的第一输入端和第二输入端连接第一偏置电压端Vbias1，P3管的漏极与P4管的源极连接，P4管的栅极连接逻辑控制电路43；
N2管的栅极作为过温保护电路42的第三输入端连接采样端VT；
P4管的漏极与P2管的漏极、以及N2管的漏极相连接于OVT端，并作为过温保护电路42的输出端连接逻辑控制电路43的第二输入端。
本实施例提供的过流保护电路41的最大特点在于巧妙的在基准模块中嵌入电阻R1使得N3管的漏端VT巧妙的成为过温检测点，由于增强管的阈值电压具备负温度系数，因此在温度变化时VT端的电压同样呈现负温度特性。正常工作时，过温模块中OVT端为低电平，OVTN为高电平即P4管关断，但是当温度升高导致VT下降至一定值时，N2管关断OVT为高电平，OVTN为低电平，P4管导通，即该支路开始工作，当温度开始恢复后就需要比之前的关断点更低的温度才可以再一次反转，这种迟滞设计避免了在关断点附近发生震荡。
所述逻辑控制电路43包括反相器INV1、INV2、INV3、INV4，或非门NOR1以及一个PMOS管P12(图4中未示出，见图3)；其中，
INV1输入端作为逻辑控制电路43的第一输入端接OVC端，其输出端接INV2的输入端；
INV2的输出端接或非门NOR1的第一输入端OVCN；
INV3的输入端作为逻辑控制电路43的第二输入端接OVT端，其输出端OVTN分别连接INV4的输入端和P4管的栅极；
INV4的输出端接或非门NOR1的第二输入端，或非门NOR1输出端CTRL连接P12管的栅极；
P12管的源极与衬底接电源电压端VDD，其漏极作为逻辑控制电路43的输出端连接功率模块3的输入端VG。
本实施例通过将三管基准模块中N3管的漏端VT设计成过温检测点，同时结合四管迟滞结构简单实现过温保护模块，区别于传统的利用三极管过温检测模式，大大降低了功耗，简化了电路结构，同时节省了芯片面积；同时，利用两个MOS管与一些简单的数字模块实现了过流保护模块，进一步简化了电路结构，同时节省了芯片面积。
实施例三
请参见图5，图5是本发明实施例提供的瞬态响应电路结构示例图，其中，所述瞬态响应模块5包括PMOS管P14、P15、P16、P17，NMOS管N10、N11、N12、N13，电容C4、C5；其中，
P14、P15、P16、P17管的源极与衬底均连接于电源电压端VDD，P14管的栅极接第三偏置电压端Vbias3，P14管的漏极、N11管的栅极与N10管的漏极和栅极相连接；
N10、N11、N12、N13管的源极与衬底均接地，N11管的漏极与P16管的栅极、P15管的栅极与漏极相连接，P16管的漏极与N12管的漏极均连接于功率模块3的输入端VG；
N12管的栅极与N13管的栅极、漏极，以及P17管的漏极相连接，P17管的栅极连接第二偏置电压端Vbias2；
电容C4一端与输出端VOUT连接，另一端与N11管的栅极连接；
电容C5一端与输出端VOUT连接，另一端与P17管的栅极连接。
具体地，当输出端负载发生突变，从空载突变为满负载，由于整个环路对于输出端的变化响应需要一定时间，这段时间内功率管无法快速对输出端的负载变化做出响应，只有通过输出电容内存储的电荷对其进行一定的补偿，但是由于是片内电容，皮法量级，所能够存储的电荷量有限，因此输出端会发生很大的下冲，电压急剧下降，此时即可通过瞬态电路内的电容C4与C5进行耦合输出端的变化通过此瞬态电路形成的快速响应回路对输出端的变化做出快速响应，即得到一个放大的输出端下冲信号反馈给功率管的栅极VG端，再通过功率管调节输出电流，使得系统快速达到平衡。
本实施例提供的瞬态响应模块区别于传统的动态偏执电路于比较器电路大大提升了系统响应时的速率与线性度，提升了稳压器的性能。
实施例四
下面通过仿真试验对本发明各部分电路的有益效果进行验证说明。
试验条件：
本次试验主要利用cadence仿真工具对本发明提供的稳压器及部分模块进行仿真，以其具有较好的性能。
试验结果及分析：
请参见图6-10，图6是本发明实施例提供的基准模块仿真波形图，从图6可以看出，输出基准电压VREF为811mV，在室温下活得零温度系数点811.4mV，说明了本发明的稳压器输出信号稳定。
图7是本发明实施例提供的稳压器输出电压仿真波形图，其主要展示了输出端VOUT在1.8V时随输出端负载0～100mA变化时的变化情况，193.8642μV，变化率非常小，可见本发明的LDO具有很好的负载调整率。
图8是本发明实施例提供的稳压器过温保护仿真波形图，由图8可见，本发明的LDO在70℃时产生过温保护，关断功率管，当温度下降到50℃时过温保护结束恢复正常，功率管开启，迟滞量温度为20℃。
图9是本发明实施例提供的稳压器过流保护仿真波形图，从图9可以看出，在200mA时发生过流保护，逐渐调节功率管电流至折返值35mA，不仅避免了过流损伤，而且将电流控制在合适的值以防止完全关断。
图10是本发明实施例提供的稳压器瞬态响应仿真波形图，其展示了输出负载在0～50mA跳变时，输出端在瞬态响应模块的调节下的变化情况，从结果来看，输出端负载跳变对输出电压VOUT的影响非常小，只是有微弱的波动，但是很快就恢复稳定状态。
综上，本发明提供的基于全MOS基准源的新型低压差线性稳压器具较好的性能。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种基于全MOS基准源的新型低压差线性稳压器，其特征在于，包括：
基准模块(1)，用于产生参考基准电压信号；
放大模块(2)，连接所述基准模块(1)，用于对所述参考基准电压信号与反馈信号的误差进行放大，得到放大信号；
功率模块(3)，连接所述放大模块(2)，用于调整所述放大信号，得到稳定的输出信号；
保护模块(4)，连接于所述基准模块(1)的输出端和所述功率模块(3)的输入端之间，用于产生控制信号以控制所述功率模块(3)的工作状态；
瞬态响应模块(5)，连接所述功率模块(3)的输出端和输入端之间，用于调节所述功率模块(3)的电流以使输出信号保持稳定；
反馈模块(6)，连接于所述功率模块(3)的输出端和所述放大模块(2)的输入端之间，用于根据输出信号产生所述反馈信号，并将其反馈回所述放大模块(2)以调节输出信号；
其中，所述基准模块(1)包括参考电压产生电路(11)，所述参考电压产生电路(11)包括N型耗尽管NDEP1、NDEP2，N型增强管N3，电阻R1、R2以及电容C1；其中，
NDEP1管的漏极接电源电压端VDD，其栅极与源极共同连接NDEP2管的漏极；
NDEP2管的栅极与源极相连并共同连接N3管的栅极，且通过电阻R1连接N3管的漏极；
N3管的源极与衬底均接地，N3管的漏极作为采样端VT连接所述保护模块(4)；
NDEP2管的栅极与源极的公共端还与电阻R2、电容C1串接，电容C1的另一端接地；
电阻R2和电容C1的公共端作为参考电压端VREF连接所述放大模块(2)。
2.根据权利要求1所述的基于全MOS基准源的新型低压差线性稳压器，其特征在于，所述基准模块(1)还包括偏置电路(12)，所述偏置电路(12)包括PMOS管P5、P6、P7，NMOS管N4、N5、N6，电阻R3、R4、R5；其中，
P5、P6、P7管的源极与衬底均连接电源电压端VDD，P5管的漏极连接N4管的漏极，P6管的漏极连接N5管的漏极，P7管的漏极连接N6管的漏极；
N4、N5、N6的栅极均连接参考电压端VREF；
N4、N5、N6的源极分别通过电阻R3、R4、R5接地；
P5管的栅极作为第一偏置电压端Vbias1连接所述放大模块(2)和所述保护模块(4)；
P6、P7管的栅极分别作为第二偏置电压端Vbias2和第三偏置电压端Vbias3连接瞬态响应模块(5)。
3.根据权利要求1所述的基于全MOS基准源的新型低压差线性稳压器，其特征在于，所述放大模块(2)包括PMOS管P8、P9、P10、P11，NMOS管N7、N8、N9；其中，
P9管的栅极作为放大模块(2)的负相端连接参考电压端VREF，P10管的栅极为放大模块(2)的正相端连接所述反馈模块(6)的输出端VFB；
P9、P10管的源极和衬底共同连接P8管的漏极，P8管的源极与衬底接电源电压端VDD；
N7管的栅极与漏极共同连接P9管的漏极与N8管的栅极，N7、N8、N9管的源极与衬底共同接地，N8管的漏极、N9管的栅极以及P10管的漏极相连接；
P8管与P11管的栅极均连接第一偏置电压端Vbias1，P11管的源极接电源电压端VDD；
P11管漏极与N9管的漏极相接并作为放大模块(2)的输出端与功率模块(3)的输入端连接。
4.根据权利要求1所述的基于全MOS基准源的新型低压差线性稳压器，其特征在于，所述功率模块(3)包括一个PMOS管P13，其中，P13管的源极与衬底接电源电压端VDD，栅极作为功率模块(3)的输入端VG连接所述放大模块(2)的输出端，漏极作为稳压器的输出端VOUT，以输出稳定的电压信号。
5.根据权利要求3所述的基于全MOS基准源的新型低压差线性稳压器，其特征在于，还包括补偿模块(7)，所述补偿模块(7)包括电阻R6，电容C2、C3；其中，
电阻R6一端连接放大模块(2)中N9管的栅极，另一端接通过电容C2连接至稳压器的输出端VOUT；
电容C3一端与稳压器的输出VOUT相接，另一端接地。
6.根据权利要求1所述的基于全MOS基准源的新型低压差线性稳压器，其特征在于，所述保护模块(4)包括过流保护电路(41)、过温保护电路(42)以及逻辑控制电路(43)；其中，
所述过流保护电路(41)的第一输入端连接参考电压端VREF，所述过流保护电路(41)的第二输入端连接反馈模块(6)的输出端VFB，所述过流保护电路(41)的第三输入端连接功率模块(3)的输入端VG，所述过流保护电路(41)的输出端连接所述逻辑控制电路(43)的第一输入端；
所述过温保护电路(42)的第一输入端和第二输入端均连接第一偏置电压端Vbias1，所述过温保护电路(42)的第三输入端连接采样端VT，所述过温保护电路(42)的输出端连接所述逻辑控制电路(43)的第二输入端；
所述逻辑控制电路(43)的输出端连接功率模块(3)的输入端VG。
7.根据权利要求6所述的基于全MOS基准源的新型低压差线性稳压器，其特征在于，所述过流保护电路(41)包括PMOS管P1，NMOS管N1、N14；其中，
N1管的栅极作为过流保护电路(41)的第一输入端接参考电压VREF，N14管的栅极作为过流保护电路(41)的第二输入端连接所述反馈模块(6)的输出端VFB，N1、N14管的源极与衬底均接地；
P1管的源极与衬底连接电源电压端VDD，P1管的栅极作为过流保护电路(41)的第三输入端连接所述功率模块(3)的输入端VG；
P1管的漏极与N1、N14管的漏极相连至OVC端，并作为过流保护电路(41)的输出端连接逻辑控制电路(43)的第一输入端。
8.根据权利要求7所述的基于全MOS基准源的新型低压差线性稳压器，其特征在于，所述过温保护电路(42)包括PMOS管P2、P3、P4，NMOS管N2；其中，
P2、P3管的源极与衬底连接电源电压端VDD，N2管的源极与衬底均接地，P2、P3管的栅极分别作为过温保护电路(42)的第一输入端和第二输入端连接第一偏置电压端Vbias1，P3管的漏极与P4管的源极连接，P4管的栅极连接逻辑控制电路(43)；
N2管的栅极作为过温保护电路(42)的第三输入端连接采样端VT；
P4管的漏极与P2管的漏极、以及N2管的漏极相连接于OVT端，并作为过温保护电路(42)的输出端连接逻辑控制电路(43)的第二输入端。
9.根据权利要求8所述的基于全MOS基准源的新型低压差线性稳压器，其特征在于，所述逻辑控制电路(43)包括反相器INV1、INV2、INV3、INV4，或非门NOR1以及一个PMOS管P12；其中，
INV1输入端作为逻辑控制电路(43)的第一输入端接OVC端，其输出端接INV2的输入端；
INV2的输出端接或非门NOR1的第一输入端OVCN；
INV3的输入端作为逻辑控制电路(43)的第二输入端接OVT端，其输出端OVTN分别连接INV4的输入端和P4管的栅极；
INV4的输出端接或非门NOR1的第二输入端，或非门NOR1输出端CTRL连接P12管的栅极；
P12管的源极与衬底接电源电压端VDD，其漏极作为逻辑控制电路(43)的输出端连接功率模块(3)的输入端VG。
10.根据权利要求1所述的基于全MOS基准源的新型低压差线性稳压器，其特征在于，所述瞬态响应模块(5)包括PMOS管P14、P15、P16、P17，NMOS管N10、N11、N12、N13，电容C4、C5；其中，
P14、P15、P16、P17管的源极与衬底均连接于电源电压端VDD，P14管的栅极接第三偏置电压端Vbias3，P14管的漏极、N11管的栅极与N10管的漏极和栅极相连接；
N10、N11、N12、N13管的源极与衬底均接地，N11管的漏极与P16管的栅极、P15管的栅极与漏极相连接，P16管的漏极与N12管的漏极均连接于功率模块(3)的输入端VG；
N12管的栅极与N13管的栅极、漏极，以及P17管的漏极相连接，P17管的栅极连接第二偏置电压端Vbias2；
电容C4一端与输出端VOUT连接，另一端与N11管的栅极连接；
电容C5一端与输出端VOUT连接，另一端与P17管的栅极连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111016641.2A CN113760029B (zh) | 2021-08-31 | 2021-08-31 | 一种基于全mos基准源的新型低压差线性稳压器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111016641.2A CN113760029B (zh) | 2021-08-31 | 2021-08-31 | 一种基于全mos基准源的新型低压差线性稳压器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113760029A CN113760029A (zh) | 2021-12-07 |
| CN113760029B true CN113760029B (zh) | 2022-06-17 |
Family
ID=78792329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111016641.2A Active CN113760029B (zh) | 2021-08-31 | 2021-08-31 | 一种基于全mos基准源的新型低压差线性稳压器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113760029B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114564062A (zh) * | 2022-02-09 | 2022-05-31 | 东营市宇彤机电设备有限责任公司 | 一种实现软件可控基准电压源系统 |
| CN114690827B (zh) * | 2022-04-14 | 2024-02-06 | 无锡力芯微电子股份有限公司 | 一种抑制基准电压第二稳态的偏置电路 |
| CN116191883B (zh) * | 2023-04-24 | 2023-07-25 | 苏州贝克微电子股份有限公司 | 一种负电压转换电路 |
| CN117075664B (zh) * | 2023-07-12 | 2024-02-20 | 北京航芯微电子科技有限公司 | 1.4v-6.5v输入高电源抑制比超低噪声稳压装置及系统 |
| CN117459052B (zh) * | 2023-11-15 | 2024-06-18 | 北京中科格励微科技有限公司 | 一种i2c接口电路的输出电路及i2c接口电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109683651A (zh) * | 2019-03-05 | 2019-04-26 | 电子科技大学 | 一种高电源抑制比的低压差线性稳压器电路 |
| CN109782838A (zh) * | 2018-12-15 | 2019-05-21 | 华南理工大学 | 一种基于反相器的快速瞬态响应ldo稳压器电路 |
| CN111414035A (zh) * | 2020-05-20 | 2020-07-14 | 电子科技大学 | 一种具有宽输入电压范围的低压差线性稳压器 |
| CN112987841A (zh) * | 2021-02-09 | 2021-06-18 | 无锡英迪芯微电子科技股份有限公司 | 一种新型线性稳压器 |
| CN113050750A (zh) * | 2021-03-19 | 2021-06-29 | 电子科技大学 | 一种能够实现宽输入范围和快速稳态的低压差线性稳压器 |
-
2021
- 2021-08-31 CN CN202111016641.2A patent/CN113760029B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109782838A (zh) * | 2018-12-15 | 2019-05-21 | 华南理工大学 | 一种基于反相器的快速瞬态响应ldo稳压器电路 |
| CN109683651A (zh) * | 2019-03-05 | 2019-04-26 | 电子科技大学 | 一种高电源抑制比的低压差线性稳压器电路 |
| CN111414035A (zh) * | 2020-05-20 | 2020-07-14 | 电子科技大学 | 一种具有宽输入电压范围的低压差线性稳压器 |
| CN112987841A (zh) * | 2021-02-09 | 2021-06-18 | 无锡英迪芯微电子科技股份有限公司 | 一种新型线性稳压器 |
| CN113050750A (zh) * | 2021-03-19 | 2021-06-29 | 电子科技大学 | 一种能够实现宽输入范围和快速稳态的低压差线性稳压器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113760029A (zh) | 2021-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113760029B (zh) | 一种基于全mos基准源的新型低压差线性稳压器 | |
| CN108803761B (zh) | 一种含有高阶温度补偿的ldo电路 | |
| CN105700601B (zh) | 一种ldo线性稳压器 | |
| CN111522389B (zh) | 宽输入低压差线性稳压电路 | |
| CN108776506B (zh) | 一种高稳定性的低压差线性稳压器 | |
| CN108508953B (zh) | 新型摆率增强电路、低压差线性稳压器 | |
| CN211878488U (zh) | 宽输入低压差线性稳压电路 | |
| CN113467559B (zh) | 一种应用于ldo的自适应动态零点补偿电路 | |
| CN108776500A (zh) | 一种基于频率补偿和瞬态响应改善电路的无片外电容ldo | |
| CN117155123B (zh) | 一种适用于ldo的瞬态跳变过冲抑制电路及其控制方法 | |
| CN114115425B (zh) | 一种基准和运放合二为一的线性稳压器 | |
| CN103955251B (zh) | 一种高压线性稳压器 | |
| CN116578152B (zh) | 调零电阻与有源前馈双重补偿的无输出电容ldo电路 | |
| CN112732000A (zh) | 一种新型瞬态响应增强ldo | |
| CN115528787B (zh) | 一种控制环路加速电路 | |
| CN217484784U (zh) | 低功耗高瞬态响应无片外电容低压差线性稳压器 | |
| CN108445959B (zh) | 一种可选接片外电容的低压差线性稳压器 | |
| CN113985953B (zh) | 具有过温保护与软启动特性的非带隙基准源 | |
| CN210155569U (zh) | 一种高精度快速瞬态响应全片上无电容型ldo | |
| CN112859984A (zh) | 一种高电源抑制比快速瞬态的线性稳压器电路 | |
| CN112667019A (zh) | 一种运用于ldo的省电省面积的软启动电路 | |
| CN114895739B (zh) | 一种ldo电路 | |
| CN113703507B (zh) | 一种提高ldo响应速度电路 | |
| US20240272665A1 (en) | Low-dropout regulator and operation method | |
| CN110727308B (zh) | 一种适用于无片外电容型电压调节器的辅助电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |