CN101853040A

CN101853040A - 一种带前馈跨导的高电源抑制比低压差线性稳压器

Info

Publication number: CN101853040A
Application number: CN 201010217348
Authority: CN
Inventors: 黄圣专; 周锋; 赵喆
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2010-07-05
Filing date: 2010-07-05
Publication date: 2010-10-06

Abstract

本发明属集成电路技术领域，具体为一种带前馈跨导的高电源抑制比低压差线性稳压器。它由误差放大器、缓冲器、PMOS传输管、前馈跨导、两个反馈电阻和滤波电容组成。误差放大器由尾电流源、PMOS输入差分对以及三组电流镜构成电流镜放大器。电源电压波动对输出的影响主要通过PMOS传输管和PMOS传输管的寄生电阻这两条通路。前馈跨导将电源电压的扰动转化为电流的扰动，再经过误差放大器的寄生电阻转化为传输管栅极的一个同相电压扰动。通过控制前馈跨导的增益，可消除电源电压扰动对输出的影响，实现高电源抑制比。本发明能在更宽的负载电流范围内优化电源抑制比且不降低低压差线性稳压器的效率。

Description

一种带前馈跨导的高电源抑制比低压差线性稳压器

技术领域

本发明属于集成电路技术领域，具体涉及一种带前馈跨导的高电源抑制比低压差线性稳压器（LDO）。

背景技术

[0002]LDO是电源管理中的核心模块，主要为模拟电路和射频电路提高等噪声敏感电路提供电源。因此，电源抑制比是其关键性能参数之一。

目前，多数商用高电源抑制比LDO芯片采用LDO级联，此种方案直接导致LDO效率低下。虽然近年来，论文中出现许多高电源抑制比LDO解决方案，但是它们大都以增加输出输出电压噪声、增加电路复杂度和较低负载电流为代价。

所以，设计一种不以增加输出电压噪声为代价，电路结构简单，能提供较大的负载电流的高电源抑制比具有较大的应用意义。

发明内容

为了解决上述问题，本发明提出了一种基于前馈跨导的高电源抑制比LDO。本发明所提出前馈跨导方法保持LDO的高效率、低噪声等性能，电路结构简单且能使LDO在整个负载电力范围内得到较高的电源抑制比。

本发明提出的基于前馈跨导的高电源抑制比的LDO，由误差放大器1，缓冲器2，PMOS传输管3，前馈跨导4，2个串联的反馈电阻5、6，片外补偿电容7经电路连接构成；其中，误差放大器1的同相输入端连接电压反馈端11，反相端连基准源V_ref，误差放大器1的输出端8与前馈跨导4的输出端、缓冲器2的输入端相连；前馈跨导4的输入端接电源，缓冲器2的输出端9连PMOS传输管3的栅端，PMOS传输管3的源端接电源，漏端连LDO的输出端10；反馈电阻串联一端接LDO输出10，另一端接地；补偿电容7一端接LDO输出端10，另一端接地。

本发明中前馈跨导4将电源上电压的波动转换成电流的波动，再通过误差输出寄生电阻转化为PMOS传输管3栅极的同相电压波动，抵消电源电压在传输管源端的波动对输出电压的影响。在不同的负载电流情况，所需跨导增益不同。在本发明中，前馈跨导4的增益能随负载电流变化，以达到在全负载范围内优化电源抑制比的目的。

本发明中，误差放大器1将LDO通过反馈电阻5、6所反馈的电压与基准电压Vref比较，保证反馈电压节点11与基准电压V_ref节点12相等。误差放大器1由MOS管13～21经电路连接构成。PMOS管15、16组成差分对，NMOS管13、17、14、18和PMOS管19、20组成三组电流镜，PMOS管21镜像片外电流为差分对提供尾电流。误差放大器1的同相端连着反馈电压节点11，反向端连着基准电压V_ref节点12。NMOS管13、14、17、18的源端和衬底接地，PMOS管19、20、21的源端和衬底接电源，PMOS管15、16的衬底和源端相连以消除衬偏效应，PMOS管15、16的漏端分别与二极管连接的NMOS管13、14漏端相连。所有管子工作于饱和区。

本发明中，利用缓冲器2的低输出阻抗将PMOS管传输管3栅极9的寄生极点推到LDO环路带宽以外，保证系统稳定。它由NMOS管24～26，PMOS管27～30经由电路连接组成。其中PMOS管23是源跟随器，栅极连接误差放大器1的输出端8，源端连接PMOS管传输管3的栅极9，PMOS管28、29和NMOS管24、25为PMOS管23提供偏置电流，PMOS管27和NMOS管24、25、26构成负反馈降低缓冲器的输出阻抗，PMOS管30二极管连接与缓冲器输入端9相连使缓冲器输出阻抗随负载电流增大而减小，既保提高了LDO的高电流效率又使LDO在整个负载范围内稳定。

本发明中，前馈跨导4由NMOS管31～37、PMOS管38～43和电阻44、45经电路连接组成。PMOS管40、NMOS管35是核心，它们的跨导值都随电源增加而增加。前馈跨导的等效增益是PMOS管40和NMOS管35的跨导之差与误差放大器1输出电阻的乘积。NMOS管33、34和PMOS管41、42为PMOS管40提供偏置，NMOS管31、32和PMOS管43镜像传输管PMOS管3的电流，使PMOS管40的跨导随负载电流变化，从而调整前馈跨导的增益，使LDO在全负载范围内保持高电源抑制比的特性。NMOS管36、37和PMOS管38、39组成两组电流镜将等效跨导镜像到误差放大器1的输出端8。为使前馈跨导的输出阻抗不影响误差放大器的特性，PMOS管38、39的沟道长度要大于20μm。

本发明中，误差放大器由尾电流源、PMOS输入差分对以及三组电流镜构成电流镜放大器。电源电压波动对输出的影响主要通过PMOS传输管和PMOS传输管的寄生电阻这两条通路。前馈跨导将电源电压的扰动转化为电流的扰动，再经过误差放大器的寄生电阻转化为传输管栅极的一个同相电压扰动。通过控制前馈跨导的增益，达到完全消除电源电压扰动对输出的影响，从而实现高电源抑制比。相比以往的高电源抑制比低压差线性稳压器电路，本发明能达到更高的电源抑制比，在更宽的负载电流范围内优化电源抑制比且不降低低压差线性稳压器的效率。

附图说明

图1 一种带前馈跨导的高电源抑制比低压差线性稳压器（LDO）的结构图。

图2 本发明中应用的误差放大器的电路实现。

图3 本发明中应用的缓冲器的电路实现。

图4 本发明中设计的前馈跨导的电路实现。

标号说明：1为误差放大器的示意图，2为缓冲器的示意图，4为前馈跨导的示意图，5、6、44、45为电阻，12、19、20、21、23、28、29、30、38、39、40、41、42、43为PMOS管，13、14、17、18、24、25、26、31、32、33、34、35、36、37为NMOS管，7为补偿电容，8为误差放大器1输出端，9为缓冲器2输出端，10为LDO输出端，11为电压反馈端，12为误差放大器1与基准电压V_ref连接的节点，22、45为片外偏置电压输入端。

具体实施方式

下面结合附图进一步描述本发明。

图1所示为整个带前馈跨导高电源抑制比LDO的结构图。图1中，误差放大器1的同相输入端连接电压反馈端11，反相端连基准源V_ref，误差放大器1的输出端8与前馈跨导4的输出端、缓冲器2的输入端相连，前馈跨导4的输入端接电源，缓冲器2的输出端9连PMOS传输管3的栅端，PMOS传输管3的源端接电源，漏端连LDO的输出10，反馈电阻串联一端接LDO输出10，另一端接地。补偿电容7一端接LDO输出端10，另一端接地。

图2所示为图1中误差放大器1的电路实现。图中PMOS管15、16组成差分对，NMOS管13、17、14、18和PMOS管19、20组成三组电流镜，PMOS管21镜像外部电流为差分对提供尾电流。误差放大器1的同相端连着反馈电压节点11，反向端连着基准电压Vref节点12。NMOS管13、14、17、18的源端和衬底接地，PMOS管19、20、21的源端和衬底接电源，PMOS管15、16的衬底和源端相连以消除衬偏效应，PMOS管15、16的漏端分别与二极管连接的NMOS管13、14漏端相连，。所有管子工作于饱和区。

图3所示为图1中缓冲器2的电路实现。图中PMOS管23是源跟随器，栅极连接误差放大器1的输出端8，源端连接PMOS管传输管3的栅极9，PMOS管28、29和NMOS管24、25为PMOS管23提供偏置电流，PMOS管27和NMOS管24、25、26构成负反馈降低缓冲器的输出阻抗，PMOS管30二极管连接与缓冲器输入端9相连。PMOS管（27～30）的源端和衬底接电源，PMOS管（23）的源端和衬底接PMOS管（29）的漏端，NMOS管（24、25、26）的源端和衬底接地。

图4所示为图1中前馈跨4的电路实现方式。图中Cascode连接的PMOS管41、42和二极管连接的NMOS管33、34，为PMOS管40提供偏置电压。NMOS管31、32和PMOS管43镜像传输管PMOS管3的电流。NMOS管36、37和PMOS管38、39组成两组电流镜将等效跨导镜像到误差放大器1的输出端8。其中，NMOS管31、32、33、35、36、37的源端和衬底都接地，PMOS管38、39、40、42、43的源端和衬底都接电源，NMOS管34的源端接NMOS管33的栅端，NMOS管34的衬底接地，PMOS管41的源端接PMOS管42的漏端，PMOS管的衬底接电源。NMOS管36、37和PMOS管38、39的沟道长度都大于20μm，所有管子都工作于强反型区。

本发明所实现的带前馈跨导的高电源抑制比低压差线性稳压器具有完全与标准CMOS工艺兼容、全负载范围内电源抑制比高，负载电流大等优点，适用于个各种对电源噪声敏感的高精度模拟、射频电路。

以上所述仅是本发明的优选实施方式，应当指出，在不脱离本发明原理的前提下，所作出的若干改进和润饰也应视为本发明的保护范围。

Claims

1.一种带前馈跨导的高电源抑制比低压差线性稳压器，其特征在于由误差放大器（1），缓冲器（2），PMOS传输管（3），前馈跨导（4），2个串联的反馈电阻（5、6），片外补偿电容（7）经电路连接构成；其中，误差放大器（1）的同相输入端连接电压反馈端（11），反相端（12）连基准源V_ref，误差放大器（1）的输出端（8）与前馈跨导（4）的输出端、缓冲器（2）的输入端相连；前馈跨导（4）的输入端接电源，缓冲器（2）的输出端（9）连PMOS传输管（3）的栅端，PMOS传输管（3）的源端接电源，漏端连LDO的输出端（10）；反馈电阻串联一端接LDO输出（10），另一端接地；补偿电容（7）一端接LDO输出端（10），另一端接地。

2.根据权利要求1所述的带前馈跨导的高电源抑制比低压差线性稳压器，其特征在于所述的误差放大器电路（1）由9个MOS管(13～21)经电路连接构成；其中，2个PMOS管(15、16)组成差分对，4个NMOS管(13、17、14、18)和2个PMOS管(19、20)组成三组电流镜，PMOS管(21)镜像片外电流为差分对提供尾电流；4个NMOS管（13、14、17、18）的源端和衬底接地，3个PMOS管（19、20、21）的源端和衬底接电源，2个PMOS管（15、16）的衬底和源端相连以消除衬偏效应，2个PMOS管（15、16）的漏端分别与二极管连接的2个NMOS管（13、14）漏端相连。

3.根据权利要求1所述的带前馈跨导的高电源抑制比低压差线性稳压器，其特征在于所述的缓冲器（2）由3个NMOS管（24～26），4个PMOS管（27～30）经由电路连接组成；其中，PMOS管（23）是源跟随器，栅极连接误差放大器（1）的输出端（8），源端连接PMOS管传输管（3）的栅极（9），2个PMOS管（28、29）和2个NMOS管（24、25）为PMOS管（23）提供偏置电流，PMOS管（27）和3个NMOS管（24、25、26）构成负反馈降低缓冲器的输出阻抗，PMOS管（30）二极管连接与缓冲器输入端（9）相连；4个PMOS管（27～30）的源端和衬底接电源，PMOS管（23）的源端和衬底接PMOS管（29）的漏端，3个NMOS管（24、25、26）的源端和衬底接地。

4.根据权利要求1所述的带前馈跨导的高电源抑制比低压差线性稳压器，其特征在于所述的前馈跨导（4）由7个NMOS管（31～37），6个PMOS管（38～43）和2个电阻（44、45）经电路连接组成；其中，Cascode连接的2个PMOS管（41、42）和二极管连接的2个NMOS管（33、34），为PMOS管（40）提供偏置电压；2个NMOS管（31、32）和PMOS管（43）镜像传输管PMOS管（3）的电流；2个NMOS管（36、37）和2个PMOS管（38、39）组成两组电流镜，将等效跨导镜像到误差放大器（1）的输出端（8）；6个NMOS管（31、32、33、35、36、37）的源端和衬底都接地，5个PMOS管（38、39、40、42、43）的源端和衬底都接电源，NMOS管（34）的源端接NMOS管（33）的栅端，NMOS管（34）的衬底接地，PMOS管（41）的源端接PMOS管（42）的漏端，PMOS管（41）的衬底接电源。

5.根据权利要求4所述的带前馈跨导的高电源抑制比低压差线性稳压器，其特征于所述的前馈跨导（4）中，PMOS管（40）和NMOS管（35）的跨导值都随电源电压增加而增加，前馈跨导的等效增益是PMOS管（40）和NMOS（35）的跨导之差与误差放大器的输出电阻的乘积；通过PMOS管（43）和2个NMOS管（31、32），前馈跨导的增益随负载电流变化而变化，使LDO在全负载范围内保持高电源抑制比的特性。

6.根据权利要求4所述的带前馈跨导的高电源抑制比低压差线性稳压器，其特征在于，2个PMOS管（38、39）的沟道长度不小于20μm；2个NMOS管（36、37）的沟道长度不小于10μm。

7.根据权利要求4所述的带前馈跨导的高电源抑制比低压差线性稳压器，其特征在于PMOS管（40）和NMOS管（35）的沟道长度不小于20μm。