CN115016594B - 低压差线性稳压器 - Google Patents

Abstract

本发明提供一种低压差线性稳压器，包括：误差放大模块，获取输出电压的反馈信号，并将反馈信号与参考信号的差值放大输出；零极点追踪模块，一端连接误差放大模块的输出端，另一端连接缓冲模块的输出端，产生一随负载电流变化的动态零点，以抵消功率输出级的极点；缓冲模块，连接于误差放大模块的输出端与功率输出级的输入端之间，基于源跟随将误差放大模块的输出端与功率输出级的输入端隔开；功率输出级，连接缓冲模块的输出端，基于缓冲模块的输出信号将电源电压转换为稳定的输出电压。本发明的低压差线性稳压器具有宽电源范围，能够在5.5V～36V的电源电压范围内正常工作，并保持良好的性能。

Description

低压差线性稳压器

技术领域

本发明涉及模拟集成电路技术领域，特别是涉及一种低压差线性稳压器。

背景技术

近年来，物联网、新能源汽车等电子类行业发展迅速，这些产品都需要电源管理芯片为其供电。低压差线性稳压器(LDO，low dropout regulator)具有高电源抑制比、低功耗等特点，这使其在电源管理系统中发挥着重要的作用。如图1所示为一种传统的LDO结构，电阻Ra和Rb基于负载电流产生反馈信号；误差放大器将反馈信号与基准产生模块1输出的参考信号VREF的差值放大，以控制PMOS管；电源电压VIN通过PMOS管给输出电容CO充电，进而为负载RL提供稳定的输出电压VOUT；LDO常用于单片机、电池供电的设备和便携式电子产品，一般应用于电源电压为5V左右的应用场景。

但是汽车电子中经常有24V电压的应用场景，这时LDO的使用就受到了限制；目前在高压应用场景下通常使用开关电源(DC-DC)作为电源芯片，但是DC-DC相较于LDO，纹波大、噪声大，不适合给一些具有高精度电源要求的设备供电。

因此，如何设计一款适用于低压和高压应用环境的宽电源范围的LDO，已成为本领域技术人员亟待解决的问题之一。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种低压差线性稳压器，用于解决现有技术中LDO的电源宽度窄、不适用于高压应用场景的问题。

为实现上述目的及其他相关目的，本发明提供一种低压差线性稳压器，所述低压差线性稳压器至少包括：

误差放大模块、零极点追踪模块、缓冲模块及功率输出级；

所述误差放大模块获取所述功率输出级的输出电压的反馈信号，并将所述反馈信号与参考信号的差值放大输出；

所述零极点追踪模块连接所述误差放大模块及所述缓冲模块的输出端，产生一随负载电流变化的动态零点，以抵消所述功率输出级的极点；

所述缓冲模块连接于所述误差放大模块的输出端与所述功率输出级的输入端之间，基于源跟随将所述误差放大模块的输出端与所述功率输出级的输入端隔开；

所述功率输出级连接所述缓冲模块的输出端，基于所述缓冲模块的输出信号将电源电压转换为稳定的输出电压。

可选地，所述误差放大模块包括第一电流镜、第二电流镜、第三电流镜、第一高压管、第二高压管、第一PMOS管及第二PMOS管；

所述第一PMOS管与所述第二PMOS管的源极连接电流源，所述第一PMOS管的栅极连接所述参考信号，所述第二PMOS管的栅极连接所述反馈信号；

所述第一电流镜的输入端连接所述第一PMOS管的漏极，输出端经由所述第一高压管连接所述第三电流镜的输入端；

所述第二电流镜的输入端连接所述第二PMOS管的漏极，输出端经由所述第二高压管连接所述第三电流镜的输出端；

其中，所述第一高压管及所述第二高压管的栅极连接第一偏置电压，所述第二高压管的漏极作为所述误差放大模块的输出端。

更可选地，所述第一高压管及所述第二高压管为LDNMOS管。

更可选地，所述零极点追踪模块包括第三PMOS管及第一电容；

所述第三PMOS管的源极连接所述电源电压，漏极连接所述第一电容的一端，栅极连接所述缓冲模块的输出端；

所述第一电容的另一端连接所述误差放大模块的输出端。

更可选地，所述缓冲模块包括第三高压管及第四PMOS管；

所述第三高压管的漏极接地，源极连接所述第四PMOS管的漏极，栅极连接所述误差放大模块的输出端；

所述第四PMOS管的源极连接所述电源电压，栅极连接所述第三电流镜的镜像偏置电压；

其中，所述第三高压管的源极作为所述缓冲模块的输出端。

更可选地，所述第三高压管为LDPMOS管。

更可选地，所述缓冲模块还包括动态电流产生单元，所述动态电流产生单元包括第四高压管、第五高压管、第四电流镜及第五电流镜；

所述第四高压管的源极连接所述电源电压，漏极连接所述第四电流镜的输入端，栅极连接所述第三高压管的源极；

所述第四电流镜的输出端经由所述第五高压管连接所述第五电流镜的输入端；

所述第五电流镜的输出端连接所述第三高压管的源极；

其中，所述第五高压管的栅极连接第二偏置电压。

更可选地，所述第四高压管为LDPMOS管，所述第五高压管为LDNMOS管。

可选地，所述功率输出级包括第六高压管、反馈单元及第二电容；

所述第六高压管的源极连接所述电源电压，漏极经由所述反馈单元接地，栅极连接所述缓冲模块的输出端；所述反馈单元输出所述反馈信号；

所述第二电容的一端连接所述第六高压管的漏极，另一端接地；

其中，所述第六高压管的漏极作为所述功率输出级的输出端。

更可选地，所述第六高压管为LDPMOS管。

可选地，所述电源电压设定为5.5V～36V。

如上所述，本发明的低压差线性稳压器，具有以下有益效果：

本发明的低压差线性稳压器具有宽电源范围，能够在5.5V～36V的电源电压范围内正常工作，并保持良好的性能。

附图说明

图1显示为现有技术中的低压差线性稳压器的结构示意图。

图2显示为本发明的低压差线性稳压器的结构示意图。

图3显示为本发明的低压差线性稳压器的输入电压与输出电压的关系示意图。

元件标号说明

1-基准产生模块；2-低压差线性稳压器；21-误差放大模块；211-第一电流镜；212-第二电流镜；213-第三电流镜；22-零极点追踪模块；23-缓冲模块；231-动态电流产生单元；231a-第四电流镜；231b-第五电流镜；24-功率输出级；241-反馈单元。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图2～图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图2所示，本实施例提供一种低压差线性稳压器2，所述低压差线性稳压器2包括：

误差放大模块21、零极点追踪模块22、缓冲模块23及功率输出级24。

如图2所示，所述误差放大模块21获取所述功率输出级24的输出电压VOUT的反馈信号VFB，并将所述反馈信号VFB与参考信号VREF的差值放大输出。

具体地，在本实施例中，所述误差放大模块21包括第一电流镜211、第二电流镜212、第三电流镜213、第一高压管MH1、第二高压管MH2、第一PMOS管P1及第二PMOS管P2。

更具体地，所述第一PMOS管P1与所述第二PMOS管P2构成输入对管，所述第一PMOS管P1与所述第二PMOS管P2的源极连接电流源I，所述第一PMOS管P1的栅极连接所述参考信号VREF，所述第二PMOS管M2的栅极连接所述反馈信号VFB。其中，所述电流源I从预调制电压VDD获取电源。

更具体地，所述第一电流镜211的输入端连接所述第一PMOS管P1的漏极，输出端经由所述第一高压管MH1连接所述第三电流镜213的输入端。作为示例，所述第一电流镜211包括第一NMOS管N1及第二NMOS管N2；所述第一NMOS管N1的漏极和栅极作为所述第一电流镜211的输入端连接所述第一PMOS管P1的漏极，源极接地；所述第二NMOS管N2的源极接地，栅极连接所述第一NMOS管N1的栅极，漏极作为所述第一电流镜211的输出端。所述第一高压管MH1的源极连接所述第一电流镜211的输出端，漏极连接所述第三电流镜213的输入端，栅极连接第一偏置电压VBIAS1。

更具体地，所述第二电流镜212的输入端连接所述第二PMOS管P2的漏极，输出端经由所述第二高压管MH2连接所述第三电流镜213的输出端。作为示例，所述第二电流镜212包括第三NMOS管N3及第四NMOS管N4；所述第三NMOS管N3的漏极和栅极作为所述第二电流镜212的输入端连接所述第二PMOS管P2的漏极，源极接地；所述第四NMOS管N4的源极接地，栅极连接所述第三NMOS管N3的栅极，漏极作为所述第二电流镜212的输出端。所述第二高压管MH2的源极连接所述第二电流镜212的输出端，漏极连接所述第三电流镜213的输出端，栅极连接所述第一偏置电压VBIAS1。

更具体地，作为示例，所述第三电流镜213包括第五PMOS管P5及第六PMOS管P6；所述第五PMOS管P5的漏极和栅极作为所述第三电流镜213的输入端连接所述第一高压管MH1的漏极，源极连接电源电压VIN；所述第六PMOS管P6的源极连接所述电源电压VIN，栅极连接所述第五PMOS管P5的栅极，漏极作为所述第三电流镜213的输出端。

更具体地，所述第二高压管MH2的漏极作为所述误差放大模块21的输出端。

需要说明的是，在本实施例中，所述第一PMOS管P1、所述第二PMOS管P2、所述第五PMOS管P5、所述第六PMOS管P6、所述第一NMOS管N1、所述第二NMOS管N2、所述第三NMOS管N3及所述第四NMOS管N4为普通MOS管；所述第一高压管MH1及所述第二高压管MH2为LDNMOS管。任意能将所述参考信号VREF与所述反馈信号VFB的差值放大，并能承受高压的电路结构均适用于本发明，不以本实施例的具体电路结构和器件类型为限。

如图2所示，所述零极点追踪模块22连接所述误差放大模块21及所述缓冲模块23的输出端，产生一随负载电流变化的动态零点，以抵消所述功率输出级24的极点。

具体地，在本实施例中，所述零极点追踪模块22包括第三PMOS管P3及第一电容C1。所述第三PMOS管P3的源极连接所述电源电压VIN，漏极连接所述第一电容C1的一端，栅极连接所述缓冲模块23的输出端。所述第一电容C1的另一端连接所述误差放大模块21的输出端。所述第三PMOS管P3为普通MOS管。

如图2所示，所述缓冲模块23连接于所述误差放大模块21的输出端与所述功率输出级24的输入端之间，基于源跟随将所述误差放大模块21的输出端与所述功率输出级24的输入端隔开。

具体地，在本实施例中，所述缓冲模块23包括第三高压管MH3及第四PMOS管P4。所述第三高压管MH3的漏极接地，源极连接所述第四PMOS管P4的漏极，栅极连接所述误差放大模块21的输出端。所述第四PMOS管P4的源极连接所述电源电压VIN，栅极连接所述第三电流镜213的镜像偏置电压。所述第三高压管MH3的源极作为所述缓冲模块23的输出端。

需要说明的是，在本实施例中，所述第三高压管MH3为LDPMOS管。在实际使用中，可根据需要选择器件类型，在此不一一赘述。

作为本发明的另一种实现方式，所述缓冲模块23还包括动态电流产生单元231，所述动态电流产生单元231包括第四高压管MH4、第五高压管MH5、第四电流镜231a及第五电流镜231b。

具体地，所述第四高压管MH4的源极连接所述电源电压VIN，漏极连接所述第四电流镜231a的输入端，栅极连接所述第三高压管MH3的源极。

具体地，所述第四电流镜231a的输出端经由所述第五高压管MH5连接所述第五电流镜231b的输入端。作为示例，所述第四电流镜231a包括第五NMOS管N5及第六NMOS管N6；所述第五NMOS管N5的漏极和栅极作为所述第四电流镜231a的输入端连接所述第四高压管MH4的漏极，源极接地；所述第六NMOS管N6的源极接地，栅极连接所述第五NMOS管N5的栅极，漏极作为所述第四电流镜231a的输出端。所述第五高压管MH5的源极连接所述第四电流镜231a的输出端，漏极连接所述第五电流镜231b的输入端，栅极连接第二偏置电压VBIAS2；在本示例中，所述第二偏置电压VBIAS2等于所述第一偏置电压VBIAS1。

具体地，所述第五电流镜231b的输出端连接所述第三高压管MH3的源极。作为示例，所述第五电流镜231b包括第七PMOS管P7及第八PMOS管P8；所述第七PMOS管P7的漏极和栅极作为所述第五电流镜231b的输入端连接所述第五高压管MH5的漏极，源极连接所述电源电压VIN；所述第八PMOS管P8的源极连接所述电源电压VIN，栅极连接所述第七PMOS管P7的栅极，漏极作为所述第五电流镜231b的输出端。

需要说明的是，在本实施例中，所述第四高压管MH4为LDPMOS管，所述第五高压管MH5为LDNMOS管。在实际使用中，可根据需要选择器件类型，在此不一一赘述。

如图2所示，所述功率输出级24连接所述缓冲模块23的输出端，基于所述缓冲模块23的输出信号将电源电压VIN转换为稳定的输出电压VOUT。

具体地，在本实施例中，所述功率输出级24包括第六高压管MH6、反馈单元241及第二电容C2。所述第六高压管MH6的源极连接所述电源电压VIN，漏极经由所述反馈单元241接地，栅极连接所述缓冲模块23的输出端。所述反馈单元241输出所述反馈信号VFB；作为示例，所述反馈单元241包括第一电阻R1及第二电阻R2，所述第一电阻R1的第一端连接所述第六高压管MH6的漏极，所述第一电阻R1的第二端连接所述第二电阻R2的第一端并输出所述反馈信号VFB，所述第二电阻R2的第二端接地；在实际使用中可根据需要设置所述反馈单元241的结构。所述第二电容C2的一端连接所述第六高压管MH6的漏极，另一端接地；所述第六高压管的漏极MH6作为所述功率输出级24的输出端(输出所述输出电压VOUT)。

需要说明的是，在本实施例中，所述第六高压管MH6为LDPMOS管。在实际使用中，可根据需要选择器件类型，在此不一一赘述。

需要说明的是，所述电源电压VIN适用于低压和高压的应用场景，作为示例，所述电源电压VIN设定为5.5V～36V，在实际使用中，可根据需要改变器件参数进而调整所述电源电压VIN的范围，不以本实施例为限。

所述低压差线性稳压器2的工作原理如下：

以所述第五PMOS管P5、所述第一高压管MH1及所述第二NMOS管N2所在支路为例，所述第一高压管MH1采用LDMOS管，能够耐60V的高压，并采用共源共栅结构来让所述第一高压管MH1承受高压；由于所述第一偏置电压VBIAS1是由偏置电路(图中未显示)产生的固定电压，每条支路的电流固定，并且所述第五PMOS管P5以二极管形式连接，因此，所述电源电压VIN到所述第一高压管MH1的漏端的压降是所述第五PMOS管P5的栅源电压VSG(P5)，而根据电流公式计算得到所述第五PMOS管P5的栅源电压VSG(P5)通常是1.2V；当所述电源电压VIN为36V时，所述第一高压管MH1的漏源电压VDS(MH1)大约是34V，这样所有的高压都由所述第一高压管MH1承受，所以，所述第五PMOS管P5及所述第二NMOS管N2也能在所述电源电压VIN为36V时正常工作。其余各支路的耐压原理类似，在此不一一分析。

所述第三PMOS管P3与所述第一电容C1形成一个零点，所述第一电容C1的存在，所述第三PMOS管P3处于深度线性区。所述第三PMOS管P3的等效电阻(从所述第三PMOS管P3的漏端往源端看进去)与所述第六高压管MH6的栅源电压VSG(MH6)成反比关系；当负载电流变大时，所述第六高压管MH6为了驱动更大电流，会使所述第六高压管MH6的栅源电压VSG(MH6)增大，所述第三PMOS管P3的等效电阻会变小；反之，负载电流变小时所述第三PMOS管P3的等效电阻增大。所述第三PMOS管P3与所述第一电容C1形成一个随负载电流变化的动态零点，所述功率输出级24的极点也随负载电流变化并且变化的方向与所述动态零点的方向一样，因此，本发明通过所述动态零点可以抵消所述功率输出级24的极点。

所述误差放大模块21的输出端会有一个极点，它由所述误差放大模块21的输出电阻和所述第六高压管MH6的等效输入电容决定；由于所述第六高压管MH6使用的是高压LDMOS，而且为了能在5.5V电压输入、70mA负载电流的情况下，仍然能输出5V的输出电压VOUT，所述第六高压管MH6的尺寸很大，所以所述第六高压管MH6的等效输入电容非常大，高达上百pF，这给频率补偿带来了困难。因此，在本发明中，所述缓冲模块23采用一个源跟随器作为缓冲器把所述误差放大模块21的输出和所述第六高压管MH6隔开。这样在所述缓冲模块23的输出端形成了一个新的极点P1，它由所述缓冲模块23的输出电阻(即1/gmH3，其中，gmH3为所述第三高压管MH3的跨导)和所述第六高压管MH6的等效输入电容决定。为了系统的稳定性，本发明进一步采用所述动态电流产生单元231来产生动态电流，以在增大所述第三高压管MH3所在支路电流(增大所述第三高压管MH3的跨导，降低所述缓冲模块23的输出电阻)的同时降低静态功耗，进而通过降低所述缓冲模块23的输出电阻将新的极点P1推到单位增益带宽以外。当外部负载电流增大时，所述第六高压管MH6的栅极电压会下降以产生大电流，此时所述第四高压管MH4也按比例同样产生更大的电流。所述第四高压管MH4的电流经由所述第四电流镜231a、所述第五高压管MH5及所述第五电流镜231b流入所述第三高压管MH3所在的支路；这极大的增大了所述第三高压管MH3的跨导gmH3，降低了所述缓冲模块23的输出电阻,将新的极点P1往高频处推，通过动态的所述零极点追踪模块22及所述缓冲模块23完成频率补偿。

如图3所述为本发明的(宽电源范围)低压差线性稳压器的工作波形图，其中，所述电源电压VIN从5.5V上升到36V，整个输入电压范围内所述低压差线性稳压器2的输出电压VOUT最大变化量为9.25μV，所述电源电压VIN变化对所述输出电压VOUT产生的影响极小，所述低压差线性稳压器2能在5.5V～36V范围内正常工作。

本发明的低压差线性稳压器拓宽了电源电压的适用范围，能在5.5V～36V的宽电源电压范围内能正常工作；在低压差的情况下能够负载70mA电流，而且负载调整率和线性调整率均较低；此外，通过零极点追踪模块和动态的缓冲模块进行频率补偿，能在静态功耗较低的同时保证系统的稳定性。

综上所述，本发明提供一种低压差线性稳压器，包括：误差放大模块、零极点追踪模块、缓冲模块及功率输出级；所述误差放大模块获取所述功率输出级的输出电压的反馈信号，并将所述反馈信号与参考信号的差值放大输出；所述零极点追踪模块的一端连接所述误差放大模块的输出端，另一端连接所述缓冲模块的输出端，产生一随负载电流变化的动态零点，以抵消所述功率输出级的极点；所述缓冲模块连接所述误差放大模块的输出端与所述功率输出级的输入端之间，基于源跟随将所述误差放大模块的输出端与所述功率输出级的输入端隔开；所述功率输出级连接所述缓冲模块的输出端，基于所述缓冲模块的输出信号将电源电压转换为稳定的输出电压。本发明的低压差线性稳压器具有宽电源范围，能够在5.5V～36V的电源电压范围内正常工作，并保持良好的性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种低压差线性稳压器，其特征在于，所述低压差线性稳压器至少包括：

误差放大模块、零极点追踪模块、缓冲模块及功率输出级；

所述误差放大模块获取所述功率输出级的输出电压的反馈信号，并将所述反馈信号与参考信号的差值放大输出；所述误差放大模块包括第一电流镜、第二电流镜、第三电流镜、第一高压管、第二高压管、第一PMOS管及第二PMOS管；所述第一PMOS管与所述第二PMOS管的源极连接电流源，所述第一PMOS管的栅极连接所述参考信号，所述第二PMOS管的栅极连接所述反馈信号；所述第一电流镜的输入端连接所述第一PMOS管的漏极，输出端经由所述第一高压管连接所述第三电流镜的输入端；所述第二电流镜的输入端连接所述第二PMOS管的漏极，输出端经由所述第二高压管连接所述第三电流镜的输出端；其中，所述第一高压管及所述第二高压管的栅极连接第一偏置电压，所述第二高压管的漏极作为所述误差放大模块的输出端；

所述零极点追踪模块连接所述误差放大模块及所述缓冲模块的输出端，产生一随负载电流变化的动态零点，以抵消所述功率输出级的极点；

所述缓冲模块连接于所述误差放大模块的输出端与所述功率输出级的输入端之间，基于源跟随将所述误差放大模块的输出端与所述功率输出级的输入端隔开；

所述功率输出级连接所述缓冲模块的输出端，基于所述缓冲模块的输出信号将电源电压转换为稳定的输出电压。

2.根据权利要求1所述的低压差线性稳压器，其特征在于：所述第一高压管及所述第二高压管为LDNMOS管。

3.根据权利要求1所述的低压差线性稳压器，其特征在于：所述零极点追踪模块包括第三PMOS管及第一电容；

所述第三PMOS管的源极连接所述电源电压，漏极连接所述第一电容的一端，栅极连接所述缓冲模块的输出端；

所述第一电容的另一端连接所述误差放大模块的输出端。

4.根据权利要求1所述的低压差线性稳压器，其特征在于：所述缓冲模块包括第三高压管及第四PMOS管；

所述第三高压管的漏极接地，源极连接所述第四PMOS管的漏极，栅极连接所述误差放大模块的输出端；

所述第四PMOS管的源极连接所述电源电压，栅极连接所述第三电流镜的镜像偏置电压；

其中，所述第三高压管的源极作为所述缓冲模块的输出端。

5.根据权利要求4所述的低压差线性稳压器，其特征在于：所述第三高压管为LDPMOS管。

6.根据权利要求4或5所述的低压差线性稳压器，其特征在于：所述缓冲模块还包括动态电流产生单元，所述动态电流产生单元包括第四高压管、第五高压管、第四电流镜及第五电流镜；

所述第四高压管的源极连接所述电源电压，漏极连接所述第四电流镜的输入端，栅极连接所述第三高压管的源极；

所述第四电流镜的输出端经由所述第五高压管连接所述第五电流镜的输入端；

所述第五电流镜的输出端连接所述第三高压管的源极；

其中，所述第五高压管的栅极连接第二偏置电压。

7.根据权利要求6所述的低压差线性稳压器，其特征在于：所述第四高压管为LDPMOS管，所述第五高压管为LDNMOS管。

8.根据权利要求1所述的低压差线性稳压器，其特征在于：所述功率输出级包括第六高压管、反馈单元及第二电容；

所述第六高压管的源极连接所述电源电压，漏极经由所述反馈单元接地，栅极连接所述缓冲模块的输出端；所述反馈单元输出所述反馈信号；

所述第二电容的一端连接所述第六高压管的漏极，另一端接地；

其中，所述第六高压管的漏极作为所述功率输出级的输出端。

9.根据权利要求8所述的低压差线性稳压器，其特征在于：所述第六高压管为LDPMOS管。

10.根据权利要求1所述的低压差线性稳压器，其特征在于：所述电源电压设定为5.5V～36V。

Images