CN112328000A - 一种超低静态电流快速响应电路及装置 - Google Patents

Abstract

本发明提供的一种超低静态电流快速响应电路，超低静态电流快速响应电路具有一个电源电压接入端和一个接地端。超低静态电流快速响应电路包括：一个差分电路、一个偏置电流输入电路、一个第一输出电路、一个第二输出电路、一个电流镜电路、一个电流缓冲器电路、一个阻抗衰减缓冲电路、一个衰减放大电路、一个输出电路和一个补偿电容路。从而该电路在无负载条件下，具有超低的静态电流；在负载变化时，又能通过阻抗衰减缓冲器快速响应，补偿电容Cc以及电流缓冲器能保证该LDO电路可以在宽范围的负载情况下保持高度稳定。同时，本发明提供的一种超低静态电流快速响应装置。

Description

一种超低静态电流快速响应电路及装置

技术领域

本发明涉及电子电路技术领域。本发明具体涉及一种超低静态电流快速响应电路及装置。

背景技术

在便携式产品设备的应用中，设备的续航时间是一个十分重要指标，很多设备为了增加续航时间，在待机情况下会进入低功耗模式，这时LDO超低静态电流快速响应电路就需要极低的静态电流。通常情况下，低静态电流会导致LDO超低静态电流快速响应电路的摆率降低，使瞬态响应变差，同时会增加频率补偿的难度。

现有技术为了解决上述问题，实现了LDO超低静态电流快速响应电路工作在两种不同的模式下面，及可以在正常模式与低功耗模式下面来回切换。但是，上述LDO在状态切换时容易造成LDO超低静态电流快速响应电路输出发生跳变，影响稳压性能。

发明内容

本发明的目的是提供一种超低静态电流快速响应电路，该电路在无负载条件下，具有超低的静态电流；在负载变化时，又能通过阻抗衰减缓冲器快速响应，补偿电容Cc以及电流缓冲器能保证该LDO电路可以在宽范围的负载情况下保持高度稳定。

本发明中的一种超低静态电流快速响应电路，超低静态电流快速响应电路具有一个电源电压接入端和一个接地端。超低静态电流快速响应电路包括：一个差分电路、一个偏置电流输入电路、一个第一输出电路、一个第二输出电路、一个电流镜电路、一个电流缓冲器电路、一个阻抗衰减缓冲电路、一个衰减放大电路、一个输出电路和一个补偿电容；

差分电路具有一个差分电源端、一个第一差分栅极端、一个第二差分栅极端、一个第一差分响应端和一个第二差分响应端。第二差分栅极端连接一个基准电压输入端。差分电源端连接电源电压接入端。第二差分栅极端能够连接一个比较电源输入端。

偏置电流输入电路。第一输出电路，其连接第一差分响应端。第一输出电路设置一个第一NMOS场效应管和一个第二NMOS场效应管。第一NMOS场效应管的源极连接第二NMOS场效应管的漏极。第二NMOS场效应管的源极连接接地端。

第二输出电路连接第二差分响应端。第二输出电路设置一个第三NMOS场效应管和一个第四NMOS场效应管。第三NMOS场效应管的源极连接第四NMOS场效应管的漏极。第四NMOS场效应管的源极连接接地端。

第三NMOS场效应管的栅极连接第一NMOS场效应管的栅极和偏置电流输入电路。第四NMOS场效应管的栅极连接第二NMOS场效应管的栅极和偏置电流输入电路。

电流镜电路具有一个电流镜源极、一个第一负载端和一个第二负载端。电流镜源极连接电源电压接入端。第一负载端连接第一输出电路中第一NMOS场效应管的漏极。第二负载端连接第二输出电路中第三NMOS场效应管的漏极。电流镜电路通过两个共栅极PMOS场效应管实现。

电流缓冲器电路并联于电源电压接入端和接地端之间。电流缓冲器电路中设置一个电流缓冲场效应管。电流缓冲场效应管的漏极到源极串联于电流缓冲器电路的线路中。电流缓冲场效应管的源极连接接地端。

阻抗衰减缓冲电路并联于电源电压接入端和接地端之间。电流缓冲器电路中设置一个衰减缓冲场效应管。衰减缓冲场效应管的漏极到源极串联于阻抗衰减缓冲电路的线路中。衰减缓冲场效应管的栅极连接电流缓冲器电路和第二输出电路。

衰减放大电路具有一个放大电路接电端和一个放大输出端。放大电路接电端连接电源电压接入端。放大输出端连接衰减缓冲场效应管的源极。

输出电路并联于电源电压接入端和接地端之间。输出电路中设置一个输出调节场效应管和能够并联阻性负载的输出反馈场效应管。在输出调节场效应管和输出反馈场效应管之间设置一个电压输出端。

输出调节场效应管的漏极到源极串联于输出电路的线路中。输出调节场效应管的栅极连接放大输出端。输出反馈场效应管的漏极连接栅极且与第一差分栅极端连接。

补偿电容设置于电压输出端与电流缓冲器电路之间。

在本发明超低静态电流快速响应电路的另一种实施方式中，偏置电流输入电路的一端为一个偏置电流输入端，另一端连接接地端。偏置电流输入电路中设置一个第一偏置电流场效应管和一个第二偏置电流场效应管。

第一偏置电流场效应管和第二偏置电流场效应管的漏极到源极串联于偏置电流输入电路的线路中。第一偏置电流场效应管和第二偏置电流场效应管的漏极和栅极连接。

第三NMOS场效应管和第一NMOS场效应管的栅极连接第一偏置电流场效应管的栅极。

第四NMOS场效应管和第二NMOS场效应管的栅极连接第二偏置电流场效应管的栅极。

在本发明超低静态电流快速响应电路的另一种实施方式中，还包括：

一个输入电流镜电路，其具有一个输入电流镜源极、一个输入第一负载端和一个输入第二负载端。输入电流镜源极连接电源电压接入端。输入电流镜电路通过两个共栅极PMOS场效应管实现。

一个输入电路，其连接输入第一负载端。输入电路中设置一个第一输入场效应管和一个第二输入场效应管。

第一输入场效应管和第二输入场效应管的漏极到源极串联于输入电路的线路中。第一输入场效应管的栅极连接第一偏置电流场效应管。第二输入场效应管的栅极连接第二偏置电流场效应管。第二输入场效应管的源极连接接地端。和

差分电路的差分电源端通过输入第二负载端连接电源电压接入端。

在本发明超低静态电流快速响应电路的再一种实施方式中，电流缓冲器电路中的电流缓冲场效应管包括：一个第一电流缓冲场效应管、一个第二电流缓冲场效应管和一个第三电流缓冲场效应管。

第一电流缓冲场效应管、第二电流缓冲场效应管和第三电流缓冲场效应管的漏极到源极串联于电流缓冲器电路的线路中。

第一电流缓冲场效应管的栅极连接电流镜电路的共栅极端。第二电流缓冲场效应管的栅极连接第三NMOS场效应管和第一NMOS场效应管的栅极。第三电流缓冲场效应管的栅极连接第四NMOS场效应管和第二NMOS场效应管的栅极。

在本发明超低静态电流快速响应电路的又一种实施方式中，衰减放大电路为双极放大电路。双极放大电路通过一个第一放大PMOS场效应管和一个第二放大PMOS场效应管实现。第一放大PMOS场效应管和第二放大PMOS场效应管同源极连接。第一放大PMOS场效应管的栅极连接第二放大PMOS场效应管的漏极。

第一放大PMOS场效应管和第二放大PMOS场效应管的源极为放大电路接电端。第一放大PMOS场效应管的栅极为放大输出端。

在本发明超低静态电流快速响应电路的又一种实施方式中，还包括：一个第一反接PMOS场效应管和一个第二PMOS场效应管。

第一反接PMOS场效应管分别与第一放大PMOS场效应管的漏极和源极并联。第一反接PMOS场效应管分别与第一放大PMOS场效应管的漏极和源极并联。

第二反接PMOS场效应管分别与第二放大PMOS场效应管的漏极和源极并联。第二反接PMOS场效应管分别与第二放大PMOS场效应管的漏极和源极并联。

第一反接PMOS场效应管连接第二反接PMOS场效应管的栅极且连接输入电流镜电路。

在本发明超低静态电流快速响应电路的又一种实施方式中，还包括：

一个衰减电流镜电路，其具有一个衰减电流镜源极、一个衰减第一负载端和一个衰减第二负载端。衰减电流镜源极连接接地端。衰减电流镜电路通过两个共栅极NMOS场效应管实现。

衰减第一负载端连接第一放大PMOS场效应管的漏极。衰减缓冲场效应管的漏极通过衰减第二负载端连接接地端。

在本发明超低静态电流快速响应电路的又一种实施方式中，还包括：

一个衰减接地电路，其设置一个接地缓冲场效应管。接地场效应管的源极连接接地端。接地场效应管的漏极连接输出调节场效应管的栅极。接地场效应管的栅极连接衰减放大电路的衰减缓冲场效应管的漏极。

在本发明超低静态电流快速响应电路的又一种实施方式中，还包括：

多个输出PMOS场效应管,输出PMOS场效应管的栅极与漏极连接。输出PMOS场效应管与衰减缓冲场效应管从其漏极到源极串联设置。

同时，本发明还提供了一种超低静态电流快速响应装置，包括本发明中的超低静态电流快速响应电路和一个阻性负载。阻性负载连接电压输出端与接地端之间。

下文将以明确易懂的方式，结合附图对超低静态电流快速响应电路的特性、技术特征、优点及其实现方式予以进一步说明。

附图说明

图1是用于说明在本发明一种实施方式中，超低静态电流快速响应电路的线路示意图。

图2是用于说明在本发明另一种实施方式中，超低静态电流快速响应电路的线路示意图。

图3是用于说明在本发明一种实施方式中，超低静态电流快速响应电路中的一个局部线路示意图。

图4是用于说明在本发明又一种实施方式中，超低静态电流快速响应电路中的另一个局部线路示意图。

图5是用于说明在本发明又一种实施方式中，超低静态电流快速响应电路中的再一个局部线路示意图。

图6是用于说明在本发明一种实施方式中，超低静态电流快速响应电路中主极点与次极点的分布图。

具体实施方式

为了对发明的技术特征、目的和效果有更加清楚的理解，现对照附图说明本发明的具体实施方式，在各图中相同的标号表示结构相同或结构相似但功能相同的部件。

在本文中，“示意性”表示“充当实例、例子或说明”，不应将在本文中被描述为“示意性”的任何图示、实施方式解释为一种更优选的或更具优点的技术方案。为使图面简洁，各图中只示意性地表示出了与本示例性实施例相关的部分，它们并不代表其作为产品的实际结构及真实比例。

本发明中的超低静态电流快速响应电路，如图1所示，超低静态电流快速响应电路具有一个电源电压接入端VDD和一个接地端VSS。

超低静态电流快速响应电路包括：一个差分电路10、一个偏置电流输入电路40、一个第一输出电路9020、一个第二输出电路9030、一个电流镜电路50、一个电流缓冲器电路60、一个阻抗衰减缓冲电路70、一个衰减放大电路80、一个输出电路90和一个补偿电容Cc；

如图1所示，差分电路10具有一个差分电源端11(PMOS场效应管MP1的源极、PMOS场效应管MP2的源极)、一个第一差分栅极端12(PMOS场效应管MP1的栅极)、一个第二差分栅极端13(PMOS场效应管MP2的栅极)、一个第一差分响应端14(PMOS场效应管MP1的漏极)和一个第二差分响应端15。第二差分栅极端13连接一个基准电压输入端VREF。差分电源端11连接电源电压接入端VDD。第二差分栅极端13能够连接一个比较电源输入端，如基准电压输入端VREF。

如图1所示，第一输出电路9020，其连接第一差分响应端14。第一输出电路9020设置一个第一NMOS场效应管MN5和一个第二NMOS场效应管MN7。第一NMOS场效应管MN5的源极连接第二NMOS场效应管MN7的漏极。第二NMOS场效应管MN7的源极连接接地端VSS。

如图1所示，第二输出电路9030连接第二差分响应端15。第二输出电路9030设置一个第三NMOS场效应管MN6和一个第四NMOS场效应管MN8。第三NMOS场效应管MN6的源极连接第四NMOS场效应管MN8的漏极。第四NMOS场效应管MN8的源极连接接地端VSS。

如图1所示，第三NMOS场效应管MN6的栅极连接第一NMOS场效应管MN5的栅极和偏置电流输入电路40。第四NMOS场效应管MN8的栅极连接第二NMOS场效应管MN7的栅极和偏置电流输入电路40。

如图1所示，电流镜电路50具有一个电流镜源极、一个第一负载端51和一个第二负载端52。电流镜源极连接电源电压接入端VDD。第一负载端51连接第一输出电路9020中第一NMOS场效应管MN5的漏极。第二负载端52连接第二输出电路9030中第三NMOS场效应管MN6的漏极。电流镜电路50通过两个共栅极PMOS场效应管实现。

如图1所示，电流缓冲器电路60并联于电源电压接入端VDD和接地端VSS之间。电流缓冲器电路60中设置一个电流缓冲场效应管。电流缓冲场效应管的漏极到源极串联于电流缓冲器电路60的线路中。电流缓冲场效应管的源极连接接地端VSS。

如图1所示，阻抗衰减缓冲电路70并联于电源电压接入端VDD和接地端VSS之间。电流缓冲器电路60中设置一个衰减缓冲场效应管MP12。衰减缓冲场效应管MP12的漏极到源极串联于阻抗衰减缓冲电路70的线路中。衰减缓冲场效应管MP12的栅极连接电流缓冲器电路60和第二输出电路9030。

如图1所示，衰减放大电路80具有一个放大电路接电端和一个放大输出端81。放大电路接电端连接电源电压接入端VDD。放大输出端81连接衰减缓冲场效应管MP12的源极。

如图1所示，输出电路90并联于电源电压接入端VDD和接地端VSS之间。输出电路90中设置一个输出调节场效应管MPP和能够并联阻性负载的输出反馈场效应MP14。在输出调节场效应管MPP和输出反馈场效应MP14之间设置一个电压输出端VOUT。

如图1所示，输出调节场效应管MPP的漏极到源极串联于输出电路90的线路中。输出调节场效应管MPP的栅极连接放大输出端81。输出反馈场效应MP14的漏极连接栅极且与第一差分栅极端12连接。补偿电容Cc设置于电压输出端VOUT与电流缓冲器电路60之间。

如图1所示，IBIAS为MN3提供了偏值电流，MN3的二极管接法让MN3工作在饱和区，并可求出MN3的栅极偏置电压。此时，MN3的栅极电压也为MN4、MN7、MN8与MN10提供偏置电压。

同理，MN1也为MN2、MN5、MN6与MN9提供偏置电压。MP3的电流与MN4相同，且MP3为MP8及MP10提供偏置电压。调节上述MOS管的比例，就可以所上述MOS管均工作在饱和区。

如图1所示，MP1与MP2组成输入差分对，并工作在饱和区。VREF为误差放大器的输入，误差放大器与电流缓冲器的输出均为b，b为阻抗衰减缓冲器改变时，a会随之改变，并且由MP11，MP9，MN11，MN12，MN13组成的带负反馈的动态偏值缓冲级会加快这一变化。最终a的值会使输出管MPP的电流等于电流IMP13加上输出负载ROUT的电流(当ROUT电流为0时，电路整体电流为静态电流)，从而电路达到平衡，此时输出VOUT满足下列方程式：

VOUT＝VREF*(RMP13+RMP14+RMP15+RMP16)/(RMP15+RMP16)

RMP13、RMP14、RMP15与RMP16分别为静态平衡条件下MP13、MP14、MP15与MP16的等效电阻。

图1中，当VOUT有升高趋势时，反馈点FB也会随之升高，这就导致MP1的电流下降而MP2的电流升高，所以b点的电压会随之升高，从而使a点的电压升高，此时MPP的电流减小，最终使得VOUT电压减小。

图1中，当VOUT有下降趋势时，反馈点FB也会随之下降，这就导致MP1的电流上升而MP2的电流下降，所以b点的电压会随之下降，从而使a点的电压下降，此时MPP的电流升高，最终使得VOUT电压升高。

如图1所示，在本发明超低静态电流快速响应电路的另一种实施方式中，偏置电流输入电路40的一端为一个偏置电流输入端IBIAS，另一端连接接地端VSS。偏置电流输入电路40中设置一个第一偏置电流场效应管MN1和一个第二偏置电流场效应管MN3。

如图1所示，第一偏置电流场效应管MN1和第二偏置电流场效应管MN3的漏极到源极串联于偏置电流输入电路40的线路中。第一偏置电流场效应管MN1和第二偏置电流场效应管MN3的漏极和栅极连接。

如图1所示，第三NMOS场效应管MN6和第一NMOS场效应管MN5的栅极连接第一偏置电流场效应管MN1的栅极。第四NMOS场效应管MN8和第二NMOS场效应管MN7的栅极连接第二偏置电流场效应管MN3的栅极。

如图1所示，在本发明超低静态电流快速响应电路的另一种实施方式中，还包括：一个输入电流镜电路501，其具有一个输入电流镜源极、一个输入第一负载端502和一个输入第一负载端。输入电流镜源极连接电源电压接入端VDD。输入电流镜电路501通过两个共栅极PMOS场效应管实现。

如图1所示，一个输入电路101连接输入第一负载端502。输入电路101中设置一个第一输入场效应管MN1和一个第二输入场效应管MN3。

第一输入场效应管MN1和第二输入场效应管MN3的漏极到源极串联于输入电路101的线路中。第一输入场效应管MN1的栅极连接第一偏置电流场效应管MN1。第二输入场效应管MN3的栅极连接第二偏置电流场效应管MN3。第二输入场效应管MN3的源极连接接地端VSS。

差分电路10的差分电源端11通过输入第一负载端连接电源电压接入端VDD。

如图1所示，在本发明超低静态电流快速响应电路的再一种实施方式中，电流缓冲器电路60中的电流缓冲场效应管包括：一个第一电流缓冲场效应管MP7、一个第二电流缓冲场效应管MN9和一个第三电流缓冲场效应管MN10。

如图1所示，第一电流缓冲场效应管MP7、第二电流缓冲场效应管MN9和第三电流缓冲场效应管MN10的漏极到源极串联于电流缓冲器电路60的线路中。

如图1所示，第一电流缓冲场效应管MP7的栅极连接电流镜电路50的共栅极端。第二电流缓冲场效应管MN9的栅极连接第三NMOS场效应管MN6和第一NMOS场效应管MN5的栅极。第三电流缓冲场效应管MN10的栅极连接第四NMOS场效应管MN8和第二NMOS场效应管MN7的栅极。

如图1所示，在本发明超低静态电流快速响应电路的又一种实施方式中，衰减放大电路80为双极放大电路。双极放大电路通过一个第一放大PMOS场效应管MP9和一个第二放大PMOS场效应管MP11实现。第一放大PMOS场效应管MP9和第二放大PMOS场效应管MP11同源极连接。第一放大PMOS场效应管MP9的栅极连接第二放大PMOS场效应管MP11的漏极。

如图1所示，第一放大PMOS场效应管MP9和第二放大PMOS场效应管MP11的源极为放大电路接电端。第一放大PMOS场效应管MP9的栅极为放大输出端81。

如图1所示，在本发明超低静态电流快速响应电路的又一种实施方式中，还包括：一个第一反接PMOS场效应管MP8和一个第二PMOS场效应管。

如图1所示，第一反接PMOS场效应管MP8分别与第一放大PMOS场效应管MP9的漏极和源极并联。第一反接PMOS场效应管MP8分别与第一放大PMOS场效应管MP9的漏极和源极并联。

如图1所示，第二反接PMOS场效应管MP10分别与第二放大PMOS场效应管MP11的漏极和源极并联。第二反接PMOS场效应管MP10分别与第二放大PMOS场效应管MP11的漏极和源极并联。

如图1所示，第一反接PMOS场效应管MP8连接第二反接PMOS场效应管MP10的栅极且连接输入电流镜电路501。

如图1所示，在本发明超低静态电流快速响应电路的又一种实施方式中，还包括：

如图1所示，一个衰减电流镜电路801，其具有一个衰减电流镜源极、一个衰减第一负载端802和一个衰减第二负载端803。衰减电流镜电路源极连接接地端VSS。衰减电流镜电路801通过两个共栅极NMOS场效应管实现。

如图1所示，衰减第一负载端802连接第一放大PMOS场效应管MP9的漏极。衰减缓冲场效应管MP12的漏极通过衰减第二负载端803连接接地端VSS。

如图1所示，在本发明超低静态电流快速响应电路的又一种实施方式中，还包括：

一个衰减接地电路804，其设置一个接地缓冲场效应管MN13。接地场效应管的源极连接接地端VSS。接地场效应管的漏极连接输出调节场效应管MPP的栅极。接地场效应管的栅极连接衰减放大电路80的衰减缓冲场效应管MP12的漏极。

在本发明超低静态电流快速响应电路的又一种实施方式中，还包括：

多个输出PMOS场效应管MP13、MP15、MP16、,输出PMOS场效应管的栅极与漏极连接。输出PMOS场效应管与衰减缓冲场效应管MP12从其漏极到源极串联设置。

同时，本发明还提供了一种超低静态电流快速响应装置，包括本发明中的超低静态电流快速响应电路和一个阻性负载ROUT。阻性负载连接电压输出端VOUT与接地端VSS之间。

在本发明超低静态电流快速响应电路的另一种实施方式中，如图2所示，本发明提供一种超低静态电流且快速响应LDO电路，该LDO可在轻负载输出情况下保持极低的静态工作电流，并具有在负载发生变化时候快速响应的特点。主体电路包括四部分：1.误差放大器；2.电流缓冲器；3.阻抗衰减缓冲器；4.输出级。

误差放大器可以在IBIAS为10～20nA的偏值下工作，并取得较高的增益，电流缓冲器是减小共源共栅米勒补偿带来的高Q值，以增强系统的稳定性，阻抗衰减缓冲器减小了功率管MP栅极的阻抗，大幅度提升了系统的瞬态响应，使得LDO在超低静态电流下面也能达到快速响应，输出级包括功率管与反馈环路，此处用MOS管代替反馈电阻，避免了模块反馈回路为了达到极低电流而使用大面积的电阻。

所述误差放大器由输入信号IBIAS与VREF、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)、第七NMOS管(MN7)、第八NMOS管(MN8)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、

第五PMOS管(MP5)与第六PMOS管(MP6)构成，其中MP1与MP2构成差分对输入，MN1、MN2、MN3、MN4、MP3与MP4构成偏置电流，MN5、MN6、MN7、MN8构成共源共栅放大器，MP5与MP6构成电流镜。

所述电流缓冲器由第九NMOS(MN9)、第十NMOS(MN10)与第七PMOS(MP7)构成。

所述阻抗衰减缓冲器由第十一NMOS(MN11)、第十二NMOS(MN12)、第十三NMOS(MN13)、第九PMOS(MP9)、第十PMOS(MP10)、第十一PMOS(MP11)与第十二PMOS构成。

所述输出级由功率管MPP、输出VOUT、第十三PMOS(MP13)、第十四PMOS(MP14)、第十五PMOS(MP15)与第十六PMOS(MP16)构成。

电流缓冲器中的MP7的源极与电源电压VDD相接，MP7的栅极与误差放大器的MP5、MP6的栅极相连接，MP7的漏极与误差放大器的输出，MP12的栅极以及MN9的漏接相连接；MN9的栅极与MN1、MN2、MN5以及MN6的栅极相连接，MN9的源极与补偿电容Cc以及MN10的漏极相连接；MN10的栅极与MN3、MN4、MN7以及MN8的栅极相连接，MN10的源极与地线VSS相连接。

阻抗衰减缓冲器中的MP8的源极与MP9、MP10、MP11以及电源电压VDD相接，MP8的栅极与MP3、MP4以及MP10相连接，MP8的漏极与MP9漏极、MN11漏极、MN11栅极以及MN12栅极相连接；MP9的栅极与MP10的漏极、MP11的漏极、MP11的栅极、MPP的栅极、MP12的漏极以及MN13的漏极相连接；MP12的漏极与MN12的漏极以及MN13的栅极相连接；MN11的栅极、MN12的栅极、MN13的栅极与地VSS相连接。

输出器中的MPP功率管的源极与电源VDD相连接，MPP的漏极与输出OUT、补偿电容Cc以及MP13的源极相连接；MP13的栅极与MP13的漏极以及MP14的源极相连接；MP14的栅极与MP14的漏极、MP15的源极以及输入差分对MP1的栅极相连接；MP15的栅极与MP15的漏极以及MP16的源极相连接；MP16的栅极与MP16的漏极与地VSS相连接。

误差放大器可以在IBIAS为10nA的偏值下工作，并取得较高的增益，电流缓冲器是减小共源共栅米勒补偿带来的高Q值，以增强系统的稳定性，阻抗衰减缓冲器减小了功率管MP栅极的阻抗，大幅度提升了系统的瞬态响应，使得LDO在超低静态电流下面也能达到快速响应，输出级包括功率管与反馈环路，此处用MOS管代替反馈电阻，避免了模块反馈回路为了达到极低电流而使用大面积的电阻。

图3中，MN3、MN4、MN7、MN8与MN10的宽长相同，MOS管并联数之比为1：1：M：M：N，可以得出各支路电流IMN3、IMN4、IMN7、IMN8与IMN10的电流之比为1：1：M：M：N。因为IMN3的电流为IBIAS，所以第一部分与第二部分的总电流为(2+2M+N)*IBIAS。

图4中，MP3、MP8与MP10的宽长相同，MOS管并联数之比为1：K：J，可以得出各支路电流IMP3、IMP8、IP10的电流之比为1：K：J。由上面分析可知IMP3的电流为IBIAS，所以IMP8与IMP10的电流之和为(K+J)*IBIAS

图5中，MP9、MP11与MPP的宽长相同，MOS管并联数之比为1：X：Y，可以得出各支路电流IMP9、IMP11、IMPP的电流之比为1：X：Y。可知IMPP的电流为负载电流加上IMP13支路电流，求静态电流时候，负载电流为0，即静态时候IMPP的电流为IMP13，此时IMP9、IMP11、IMPP的总电流为(1/Y+X/Y+1)*IMP13。

由上面分析可知，电路的总静态电流为：

(2+2M+N+K+J)*IBIAS+(1/Y+X/Y+1)*IMP13

在本实施例中，可取IBIAS＝10nA，M＝2，N＝K＝J＝4，X＝2，Y＝80，IMP13＝200nA

可得本实施例中，电路总静态电流为387.5nA

图1中，可以看出点a与点b为电路的内部主要节点，这两个节点是环路响应的主要节点。在此电路中，节点b的寄生电容可以做得很小，节点a因为是输出功率点MPP的栅极，寄生电容比较大。所以如果把节点a的阻抗变小，整体电路的瞬态响应就会大大提升。由MP11，MP9，MN11，MN12，MN13组成的带负反馈的动态偏值缓冲级，使得节点a的阻抗ro为：

ro＝1/(gMN13*gMN12*ro12)

其中gMN13为MN13的跨导，gMN12为MN12的跨导，ro12为MN12的输出电阻。

此时，节点a的输出阻抗大大减小，特别是当输出负载的电流越大时候，MN12与MN13的跨导会越大，节点a的输出阻抗越小。所以，电路通过此阻抗衰减缓冲器实现了电路的快速响应。

由上述分析可知，节点a的阻抗很小，导致节点a处的极点比节点b处更小。所以电路的主极点与次极点的分布图如图6所示。当输出负载为轻载时候，电路的主极点为输出极点，电路的次极点为极点b；当输出负载为重载(最大可达到200mA)时候，电路的主极点为极点b，电路的次极点为输出极点。

轻载：fd＝1/(2π*RL*CL)，fnd＝1/(2π*Rb*Cb)

其中fd为轻载时的主极点，RL为输出的等效电阻，CL为输出的等效电容；fnd为轻载时的次极点，Rb为b点的等效电阻，Cb为b点的等效电容。

重载：Fd＝1/(2π*gmpp*Rmpp*CC*Rb)，Fnd＝gmpp/(2π*CL)

其中Fd为重载时的主极点，gmpp为输出管MPP的跨导，Rmpp为输出管的等效电阻，CC为电路中CC电容的容值；Fnd为重载时候的次极点。

从上面公式可以得出，通过补偿电容CC的极点分离作用，电路在轻载与重载时候都能有很好的稳定性。但有一点值得注意，以上公式都为电路零极点的近似值，实际上电路存在一个左半平面的零点，如果补偿电容CC取值较大，此零点会在相频上发生一个跳变，本电路中特别引入了第二部分电流缓冲器，电路缓冲器通过提高MN9跨导来把此零点推向高频来解决这一问题。

应当理解，虽然本说明书是按照各个实施方式中描述的，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (10)

1.一种超低静态电流快速响应电路，其特征在于，其具有一个电源电压接入端和一个接地端；所述超低静态电流快速响应电路包括：

一个差分电路，其具有一个差分电源端、一个第一差分栅极端、一个第二差分栅极端、一个第一差分响应端和一个第二差分响应端；所述第二差分栅极端连接一个基准电压输入端；所述差分电源端连接所述电源电压接入端；所述第二差分栅极端能够连接一个比较电源输入端；

一个偏置电流输入电路；

一个第一输出电路，其连接所述第一差分响应端；所述第一输出电路设置一个第一NMOS场效应管和一个第二NMOS场效应管；所述第一NMOS场效应管的源极连接所述第二NMOS场效应管的漏极；所述第二NMOS场效应管的源极连接所述接地端；

一个第二输出电路，其连接所述第二差分响应端；所述第二输出电路设置一个第三NMOS场效应管和一个第四NMOS场效应管；所述第三NMOS场效应管的源极连接所述第四NMOS场效应管的漏极；所述第四NMOS场效应管的源极连接所述接地端；所述第三NMOS场效应管的栅极连接所述第一NMOS场效应管的栅极和所述偏置电流输入电路；所述第四NMOS场效应管的栅极连接所述第二NMOS场效应管的栅极和所述偏置电流输入电路；

一个电流镜电路，其具有一个电流镜源极、一个第一负载端和一个第二负载端；所述电流镜源极连接所述电源电压接入端；所述第一负载端连接所述第一输出电路中第一NMOS场效应管的漏极；所述第二负载端连接所述第二输出电路中第三NMOS场效应管的漏极；所述电流镜电路通过两个共栅极PMOS场效应管实现；

一个电流缓冲器电路，其并联于所述电源电压接入端和所述接地端之间；所述电流缓冲器电路中设置一个电流缓冲场效应管；所述电流缓冲场效应管的漏极到源极串联于所述电流缓冲器电路的线路中；所述电流缓冲场效应管的源极连接所述接地端；

一个阻抗衰减缓冲电路，其并联于所述电源电压接入端和所述接地端之间；所述电流缓冲器电路中设置一个衰减缓冲场效应管；所述衰减缓冲场效应管的漏极到源极串联于所述阻抗衰减缓冲电路的线路中；所述衰减缓冲场效应管的栅极连接所述电流缓冲器电路和所述第二输出电路；

一个衰减放大电路，其具有一个放大电路接电端和一个放大输出端；所述放大电路接电端连接所述电源电压接入端；所述放大输出端连接所述衰减缓冲场效应管的源极；

一个输出电路，其并联于所述电源电压接入端和所述接地端之间；所述输出电路中设置一个输出调节场效应管和能够并联阻性负载的输出反馈场效应管；在所述输出调节场效应管和输出反馈场效应管之间设置一个电压输出端；

所述输出调节场效应管的漏极到源极串联于所述输出电路的线路中；所述输出调节场效应管的栅极连接所述放大输出端；所述输出反馈场效应管的漏极连接栅极且与所述第一差分栅极端连接；以及

一个补偿电容，其设置于所述电压输出端与所述电流缓冲器电路之间。

2.根据权利要求1所述的超低静态电流快速响应电路，其特征在于，所述偏置电流输入电路的一端为一个偏置电流输入端，另一端连接所述接地端；所述偏置电流输入电路中设置一个第一偏置电流场效应管和一个第二偏置电流场效应管；

所述第一偏置电流场效应管和所述第二偏置电流场效应管的漏极到源极串联于所述偏置电流输入电路的线路中；所述第一偏置电流场效应管和所述第二偏置电流场效应管的漏极和栅极连接；

所述第三NMOS场效应管和所述第一NMOS场效应管的栅极连接所述第一偏置电流场效应管的栅极；

所述第四NMOS场效应管和所述第二NMOS场效应管的栅极连接所述第二偏置电流场效应管的栅极。

3.根据权利要求2所述的超低静态电流快速响应电路，其特征在于，还包括：

一个输入电流镜电路，其具有一个输入电流镜源极、一个输入第一负载端和一个输入第二负载端；所述输入电流镜源极连接所述电源电压接入端；所述输入电流镜电路通过两个共栅极PMOS场效应管实现；

一个输入电路，其连接所述输入第一负载端；所述输入电路中设置一个第一输入场效应管和一个第二输入场效应管；

所述第一输入场效应管和所述第二输入场效应管的漏极到源极串联于所述输入电路的线路中；所述第一输入场效应管的栅极连接所述第一偏置电流场效应管；所述第二输入场效应管的栅极连接所述第二偏置电流场效应管；所述第二输入场效应管的源极连接所述接地端；

所述差分电路的差分电源端通过所述输入第二负载端连接所述电源电压接入端。

4.根据权利要求1所述的超低静态电流快速响应电路，其特征在于，所述电流缓冲器电路中的电流缓冲场效应管包括：一个第一电流缓冲场效应管、一个第二电流缓冲场效应管和一个第三电流缓冲场效应管；

所述第一电流缓冲场效应管、所述第二电流缓冲场效应管和所述第三电流缓冲场效应管的漏极到源极串联于所述电流缓冲器电路的线路中；

所述第一电流缓冲场效应管的栅极连接所述电流镜电路的共栅极端；所述第二电流缓冲场效应管的栅极连接所述第三NMOS场效应管和所述第一NMOS场效应管的栅极；所述第三电流缓冲场效应管的栅极连接所述第四NMOS场效应管和所述第二NMOS场效应管的栅极。

5.根据权利要求3所述的超低静态电流快速响应电路，其特征在于，所述衰减放大电路为双极放大电路；所述双极放大电路通过一个第一放大PMOS场效应管和一个第二放大PMOS场效应管实现；所述第一放大PMOS场效应管和所述第二放大PMOS场效应管同源极连接；所述第一放大PMOS场效应管的栅极连接所述第二放大PMOS场效应管的漏极；

所述第一放大PMOS场效应管和所述第二放大PMOS场效应管的源极为所述放大电路接电端；所述第一放大PMOS场效应管的栅极为放大输出端。

6.根据权利要求5所述的超低静态电流快速响应电路，其特征在于，还包括：一个第一反接PMOS场效应管和一个第二PMOS场效应管；

所述第一反接PMOS场效应管分别与所述第一放大PMOS场效应管的漏极和源极并联；所述第一反接PMOS场效应管分别与所述第一放大PMOS场效应管的漏极和源极并联；

所述第二反接PMOS场效应管分别与所述第二放大PMOS场效应管的漏极和源极并联；所述第二反接PMOS场效应管分别与所述第二放大PMOS场效应管的漏极和源极并联；

所述第一反接PMOS场效应管连接所述第二反接PMOS场效应管的栅极且连接所述输入电流镜电路。

7.根据权利要求6所述的超低静态电流快速响应电路，其特征在于，还包括：

一个衰减电流镜电路，其具有一个衰减电流镜源极、一个衰减第一负载端和一个衰减第二负载端；所述衰减电流镜源极连接所述接地端；所述衰减电流镜电路通过两个共栅极NMOS场效应管实现；

所述衰减第一负载端连接所述第一放大PMOS场效应管的漏极；

所述衰减缓冲场效应管的漏极通过所述衰减第二负载端连接所述接地端。

8.根据权利要求1所述的超低静态电流快速响应电路，其特征在于，还包括：

一个衰减接地电路，其设置一个接地缓冲场效应管；所述接地场效应管的源极连接所述接地端；所述接地场效应管的漏极连接所述输出调节场效应管的栅极；所述接地场效应管的栅极连接所述衰减放大电路的衰减缓冲场效应管的漏极。

9.根据权利要求1所述的超低静态电流快速响应电路，其特征在于，还包括：

多个输出PMOS场效应管,所述输出PMOS场效应管的栅极与漏极连接；

所述输出PMOS场效应管与所述衰减缓冲场效应管从其漏极到源极串联设置。

10.一种超低静态电流快速响应装置，其特征在于，包括如权利要求1～9任一项的超低静态电流快速响应电路和一个阻性负载；

所述阻性负载连接所述电压输出端与所述接地端之间。

Images