CN113377152A - 一种快速响应无外接电容型线性稳压器 - Google Patents

Abstract

本发明涉及电子电路技术，具体涉及一种快速响应无外接电容型线性稳压器。电路包括偏置电路、输出电流调整环路、功率级和输出电压确定环路。可应用于片内SOC系统，支持3.3VDC—1.2VDC转换，满足低功耗应用场景。采用双功率管结构，提高了功率级的跨导和电源抑制比，同时降低输出阻抗，抑制瞬态响应的过冲；具有双环路控制的FVF电路架构，将输出电压确定环路和输出电流调整环路分开，在保证低静态功耗和提高电路的瞬态响应特性的同时，提高输出电压的精度；输出电流调整环路具有含线性跨导环的共源共栅中间级和Class‑AB输出级，增大环路增益，在保证功率管管具有大范围栅极电压调节能力的同时提高了其栅极电容的充放电速率，改善了电路的稳定性和瞬态响应特性。

Description

一种快速响应无外接电容型线性稳压器

技术领域

本发明属于电子电路技术领域，具体涉及一种快速响应无外接电容型线性稳压器。

背景技术

线性稳压器(LDO)以其工作电压低、输出噪声低、体积小以及应用简单的特点，被广泛地应用到电子产品中。传统的LDO都需要在输出端外接大电容以保证LDO在电路系统中正常工作。随着片上系统(SOC)的发展，要求尽可能地减少外围电路，越来越多的模块被纳入芯片内部。对于SOC而言，系统中的LDO如果在片内集成电容，会大幅增加芯片面积；如果采用片外电容，则需要增加芯片的引脚，浪费整体SOC模块的封装面积。而且，一个SOC系统通常具有多个电源域的多种电路模块，且线宽低于40nm的小尺寸数字模块所需的供电电压不应太高。所以，无论从SOC的应用成本还是从LDO自身可靠性而言，设计一种无外接电容型(Capless)LDO电路已成为当今LDO设计领域的热点技术。但是传统的无外接电容型LDO面临着稳定性差、静态功耗大和瞬态特性不足等多重压力，严重影响电路系统性能。

发明内容

针对上述传统无外接电容型LDO在静态功耗和瞬态特性等方面存在的问题，本发明提出了一种应用于片内SOC系统的低功耗无外接电容型LDO电路。

本发明的技术方案为：

一种快速响应无外接电容型线性稳压器，包括偏置电路、输出电流调整环路、功率级和输出电压确定环路。

所述偏置电路包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12和第一偏置电流Iref；

第一偏置电流Iref流入端接电源(AVDD)，流出端接第一NMOS管MN1的漏极；

第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12构成共源共栅NMOS电流镜，第一NMOS管MN1、第三NMOS管MN3、第九NMOS管MN9、第十一NMOS管MN11栅极共同接到第一NMOS管MN1的漏极，第一NMOS管MN1的源极与第二NMOS管MN2的漏极相连，第三NMOS管MN3其源极与第四NMOS管MN4的漏极相连，其漏极与第二PMOS管MP2的漏极相连，第九NMOS管MN9其源极与第十NMOS管MN10的漏极相连，其漏极与第十PMOS管漏极相连，第十一NMOS管MN11其源极与第十二NMOS管MN12的漏极相连，其漏极与第十二PMOS管MP12的漏极相连，第二NMOS管MN2、第四NMOS管MN4、第十NMOS管MN10、第十二NMOS管MN12栅极共同接到第二NMOS管MN2的漏极，第二NMOS管MN2、第四NMOS管MN4、第十NMOS管MN10、第十二NMOS管MN12源极共同接地(AGND)；

第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6共同构成共源共栅PMOS电流镜，第一PMOS管MP1、第三PMOS管MP3、第五PMOS管MP5栅极共同接到第一PMOS管MP1的漏极，源极共同接到电源(AVDD)，第二PMOS管MP2、第四PMOS管MP4、第六PMOS管MP6栅极共同接到第二PMOS管MP2的漏极，第二PMOS管MP2的源极与第一PMOS管MP1的漏极相连，第四PMOS管MP4其源极与第三PMOS管MP3的漏极相连，其漏极与第五NMOS管MN5的漏极相连，第六PMOS管MP6其源极与第五PMOS管MP5的漏极相连，其漏极与第七NMOS管MN7的漏极相连；

第五NMOS管MN5、第六NMOS管MN6采用二极管连接形式，其中第五NMOS管MN5的栅漏电压作第一偏置电压Vn1，第六NMOS管MN6其漏极与第五NMOS管MN5的源极相连，其源极接到地(AGND)；

第七NMOS管MN7、第八NMOS管MN8采用二极管连接形式，其中第七NMOS管MN7的栅漏电压作第二偏置电压Vn2，第八NMOS管MN8其漏极与第七NMOS管MN7的源极相连，其源极接到地(AGND)；

第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10其栅极共同接到第十PMOS管MP10的漏极，第七PMOS管MP7其源极接到电源(AVDD)，其漏极与第八PMOS管MP8的源极相连，第九PMOS管MP9其源极与第八PMOS管MP8的漏极相连，其漏极与第十PMOS管MP10的源极相连，第十PMOS管MP10的栅漏电压作第三偏置电压Vp1；

第十一PMOS管MP11、第十二PMOS管MP12采用二极管连接形式，其中第十一PMOS管MP11其源极接到电源(AVDD)，其漏极与第十二PMOS管MP12的源极相连，第十二PMOS管MP12的栅漏电压作第四偏置电压Vp2；

所述输出电流调整环路包括第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第十六NMOS管MN16、第十七NMOS管MN17、第十八NMOS管MN18、第十九NMOS管MN19、第二十NMOS管MN20、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16、第十七PMOS管MP17、第十八PMOS管MP18、第十九PMOS管MP19、第二十PMOS管MP20、第二电容C2、第三电容C3、第四电容C4；

第十三NMOS管MN13、第十四NMOS管MN14、第十六NMOS管MN16、第十七NMOS管MN17构成共源共栅NMOS电流镜，第十四NMOS管MN14和第十六NMOS管MN16的源极均接地(AGND)，其栅极共同接到第十三NMOS管MN13的漏极，第十三NMOS管MN13的源极和第十四NMOS管MN14的漏极相连，第十七NMOS管MN17的源极和第十六NMOS管MN16的漏极相连，第十三NMOS管MN13和第十七NMOS管MN17的栅极共同接到第一偏置电压Vn1；

第十三PMOS管MP13、第十四PMOS管MP14、第十六PMOS管MP16、第十七PMOS管MP17构成共源共栅PMOS电流镜，第十三PMOS管MP13和第十六PMOS管MP16的源极都接到电源(AVDD)，其栅级共同接到第十四PMOS管MP14的漏极，第十四PMOS管MP14的源极和第十三PMOS管MP13的漏极相连，第十七PMOS管MP17的源极和第十六PMOS管MP16的漏极相连，第十四PMOS管MP14和第十七PMOS管MP17的栅极共同接到第三偏置电压Vp1；

第十五NMOS管MN15和第十五PMOS管MP15构成浮动电流源，第十五NMOS管MN15的源极和第十五PMOS管MP15的漏极相连，共同连接到第十三NMOS管MN13的漏极，第十五NMOS管MN15的漏极和第十五PMOS管MP15的源极相连，共同连接到第十四PMOS管MP14的漏极，第十五NMOS管MN15的栅极接第二偏置电压Vn2，第十五PMOS管MP15接第四偏置电压Vp2；

第十八NMOS管MN18和第十八PMOS管MP18构成浮动电压源，第十八NMOS管MN18的源极和第十八PMOS管MP18的漏极相连，共同连接到第十七NMOS管MN17的漏极，第十八NMOS管MN18的漏极和第十八PMOS管MP18的源极相连，共同连接到第十七PMOS管MP75的漏极，第十八NMOS管MN18的栅极接第二偏置电压Vn2，第十八PMOS管MP18接第四偏置电压Vp2；

第十九NMOS管MN19和第十九PMOS管MP19构成Class-AB输出级，第十九NMOS管MN19的源极接地，其栅极接第十七NMOS管MN17的漏极，第十九PMOS管MP19的源极接电源，其栅极接第五PMOS管MP15的漏极，第十九NMOS管MN19的漏极和第十九PMOS管MP19的漏极相连，共同接到第一NMOS功率管Mpass1的栅极；

第二电容C2接在输出端(Vout)和第十九PMOS管MP19的栅极之间，第三电容C3接在输出端(Vout)和第十九NMOS管MN19的栅极之间。第四电容C4接在输出端(Vout)和地(AGND)之间；

所述功率级包括第一NMOS功率管Mpass1、第一PMOS功率管Mpass2、第一电容C1、第一电阻R1；

第一电容C1接在第一NMOS功率管Mpass1的栅极和电源(AVDD)之间，第一电阻R1一段接到电源(AVDD)，另一端与第一NMOS功率管Mpass1的漏极相连，共同接到第一PMOS功率管Mpass2的栅极，第一PMOS功率管Mpass2其源极接到电源(AVDD)，其漏极与第一NMOS功率管的源极相连，共同接到输出端(Vout)；

所述输出电压确定环路由第二十NMOS管MN20、第二十一NMOS管MN21、第二十PMOS管MP20、第二十一PMOS管MP21和参考电压Vref组成，第二十NMOS管MN20和第二十一NMOS管MN21的源极均接地，其栅极连在一起共同接到第二NMOS管MN2的栅极，第二十PMOS管MP20和第二十一PMOS管MP21的栅连在一起共同接到第二十一PMOS管MP21的漏极，第二十PMOS管MP20的源极接输出端(Vout)，其漏极和第二十NMOS管MN20相连，并共同接到第十七NMOS管MN17的源极，第二十一PMOS管MP21的漏极和第二十一NMOS管MN21的漏极相连，其源极接参考电压Vref。

本发明的有益效果为：本发明的电路采用NMOS与PMOS管共同作输出调整管的双功率管结构，有效地提高了功率级的跨导和电源抑制比，同时降低输出阻抗，对瞬态响应的欠冲和过冲具有抑制作用；具有双环路控制的FVF电路架构，将输出电压确定环路和输出电流调整环路分开，在保证低静态功耗和高瞬态响应特性的同时，提高输出电压的精度；输出电流调整环路具有含线性跨导环的共源共栅中间级和Class-AB输出级，增大环路增益，在保证功率管具有大范围栅极电压调节能力的同时提高了其栅极电容的充放电速率，改善了电路的稳定性和瞬态响应特性。

附图说明

图1所示为本发明提出的一种无电容型线性稳压器在实施例中的电路结构示意图。

图2所示为本发明提出的一种无电容型线性稳压器的瞬态响应特性示意图。

图3所示为本发明提出的一种无电容型线性稳压器在PVT下负载电流为100μA的功耗示意图。

图4所示为本发明提出的一种无电容型线性稳压器在负载电流为100μA时的电源抑制比PSRR示意图。

具体实施方式

下面结合附图，对本发明技术方案进行详细描述：

本发明提出的一种无外接电容型线性稳压器，包括偏置电路、输出电流调整环路、功率级、输出电压确定环路和补偿电路。其中，偏置电路用于提供输出电压调整环路所需的第一偏置电压Vn1、第二偏置电压Vn2、第三偏置电压Vp1、第四偏置电压Vp2、第一偏置电流Iref。如图1所示给出了偏置电路的一种实现形式，包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12；其中，第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12构成共源共栅NMOS电流镜，用于精确复制第一偏置电流Iref；第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6构成共源共栅PMOS电流镜，用于精确复制第一偏置电流Iref，提供给偏置电路中的其他支路；通过镜像基准电流Iref作用于第五NMOS管MN5和第六NMOS管MN6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9和第十PMOS管MP10分别产生第一偏置电压Vn1和第三偏置电压Vp1，为输出电流调整环路的共源共栅对管提供栅极偏置电压。

第七NMOS管MN7、第八NMOS管MN8、第十一PMOS管MP11、第十二PMOS管MP12、第十五NMOS管MN15、第十五PMOS管MP15构成浮动电流镜；通过调整上述MOS管的宽长比，使得第十五NMOS管MN15和第七NMOS管MN7的源极电位相等，第十五PMOS管MP15和第十二PMOS管MP12的源极电位也相等，并且由于上述两对MOS管的栅极分别相连，在忽略沟道长度调制效应的情况下，可以实现较为精确的电流镜像，从而确定输出电流调整环路的静态工作电流。

本发明中提出的输出电流调整环路由电压采样电路、共源共栅中间级、Class-AB输出级共同构成。电压采样电路由第二十PMOS管MP20和第二十NMOS管MN20组成，用于采样输出电压信号的变化；其工作机理是，当输出电压发生变化时，由于第二十PMOS管MP20采用了共基极的接法，使得其源极处产生的交流小信号在其漏极产生同相放大的交流小信号，实现对输出电压的采样；共源共栅中间级由第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第十六NMOS管MN16、第十七NMOS管MN17、第十八NMOS管MN18、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16、第十七PMOS管MP17、第十八PMOS管MP18组成，由于浮动电压源的低交流阻抗和第十七NMOS管MN17的共基极接法，导致从第十七NMOS管MN17源极输入的采样信号能够在浮动电压源的两侧均产生同相放大的信号，并作用于后级Class-AB输出级的输入端，同时，采用共源共栅中间级能大幅提高电路的环路增益，进而提高LDO的线性调整率和负载调整率；Class-AB输出级由第十九NMOS管MN19和第十九PMOS管MP19组成，用于产生第一NMOS功率管Mpass1的栅极信号来调整输出电流的大小，Class-AB结构特有的高瞬态摆率优势有利于实现功率管栅极电容的快速充放电，提高了环路的瞬态特性；接在共源共栅中间级和Class-AB输出级之间的第二电容C2和电容C3采用密勒补偿的方式保证输出电流调整环路的稳定性；第四电容C4用于抑制输出电压的欠冲和过冲，提高电路瞬态响应特性。

所述功率级由第一NMOS功率管Mpass1、第一PMOS功率管Mpass2、第一电容C1、第一电阻R1组成；第一NMOS功率管Mpass1、第一PMOS功率管Mpass2的基本作用是根据负载情况调节输入电源和输出电压之间的阻抗，其中只有在大负载电流下Mpass2才开启以提高功率管的跨导；电容C3的作用是在负载电流发生瞬态跳变的时候稳定NMOS管的栅极电压，借由source-follower接法NMOS管自身的源级电压反馈特性稳定输出电压，同时进行环路稳定性补偿；电阻R3的作用是为Mpass2提供栅极偏置，决定了Mpass2开启时的负载电流阈值。

所述输出电压确定环路由第二十NMOS管MN20、第二十一NMOS管MN21、第二十PMOS管MP20、第二十一PMOS管MP21和参考电压Vref组成。其工作原理是，通过设置第二十NMOS管MN20和第二十一NMOS管MN21、第二十PMOS管MP20和第二十一PMOS管MP21两组电流镜具有相同的宽长比，可以使得流过两条支路的电流呈一定的比例，那么，当第二十一PMOS管MP21的源极电位确定之后，为了保证两条支路的电流保持一定的比例，第二十PMOS管MP20的源极电位必将和第二十一PMOS管MP21的源极电位相等，由此确定了输出电压大小。值得注意的是，如图1所示，本实例中的输入参考电压Vref需要具备一定的电流输出能力，为第二十一PMOS管MP21和第二十一NMOS管MN21供电，可以采用基准电压和buffer电路的组合实现。

图2是本发明提出的一种快速响应无电容型线性稳压器的瞬态响应特性示意图，在3.3V直流工作电压下，负载电流在200μA和20mA之间以1ns的时间进行切换，输出直流电压为1.2V时，输出电压的最大欠冲为113.8mV，即1.2V输出电压的9.48％；最大过冲为87.3mV，即1.2V输出电压的7.28％；恢复为稳定输出电压(1.2V±1％)所需时间小于2μs，从中可以看出电路具有优异的瞬态特性。

图3是本发明提出的一种快速响应无电容型线性稳压器在PVT下负载电流为100μA的功耗示意图(包含100μA的负载电流)，从图中可以看出电路最大静态功耗小于6.2μA，满足低功耗应用场景。

图4是本发明提出的一种快速响应无电容型线性稳压器在负载电流为100μA时的电源抑制比PSRR示意图，从图中可以看出电路在低频时电源抑制比达到59dB，频率为1KHz时电源抑制比为51dB，体现出良好的电源抑制比特性。

本发明中的电路，所有NMOS管的衬底均接地(AGND)，所有PMOS管的衬底均接电源电压(AVDD)。

Claims (4)

1.一种快速响应无外接电容型线性稳压器，包括偏置电路、输出电流调整环路、功率级和输出电压确定环路；

所述偏置电路包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12和第一偏置电流Iref；

第一偏置电流Iref流入端接电源，流出端接第一NMOS管MN1的漏极；

第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12构成共源共栅NMOS电流镜，第一NMOS管MN1、第三NMOS管MN3、第九NMOS管MN9、第十一NMOS管MN11栅极共同接到第一NMOS管MN1的漏极；第一NMOS管MN1的源极与第二NMOS管MN2的漏极相连，第三NMOS管MN3的源极与第四NMOS管MN4的漏极相连，第三NMOS管MN3的漏极与第二PMOS管MP2的漏极相连，第九NMOS管MN9的源极与第十NMOS管MN10的漏极相连，第九NMOS管MN9的漏极与第十PMOS管漏极相连，第十一NMOS管MN11的源极与第十二NMOS管MN12的漏极相连，第十一NMOS管MN11的漏极与第十二PMOS管MP12的漏极相连；第二NMOS管MN2、第四NMOS管MN4、第十NMOS管MN10、第十二NMOS管MN12栅极共同接到第二NMOS管MN2的漏极，第二NMOS管MN2、第四NMOS管MN4、第十NMOS管MN10、第十二NMOS管MN12源极共同接地；

第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6共同构成共源共栅PMOS电流镜，第一PMOS管MP1、第三PMOS管MP3、第五PMOS管MP5栅极共同接到第一PMOS管MP1的漏极，源极共同接到地，第二PMOS管MP2、第四PMOS管MP4、第六PMOS管MP6栅极共同接到第二PMOS管MP2的漏极；第二PMOS管MP2的源极与第一PMOS管MP1的漏极相连，第四PMOS管MP4的源极与第三PMOS管MP3的漏极相连，第四PMOS管MP4的漏极与第五NMOS管MN5的漏极相连，第六PMOS管MP6源极与第五PMOS管MP5的漏极相连，第六PMOS管MP6漏极与第七NMOS管MN7的漏极相连；

第五NMOS管MN5、第六NMOS管MN6采用二极管连接形式，其中第五NMOS管MN5的栅漏电压作第一偏置电压Vn1，第六NMOS管MN6的漏极与第五NMOS管MN5的源极相连，第六NMOS管MN6的源极接到地；

第七NMOS管MN7、第八NMOS管MN8采用二极管连接形式，其中第七NMOS管MN7的栅漏电压作第二偏置电压Vn2，第八NMOS管MN8的漏极与第七NMOS管MN7的源极相连，第八NMOS管MN8源极接到地；

第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10的栅极共同接到第十PMOS管MP10的漏极，第七PMOS管MP7的源极接到电源，第七PMOS管MP7漏极与第八PMOS管MP8的源极相连，第九PMOS管MP9的源极与第八PMOS管MP8的漏极相连，第九PMOS管MP9漏极与第十PMOS管MP10的源极相连，第十PMOS管MP10的栅漏电压作第三偏置电压Vp1；

第十一PMOS管MP11、第十二PMOS管MP12采用二极管连接形式，其中第十一PMOS管MP11的源极接到电源(AVDD)，第十一PMOS管MP11的漏极与第十二PMOS管MP12的源极相连，第十二PMOS管MP12的栅漏电压作第四偏置电压Vp2；

所述输出电流调整环路包括第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第十六NMOS管MN16、第十七NMOS管MN17、第十八NMOS管MN18、第十九NMOS管MN19、第二十NMOS管MN20、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16、第十七PMOS管MP17、第十八PMOS管MP18、第十九PMOS管MP19、第二十PMOS管MP20、第二电容C2、第三电容C3、第四电容C4和功率级；

第十三NMOS管MN13、第十四NMOS管MN14、第十六NMOS管MN16、第十七NMOS管MN17构成共源共栅NMOS电流镜；第十四NMOS管MN14和第十六NMOS管MN16的源极均接地、栅极共同接到第十三NMOS管MN13的漏极；第十三NMOS管MN13的源极和第十四NMOS管MN14的漏极相连，第十七NMOS管MN17的源极和第十六NMOS管MN16的漏极相连，第十三NMOS管MN13和第十七NMOS管MN17的栅极共同接到第一偏置电压Vn1；

第十三PMOS管MP13、第十四PMOS管MP14、第十六PMOS管MP16、第十七PMOS管MP17构成共源共栅PMOS电流镜；第十三PMOS管MP13和第十六PMOS管MP16的源极都接到电源、栅级共同接到第十四PMOS管MP14的漏极；第十四PMOS管MP14的源极和第十三PMOS管MP13的漏极相连，第十七PMOS管MP17的源极和第十六PMOS管MP16的漏极相连，第十四PMOS管MP14和第十七PMOS管MP17的栅极共同接到第三偏置电压Vp1；

第十五NMOS管MN15和第十五PMOS管MP15构成浮动电流源；第十五NMOS管MN15的源极和第十五PMOS管MP15的漏极相连、共同连接到第十三NMOS管MN13的漏极；第十五NMOS管MN15的漏极和第十五PMOS管MP15的源极相连、共同连接到第十四PMOS管MP14的漏极；第十五NMOS管MN15的栅极接第二偏置电压Vn2，第十五PMOS管MP15接第四偏置电压Vp2；

第十八NMOS管MN18和第十八PMOS管MP18构成浮动电压源；第十八NMOS管MN18的源极和第十八PMOS管MP18的漏极相连、共同连接到第十七NMOS管MN17的漏极；第十八NMOS管MN18的漏极和第十八PMOS管MP18的源极相连、共同连接到第十七PMOS管MP75的漏极；第十八NMOS管MN18的栅极接第二偏置电压Vn2，第十八PMOS管MP18接第四偏置电压Vp2；

第十九NMOS管MN19和第十九PMOS管MP19构成Class-AB输出级；第十九NMOS管MN19的源极接地，其栅极接第十七NMOS管MN17的漏极；第十九PMOS管MP19的源极接电源，其栅极接第五PMOS管MP15的漏极；第十九NMOS管MN19和第十九PMOS管MP19的漏极相连、共同接到第一NMOS功率管Mpass1的栅极；

第二电容C2接在输出点和第十九PMOS管MP19的栅极之间，第三电容C3接在输出端和第十九NMOS管MN19的栅极之间；第四电容C4接在输出端和地之间；

所述功率级包括第一NMOS功率管Mpass1、第一PMOS功率管Mpass2、第一电容C1、第一电阻R1；

第一电容C1接在第一NMOS功率管Mpass1的栅极和电源之间；第一电阻R1一端接到电源，另一端与第一NMOS功率管Mpass1的漏极相连、共同接到第一PMOS功率管Mpass2的栅极；第一PMOS功率管Mpass2源极接到电源，其漏极与第一NMOS功率管的源极相连，共同接到输出端(Vout)；

所述输出电压确定环路由第二十NMOS管MN20、第二十一NMOS管MN21、第二十PMOS管MP20、第二十一PMOS管MP21和参考电压Vref组成；第二十NMOS管MN20和第二十一NMOS管MN21的源极均接地、栅极连在一起共同接到第二NMOS管MN2的栅极；第二十PMOS管MP20和第二十一PMOS管MP21的栅连在一起共同接到第二十一PMOS管MP21的漏极；第二十PMOS管MP20的源极接输出端，其漏极和第二十NMOS管MN20相连，并共同接到第十七NMOS管MN17的源极；第二十一PMOS管MP21的漏极和第二十一NMOS管MN21的漏极相连，其源极接参考电压Vref。

2.根据权利要求1所述的一种快速响应无外接电容型线性稳压器，其特征在于，第一电容C1为PMOS电容，第二电容C2和第三电容C3为MOM电容，第四电容C4为NMOS电容。

3.根据权利要求1所述的一种快速响应无外接电容型线性稳压器，其特征在于，第一电阻R1为P型Poly电阻或阱电阻。

4.根据权利要求1所述的一种快速响应无外接电容型线性稳压器，其特征在于，所有NMOS管的衬底均接地，所有PMOS管的衬底均接电源。

Images