CN109656300B

CN109656300B - 一种基于双电源轨供电的快速负载响应ldo

Info

Publication number: CN109656300B
Application number: CN201910146153.XA
Authority: CN
Inventors: 明鑫; 张�杰; 梁华; 王卓; 张波
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2019-02-27
Filing date: 2019-02-27
Publication date: 2020-07-31
Anticipated expiration: 2039-02-27
Also published as: CN109656300A

Abstract

一种基于双电源轨供电的快速负载响应LDO，属于电源管理技术领域。包括误差放大器、输出单元、缓冲单元、钳位单元和补偿单元，输出单元中功率管的漏极连接第二级电源电压，其源极输出LDO的输出电压并通过第一分压电阻和第二分压电阻的串联结构后接地电位；误差放大器的反相输入端连接反馈电压，其同相输入端连接参考电压，其电源端连接第一级电源电压，其接地端连接地电位；缓冲单元接在误差放大器输出端和功率管栅极之间，并以LDO的输出电压为参考地；钳位二极管用于钳位误差放大器的输出电压；补偿单元用于提供误差放大器输出端极点和动态零点。本发明通过钳位过冲时误差放大器输出电压和功率管栅端电压，加快下冲时环路响应速度，具有高稳定性。

Description

一种基于双电源轨供电的快速负载响应LDO

技术领域

本发明属于电源管理技术领域，具体涉及到一种基于双电源轨供电的快速负载响应的低压线性稳压器(LDO)电路设计。

背景技术

在便携式移动设备中，电源管理芯片需要多个buck电路输出不同电压，再经过LDO电路进行稳压后驱动各个负载点。这种应用下的LDO可以直接由具有较高电压的电池电压直接驱动控制环路，而由buck电路输出为功率管提供电流，进而可以在不需要电荷泵的情况下进行NMOS LDO设计，如图1所示。在一些负载快速跳变的情况下，如智能手机的闪存，要求为之供电的LDO能够快速做出相应稳定供给电压。而对于传统的NMOS LDO而言，当负载发生短轻载持续时间的重载-轻载-重载跳变时，LDO功率管的栅端电压在轻载时会被拉至地点位，功率管的栅源电压V_GS<0，LDO环路断开，因此在跳回重载时功率管需要从V_GS<0的状态开始响应，大大影响了LDO的响应速度，输出电压也会因此产生较大的下冲。

发明内容

针对传统LDO在负载发生短轻载持续时间的重载-轻载-重载跳变时，当轻载跳重载功率管需要从V_GS<0的状态开始响应，影响LDO响应速度的问题，本发明提出一种基于双电源轨供电的快速负载响应LDO，对传统LDO的结构做出改进，通过适当牺牲NMOS LDO环路部分对输出电压发生过冲时的响应速度，从而加速输出端发生下冲时响应速度，使得本发明提出的LDO可以在负载发生短轻载持续时间的重载-轻载-重载跳变时及时的调整输出电压，相对于传统LDO可以大幅减小下冲。

本发明的技术方案为：

一种基于双电源轨供电的快速负载响应LDO，包括误差放大器和输出单元，

所述输出单元包括功率管、第一分压电阻和第二分压电阻，功率管为NMOS管，其漏极连接第二级电源电压，其源极输出所述LDO的输出电压并通过第一分压电阻和第二分压电阻的串联结构后接地电位；第一分压电阻和第二分压电阻的串联点输出反馈电压连接所述误差放大器的反相输入端；所述误差放大器的同相输入端连接参考电压，其电源端连接第一级电源电压，其接地端连接地电位；

所述LDO还包括缓冲单元、钳位单元和补偿单元，

所述缓冲单元的输入端连接所述误差放大器的输出端，其输出端连接功率管的栅极，其电源端连接第一级电源电压，所述LDO的输出电压作为所述缓冲单元的参考地；

所述钳位单元接在第一级电源电压和所述误差放大器的输出端之间，用于钳位所述误差放大器的输出电压；

所述补偿单元包括电容、第四电阻和第十一NMOS管，电容的一端连接所述误差放大器的输出端，其另一端通过第四电阻后连接第十一NMOS管的漏极；第十一NMOS管的栅极连接功率管的栅极，其源极连接所述LDO的输出电压。

具体的，所述误差放大器包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第二NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管，

第三PMOS管的栅极连接第四PMOS管的栅极并作为所述误差放大器的同相输入端，其源极连接第一PMOS管的源极和第八PMOS管的漏极，其漏极连接第七NMOS管的栅极、第五NMOS管的栅极和漏极；

第二PMOS管的栅极连接第一PMOS管的栅极并作为所述误差放大器的反相输入端，其源极连接第四PMOS管的源极和第九PMOS管的漏极，其漏极连接第六NMOS管的栅极、第四NMOS管的栅极和漏极；

第二NMOS管的栅极连接第十NMOS管的栅极并连接第一偏置电压，其源极连接第七NMOS管的漏极，其漏极连接第七PMOS管的漏极并作为所述误差放大器的输出端；

第十NMOS管的漏极连接第七PMOS管的栅极、第十二PMOS管的栅极和漏极，其源极连接第六NMOS管的漏极；

第八NMOS管的栅极连接第九NMOS管的栅极和第二偏置电压，其漏极连接第一PMOS管的漏极和第五PMOS管的栅极；第九NMOS管的漏极连接第四PMOS管的漏极和第十一PMOS管的栅极；

第六PMOS管的栅极连接第十PMOS管的栅极和第三偏置电压，其漏极连接第五PMOS管的源极和第八PMOS管的栅极；第十PMOS管的漏极连接第九PMOS管的栅极和第十一PMOS管的源极；

第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十二PMOS管的源极连接第一级电源电压；

第五PMOS管和第十一PMOS管的漏极连接地电位，第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管和第九NMOS管的源极连接地电位。

具体的，所述缓冲单元包括第一NMOS管、第三NMOS管、第十三PMOS管、第十四PMOS管、第一电阻、第二电阻和第三电阻，

第一NMOS管的栅极作为所述缓冲单元的输入端，其漏极连接第十四PMOS管的栅极、第十三PMOS管的栅极和漏极，其源极通过第二电阻后连接所述LDO的输出电压；

第十四PMOS管的漏极连接第三NMOS管的栅极和漏极以及第一电阻的一端并作为所述缓冲单元的输出端，其源极连接第一级电源电压；

第一电阻的另一端连接第三NMOS管的源极和所述LDO的输出电压；

第三电阻接在第十三PMOS管的源极和第一级电源电压之间。

具体的，所述缓冲单元包括两个串联的反相放大器，反相放大器的接地端连接所述LDO的输出电压。

具体的，所述钳位单元包括第十五PMOS管、第十六PMOS管和第十七PMOS管，第十五PMOS管的栅漏互连并连接第十六PMOS管的源极，其源极连接第一级电源电压；第十七PMOS管的栅漏互连并连接所述误差放大器的输出端，其源极连接第十六PMOS管的栅极和漏极。

本发明的工作原理为：本发明在LDO由重载跳轻载时，利用LDO输出电压作为缓冲单元的参考地，从而将功率管栅端最低电压限制在VOUT，同时利用钳位管将误差放大器输出最低电压钳位至VBAT-Vc，使得误差放大器的输出电压和功率管MPASS的栅端电压都被钳位至相对较高的电压，通过对V_EAO和V_GATE最低电压的限制，使得在轻载跳重载时环路的调整需求时间变短，瞬态响应增强；通过适当牺牲输出电压过冲时环路的响应速度来加速输出电压下冲时环路的响应速度；补偿单元提供误差放大器输出极点，并提供一个动态零点做环路补偿，保证在所有负载情况下的环路稳定性。

本发明的有益效果为：通过钳位过冲时误差放大器输出电压和功率管栅端电压，加快了下冲时环路响应速度，实现下冲时的快速负载响应，具有高稳定性。

附图说明

图1为移动设备中多负载点应用下电源管理芯片(PMIC)连接示意图。

图2(a)为本发明提出的一种基于双电源轨供电的快速负载响应LDO的拓扑示意图，图2(b)为图2(a)所示电路中误差放大器输出电压和功率管栅端电压与负载电流的变化变化图。

图3为实施例中给出的本发明提出的一种基于双电源轨供电的快速负载响应LDO的具体实现电路。

图4为钳位功能验证仿真图。

图5为本发明提出的一种基于双电源轨供电的快速负载响应LDO的等效小信号模型。

图6为本发明提出的一种基于双电源轨供电的快速负载响应LDO的波特图。

图7为本发明提出的一种基于双电源轨供电的快速负载响应LDO环路的幅频和相频特性仿真图。

图8为本发明提出的一种基于双电源轨供电的快速负载响应LDO的瞬态特性仿真图。

具体实施方式

对于NMOS LDO而言，输出电压的过冲会直接受到功率管M_PASS栅源电压V_GS的抑制，这个过程远远超前于环路的响应，所以本发明通过适当牺牲输出电压过冲时环路的响应速度来加速输出电压下冲时环路的响应速度，按照这个思路，可以在LDO输出端电压处于过冲状态时对反馈环路进行钳位。

如图2中(a)所示是本发明提出的一种基于双电源轨供电的快速负载响应LDO的拓扑原理图，包括误差放大器、输出单元、缓冲单元Buffer、钳位单元和补偿单元，输出单元包括功率管M_PASS、第一分压电阻R1和第二分压电阻R2，功率管M_PASS为NMOS管，功率管M_PASS的漏极连接第二级电源电压V_SYS，其源极输出LDO的输出电压V_OUT并通过第一分压电阻R1和第二分压电阻R2的串联结构后接地电位V_SS；第一分压电阻R1和第二分压电阻R2的串联点输出反馈电压V_FB连接误差放大器的反相输入端。I_LOAD是LDO的负载电流，Co是片外大电容，R_ESR是片外大电容Co的串联等效电阻。误差放大器的同相输入端连接参考电压V_REF，其电源端连接第一级电源电压V_BAT，其接地端连接地电位V_SS。第一级电源电压V_BAT是电池电压，应用于buck时第二级电源电压V_SYS是buck电路的输出电压。缓冲单元接在误差放大器输出端和功率管M_PASS栅极之间，并以LDO的输出电压V_OUT为参考地。钳位二极管用于钳位误差放大器的输出电压V_EAO。补偿单元用于提供误差放大器输出端极点和动态零点。

当负载电流由重载跳轻载时，LDO输出电压V_OUT发生过冲，误差放大器的输出端电压V_EAO和功率管M_PASS的栅端电压V_GATE都会有下拉趋势来快速减小功率管M_PASS对片外大电容C_O的充电速度，由于加入了钳位单元，这个下拉趋势会被抑制，并且在过冲状态最终将误差放大器的输出电压V_EAO和功率管M_PASS的栅端电压V_GATE钳位至相对较高的电压，如图2(b)所示。其中，误差放大器的输出电压V_EAO被钳位至V_BAT-V_C，V_C为钳位二极管的压降。功率管M_PASS的栅端电压V_GATE被钳位至LDO输出电压V_OUT。本发明通过对V_EAO和V_GATE最低电压的限制，才使得在负载在输出电压过冲阶段又发生轻载跳重载时环路的调整需求时间t变短，瞬态响应增强。考虑到不能影响LDO的正常工作，V_C设置的越小，钳位单元对LDO瞬态性能改善越好，但是需要特别注意V_C的设置，因为如果V_C设置的过大，t会变得过长，钳位单元的优势会变弱，而如果V_C设置的太小就会由于钳位作用使误差放大器EA失去对缓冲单元Buffer调控能力，负载调整率大大降低。V_C最小值根据电路结构和参数得出，需要大于轻载工作时V_BAT-V_EAO的值。

如图3所示给出了本发明提出的LDO的一种具体电路实现形式，下面结合图3和具体实施例详细说明本发明的工作原理。

如图3所示给出了本发明提出的误差放大器的一种实现形式，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第二NMOS管MN2、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9和第十NMOS管MN10，第三PMOS管MP3的栅极连接第四PMOS管MP4的栅极并作为误差放大器的同相输入端连接基准电压V_REF，其源极连接第一PMOS管MP1的源极和第八PMOS管MP8的漏极，其漏极连接第七NMOS管MN7的栅极、第五NMOS管MN5的栅极和漏极；第二PMOS管MP2的栅极连接第一PMOS管MP1的栅极并作为误差放大器的反相输入端连接反馈电压V_FB，其源极连接第四PMOS管MP4的源极和第九PMOS管MP9的漏极，其漏极连接第六NMOS管MN6的栅极、第四NMOS管MN4的栅极和漏极；第二NMOS管MN2的栅极连接第十NMOS管MN10的栅极并连接第一偏置电压VB1，其源极连接第七NMOS管MN7的漏极，其漏极连接第七PMOS管MP7的漏极并作为误差放大器的输出端；第十NMOS管MN10的漏极连接第七PMOS管MP7的栅极、第十二PMOS管MP12的栅极和漏极，其源极连接第六NMOS管MN6的漏极；第八NMOS管MN8的栅极连接第九NMOS管MN9的栅极和第二偏置电压VB2，其漏极连接第一PMOS管MP1的漏极和第五PMOS管MP5的栅极；第九NMOS管MN9的漏极连接第四PMOS管MP4的漏极和第十一PMOS管MP11的栅极；第六PMOS管MP6的栅极连接第十PMOS管MP10的栅极和第三偏置电压VB3，其漏极连接第五PMOS管MP5的源极和第八PMOS管MP8的栅极；第十PMOS管MP10的漏极连接第九PMOS管MP9的栅极和第十一PMOS管MP11的源极；第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十二PMOS管MP12的源极连接第一级电源电压V_BAT；第五PMOS管MP5和第十一PMOS管MP11的漏极连接地电位V_SS，第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8和第九NMOS管MN9的源极连接地电位V_SS。

误差放大器(EA)的反向输入端接反馈电压V_FB，同向输入端接参考电压V_REF。当输出端发生负载跳变时误差放大器内部会形成两股差分电流，下面以其中一股来说明误差放大器的工作过程。第一PMOS管MP1实质上是一个高响应速度的源随器，反馈电压V_FB经过第一PMOS管MP1电平位移后在第三PMOS管MP3管形成差分信息，利用第三PMOS管MP3的跨导转换为差分电流，经过第六NMOS管MN6和第五NMOS管MN5组成的电流镜进行电流放大后与另一股差分电流在输出端转换成输出电压。所以误差放大器的总增益A_OMP为：

其中，误差放大器的等效输出电阻R_g＝g_mMN2r_oMN2r_oMN7||r_oMP7，g_mMP3、g_mMN6、g_mMN5、g_mMN2分别是第三PMOS管MP3、第六NMOS管MN6、第五NMOS管MN5、第二NMOS管MN2的跨导，r_oMN2、r_oMN7、r_oMP7分别是第二NMOS管MN2、第七NMOS管MN7、第七PMOS管MP7的输出电阻。

第八PMOS管MP8作为第一PMOS管MP1的动态偏置具有瞬态增强的作用，如当反馈电压V_FB的电压值变化+Δv时，第八PMOS管MP8的栅电压会相应的变化-ΔvA_F,其中A_F是放大倍数，A_F＝g_mMP1r_oMP1||r_oMN8，从而第八PMOS管MP8形成动态电流使得第一PMOS管MP1的源端电压可以快速跟随反馈电压V_FB。

缓冲单元用于将误差放大器输出的电压转换为电流为功率管M_PASS栅端充电。缓冲单元的输入端连接误差放大器的输出端，其输出端连接功率管M_PASS的栅极，其电源端连接第一级电源电压V_BAT，本发明通过将LDO的输出电压V_OUT作为缓冲单元的参考地将功率管M_PASS栅端最低电压限制在LDO的输出电压V_OUT，如图2(a)中的钳位2作用。与传统LDO以地电位V_SS作为缓冲单元的参考地不同，对于传统LDO的缓冲级buffer而言，为了提高功率管栅端电压充放电速度往往需要提高缓冲级buffer的静态电流或者采用动态偏置技术，这样要么增加了静态功耗，要么需要增加额外的控制电路控制偏置电流。而本发明从响应速度和其他方面做出折中，由于本发明中缓冲单元的浮动地是LDO的输出电压V_OUT，缓冲单元buffer产生的所有静态电流全部汇入负载电流和负载电容，没有静态功耗，而且由于浮动地的钳位功能使得功率管M_PASS不会进入V_GS<0的状态，大大节省了响应时间，提高瞬态响应速度。

如图3所示给出了缓冲单元的一种实现形式，缓冲单元包括第一NMOS管MN1、第三NMOS管MN3、第十三PMOS管MP13、第十四PMOS管MP14、第一电阻R、第二电阻R_S和第三电阻R3，缓冲单元的电源轨为第一级电源电压V_BAT到LDO的输出电压V_OUT；第一NMOS管MN1的栅极作为缓冲单元的输入端连接误差放大器的输出端，其漏极连接第十四PMOS管的栅极、第十三PMOS管MP13的栅极和漏极，其源极通过第二电阻R_S后连接LDO的输出电压V_OUT；第十四PMOS管MP14的漏极连接第三NMOS管MN3的栅极和漏极以及第一电阻R的一端并作为缓冲单元的输出端，其源极连接第一级电源电压V_BAT；缓冲单元的输出端连接功率管M_PASS的栅极；第一电阻R的另一端连接第三NMOS管MN3的源极和LDO的输出电压V_OUT；第三电阻R3接在第十三PMOS管MP13的源极和第一级电源电压V_BAT之间。

缓冲单元的目的是将误差放大器输出的电压转换为电流为功率管M_PASS栅端充电。误差放大器输出电压V_EAO由第一NMOS管MN1从电压转为电流，经过电流镜进行电流放大为功率管M_PASS栅电容充电。第三电阻R3可以提高电流镜的镜像比(1+gmR1)倍。第一电阻R的作用主要有三个：一是由于负载发生重载跳轻载时第三NMOS管MN3的泄放能力是随着功率管M_PASS栅电压的降低而降低的，导致功率管M_PASS栅电容电荷泄放时间长，第一电阻R就提供了一条快速的泄放通路；二是在长时间的轻载工作情况下，第一电阻R的分流作用会使得第一NMOS管MN1和电流镜工作在高跨导状态，相当于提前激活了缓冲单元buffer的工作状态，这样在负载发生轻载跳重载时缓冲单元buffer能快速的建立充电状态；三是第一电阻R可以在轻载时仍使功率管M_PASS栅端为低阻节点，使该节点的极点位于较高频，从而为拓宽环路带宽提供了空间。

缓冲单元还可以由两个串联的反相放大器构成，其中要保证反相放大器的接地端连接LDO的输出电压V_OUT。

由于采用LDO的输出电压作为缓冲单元buffer的参考地，缓冲单元buffer产生的静态电流全部流入负载和负载电容，所以不计入总静态功耗；在负载发生长轻载持续时间的轻载-重载跳变时，该LDO可以提供更加稳定的输出电压，下冲进一步减小，如图7所示。

钳位单元接在第一级电源电压V_BAT和误差放大器的输出端之间，用于钳位误差放大器的输出电压V_EAO，如图2(a)中的钳位1作用；本实施例中以三个二极管连接的PMOS管构成钳位单元，如图3所示，钳位单元包括第十五PMOS管、第十六PMOS管和第十七PMOS管，第十五PMOS管的栅漏互连并连接第十六PMOS管的源极，其源极连接第一级电源电压V_BAT；第十七PMOS管的栅漏互连并连接误差放大器的输出端，其源极连接第十六PMOS管的栅极和漏极。

钳位管(Clamping diode)可以将误差放大器EA的最低输出电压钳位至V_BAT-V_C，V_C＝3V_TH，其中V_TH是第十五PMOS管、第十六PMOS管和第十七PMOS管的阈值电压。若没有钳位单元，则在负载发生重载跳轻载时误差放大器EA输出降低到过低电平，由于误差放大器EA输出端有较大的补偿电容，从而轻载跳重载时误差放大器EA输出上拉时间会大大延长，会降低环路的瞬态响应速度。没有钳位管和有钳位管两种情况下的误差放大器EA输出电压和LDO输出电压下冲仿真波形如图4所示，可见增加钳位管后误差放大器输出电压在重载跳轻载时电位钳位得比没有钳位管时更高，使得轻载跳重载时设置钳位管的LDO上拉时间更短，响应速度更快。

补偿单元由补偿电容，固定电阻和可变电阻构成，主要目的是在误差放大器EA输出端产生一个低频主极点和一个动态零点，低频主极点决定了重载情况下的环路带宽，动态零点是为了尽可能保证全负载范围内的环路稳定性。如图3所示，补偿单元包括电容C_C、第四电阻R_C和第十一NMOS管M_C，第十一NMOS管M_C作为可变电阻；电容C_C的一端连接误差放大器的输出端，其另一端通过第四电阻R_C后连接第十一NMOS管M_C的漏极；第十一NMOS管M_C的栅极连接功率管M_PASS的栅极，其源极连接LDO的输出电压V_OUT。补偿单元中电路电容C_C、第四电阻R_C的RC结构会产生一个频率为1/2πRC的零点，由于不同负载情况下LDO输出端极点会发生大范围变化，在轻载时LDO输出端作为低频主极点，环路带宽会变低，此时需要零点也需要适当的移动到低频，所以需要一个动态零点，也就是需要1/2πRC中的“R”根据负载的变化发生适当变化。本发明中通过功率管M_PASS栅电压调整第十一NMOS管M_C的开启程度(也就是改变其电阻)来实现动态零点。

整个LDO的等效小信号模型如图5所示，共有3个极点和一个补偿零点需要考虑：误差放大器EA输出端极点P_EA，功率管M_PASS栅端极点P_GATE，LDO输出端极点P_OUT，补偿单元产生的零点Z_c。分别表达为：

是第十一NMOS管M_C的等效电阻，G_BUF是缓冲单元的跨导，G_M是功率管M_PASS的跨导，R_o是LDO输出等效电阻，C_par是功率管M_PASS的栅源寄生电容，

是负载等效电阻。

重载时主极点位于误差放大器的输出端P_EA，

和

较小所以LDO输出端极点P_OUT为次级点；而由于重载下

相对较小，功率管M_PASS栅电容远小于输出电容，所以功率管M_PASS栅端极点P_GATE位于带宽外；补偿单元的第十一NMOS管M_C在重载下位于开启状态，因此补偿零点Z_c在次级点P_OUT后(仍位于带宽内)作相位补偿。

轻载时由于

和

较大所以LDO输出端极点P_OUT成为主极点，位于较低频；误差放大器EA输出端极点P_EA代替LDO输出端极点P_OUT成为次级点；由于第一电阻R的作用，功率管M_PASS栅端极点P_GATE被限制在较高频；此时第十一NMOS管M_C位于亚阈区，电阻较大，所以零点推移到低频(P_EA)附近作相位补偿。

需要注意相位裕度的最坏情况：由于在负载从重载逐渐减小时

逐渐增大，功率管M_PASS栅端极点P_GATE在负载为10mA左右时会推到带宽附近，此时

最小，相位裕度为最低，波特图如图6所示，可以看出不同负载情况下的环路稳定情况，ω_UGB为单位增益带宽角频率，

为零点角频率，

为功率管栅端极点角频率；具体的幅频和相频特性曲线测试图如图7所示，可以看出相位裕度；瞬态特性测试图如图8所示，左边是轻载持续时间较长(1.95ms)的情况，右边是轻载持续时间较短(500us)的情况。

本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形、组合和应用，这些变形、组合和应用仍然在本发明的保护范围内。

Claims

1.一种基于双电源轨供电的快速负载响应LDO，包括误差放大器和输出单元，

所述输出单元包括功率管、第一分压电阻和第二分压电阻，功率管为NMOS管，其漏极连接第二级电源电压，其源极输出所述LDO的输出电压并通过第一分压电阻和第二分压电阻的串联结构后接地电位；第一分压电阻和第二分压电阻的串联点输出反馈电压连接所述误差放大器的反相输入端；

所述误差放大器的同相输入端连接参考电压，其电源端连接第一级电源电压，其接地端连接地电位；

其特征在于，所述LDO还包括缓冲单元、钳位单元和补偿单元，

所述缓冲单元的输入端连接所述误差放大器的输出端，其输出端连接功率管的栅极，其电源端连接第一级电源电压，所述LDO的输出电压作为所述缓冲单元的参考地；所述缓冲单元用于将所述误差放大器的输出电压转换为电流为所述功率管栅端充电，并将所述功率管的栅极最低电压限制为所述LDO的输出电压；

2.根据权利要求1所述的基于双电源轨供电的快速负载响应的LDO，其特征在于，所述误差放大器包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第二NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管，

第三PMOS管的栅极连接第四PMOS管的栅极并作为所述误差放大器的同相输入端，其源极连接第一PMOS管的源极和第八PMOS管的漏极，其漏极连接第七NMOS管的栅极以及第五NMOS管的栅极和漏极；

第二PMOS管的栅极连接第一PMOS管的栅极并作为所述误差放大器的反相输入端，其源极连接第四PMOS管的源极和第九PMOS管的漏极，其漏极连接第六NMOS管的栅极以及第四NMOS管的栅极和漏极；

3.根据权利要求1或2所述的基于双电源轨供电的快速负载响应的LDO，其特征在于，所述缓冲单元包括第一NMOS管、第三NMOS管、第十三PMOS管、第十四PMOS管、第一电阻、第二电阻和第三电阻，

第三电阻接在第十三PMOS管的源极和第一级电源电压之间。

4.根据权利要求1或2所述的基于双电源轨供电的快速负载响应的LDO，其特征在于，所述缓冲单元包括两个串联的反相放大器，反相放大器的接地端连接所述LDO的输出电压。

5.根据权利要求1所述的基于双电源轨供电的快速负载响应的LDO，其特征在于，所述钳位单元包括第十五PMOS管、第十六PMOS管和第十七PMOS管，第十五PMOS管的栅漏互连并连接第十六PMOS管的源极，其源极连接第一级电源电压；第十七PMOS管的栅漏互连并连接所述误差放大器的输出端，其源极连接第十六PMOS管的栅极和漏极。