CN117389371B - 一种适用于ldo的双环路频率补偿电路及其补偿方法 - Google Patents

一种适用于ldo的双环路频率补偿电路及其补偿方法 Download PDF

Info

Publication number
CN117389371B
CN117389371B CN202311696320.0A CN202311696320A CN117389371B CN 117389371 B CN117389371 B CN 117389371B CN 202311696320 A CN202311696320 A CN 202311696320A CN 117389371 B CN117389371 B CN 117389371B
Authority
CN
China
Prior art keywords
unit
tube
nmos tube
resistor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311696320.0A
Other languages
English (en)
Other versions
CN117389371A (zh
Inventor
俞向荣
王本辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Dior Microelectronics Co ltd
Original Assignee
Jiangsu Dior Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Dior Microelectronics Co ltd filed Critical Jiangsu Dior Microelectronics Co ltd
Priority to CN202311696320.0A priority Critical patent/CN117389371B/zh
Publication of CN117389371A publication Critical patent/CN117389371A/zh
Application granted granted Critical
Publication of CN117389371B publication Critical patent/CN117389371B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种适用于LDO的双环路频率补偿电路及其补偿方法，包含误差放大器单元、频率补偿单元、第一级源跟随器单元、第二级源跟随器单元、功率管单元、输出采样网络单元和环路控制单元。本发明会根据负载电流的变化切换不同的环路，从而自适应地调整带宽内零极点的分布，因此采用简单的频率补偿单元即可满足稳定性要求。同时利用源极跟随器去驱动功率管的栅极，将低频域的极点推高到高频域，保证了系统的稳定性。

Description

一种适用于LDO的双环路频率补偿电路及其补偿方法
技术领域
本发明涉及一种补偿电路及其补偿方法，特别是一种适用于LDO的双环路频率补偿电路及其补偿方法，属于半导体集成电路技术领域。
背景技术
随着电子技术的快速发展，对高性能电子设备的需求不断增加。由于LDO电路具有结构简单、面积小、低噪声和高纹波抑制等特性，因此在电池充电和低压数字电路等领域得到了广泛应用。为满足电源市场的需求，良好的系统稳定性已成为LDO的关键研究方向。
为了满足高精度LDO的性能需求，需要采用具有高增益的误差放大器，并引入频率补偿来保证电路的稳定性。然而，随着电路性能要求的逐步提升，所需的误差放大器增益和补偿难度也相应增加。为了提高电路稳定性，采用了多种频率补偿方案，例如嵌套Miller补偿、零极点追踪补偿等。虽然这些频率补偿方案能够保证电路稳定工作，但它们一般电路结构复杂，同时牺牲了LDO电路的部分动态性能。
图2展示了传统双环LDO电路及其频率补偿结构。该LDO电路通过放大输出采样信号VFB和基准电压信号VREF的电压差，控制功率管栅极，进而将输出VOUT调节到预设值。但该结构的多级放大电路会引入过多的极点，需要复杂的补偿网络才能保证系统的稳定，同时会使系统的动态响应受到影响。
图3展示了专利CN 100432556 C提出的一种双环LDO电路，该结构通过增加一个具有低增益、高带宽特点的前馈放大器AMP2，引入一个零点，从而降低电路所需的其他补偿单元的补偿强度，达到稳定电路的目的。但该结构通过引入负载电容进行补偿，负载电容占用的面积过大，同时还将延迟电路的动态响应。此外，该结构将主极点设定在误差放大器内部，在LDO空载或轻载时，无法保证系统的稳定性。
因此，有必要设计一种全新的适用于LDO的双环路频率补偿电路及其补偿方法，采用简单的频率补偿单元即可保证不同负载下LDO的系统稳定性。
发明内容
本发明所要解决的技术问题是提供一种适用于LDO的双环路频率补偿电路及其补偿方法，采用简单的频率补偿单元即可保证不同负载下LDO的系统稳定性。
为解决上述技术问题，本发明所采用的技术方案是：
一种适用于LDO的双环路频率补偿电路，其特征在于：包含误差放大器单元、频率补偿单元、第一级源跟随器单元、第二级源跟随器单元、功率管单元、输出采样网络单元和环路控制单元，误差放大器单元的第一输入端连接反馈信号VFB，误差放大器单元的第二输入端连接参考电压VREF，频率补偿单元的输出端连接误差放大器单元的第一级运放的输出端，误差放大器单元的输出端与第一级源跟随器单元的输入端和第二级源跟随器单元的第一输入端连接，第二级源跟随器单元的输出端与功率管单元的第一输入端连接，第一级源跟随器单元的输出端与功率管单元的第二输入端和环路控制单元的输入端连接，环路控制单元的输出端与第二级源跟随器单元的第二输入端连接，功率管单元的第一输出端和第二输出端均与输出采样网络单元的输入端连接，输出采样网络单元的输出端输出反馈信号VFB。
进一步地，所述误差放大器单元包含运算放大器A1、电流源I1、PMOS管MP1、NMOS管MN1，电流源I1的负连接PMOS管MP1的源极，电流源I1的正极连接电源电压VIN，PMOS管MP1的栅极连接运算放大器A1的输出端并作为误差放大器单元的输入端，PMOS管MP1的漏极连接NMOS管MN1的漏极、NMOS管MN1的栅极并作为误差放大器单元的输出端输出信号VN，NMOS管MN1的源极接地，运算放大器A1的同相输入端连接反馈信号VFB，运算放大器A1的反相输入端接参考电压VREF。
进一步地，所述频率补偿单元包含补偿电阻R1和补偿电容C1，补偿电容C1的一端连接电源电压VIN，补偿电容C1的另一端连接补偿电阻R1的一端，补偿电阻R1的另一端作为频率补偿单元的输出端。
进一步地，所述第一级源跟随器单元包含NMOS管MN4、NMOS管MN5、NMOS管MN9、电阻R2和电阻R3，NMOS管MN4的栅极连接NMOS管MN5的栅极并作为第一级源跟随器单元的输入端输入信号VN，NMOS管MN4的源极和NMOS管MN5的源极接地，NMOS管MN4的漏极连接电阻R2的一端和NMOS管MN9的栅极，NMOS管MN5的漏极连接NMOS管MN9的源极和电阻R3的一端并作为第一级源跟随器单元的输出端输出信号PGATE1，电阻R2的另一端、NMOS管MN9的漏极和电阻R3的另一端连接电源电压VIN。
进一步地，所述第二级源跟随器单元包含NMOS管MN2、NMOS管MN3、NMOS管MN6、NMOS管MN7、NMOS管MN8、电阻R4和电阻R5，NMOS管MN2的栅极连接NMOS管MN3的栅极并作为第二级源跟随器单元的第一输入端输入信号VN，NMOS管MN2的源极和NMOS管MN3的源极接地，NMOS管MN2的漏极连接NMOS管MN6的源极，NMOS管MN3的漏极连接NMOS管MN7的源极，NMOS管MN6的栅极连接NMOS管MN7的栅极并作为第二级源跟随器单元的第二输入端输入环路控制信号VM，NMOS管MN6的漏极连接电阻R4一端和NMOS管NM8的栅极，NMOS管MN7的漏极连接电阻R5一端和NMOS管MN8的源极并作为第二级源跟随器单元的输出端输出信号PGATE2，电阻R4的另一端、NMOS管MN8的漏极和电阻R5的另一端连接电源电压VIN。
进一步地，所述功率管单元包括PMOS管MP2和PMOS管MP3，PMOS管MP2的栅极作为功率管单元的第一输入端输入信号PGATE2，PMOS管MP2的漏极作为功率管单元的第一输出端，PMOS管MP3的漏极作为功率管单元的第二输出端，PMOS管MP2的漏极连接PMOS管MP3的漏极并输出信号VOUT，PMOS管MP2的源极和PMOS管MP3的源极连接电源电压VIN。
进一步地，所述输出采样网络单元包括采样电阻R6和采样电阻R7，采样电阻R6的一端作为输出采样网络单元的输入端输入信号VOUT，采样电阻R6的另一端连接采样电阻R7的一端并作为输出采样网络单元的输出端输出反馈信号VFB，采样电阻R7的另一端接地。
进一步地，所述环路控制单元包含PMOS管MP4和电流源I2，PMOS管MP4的栅极作为环路控制单元的输入端输入信号PGATE1，PMOS管MP4的漏极连接电源电压VIN，PMOS管MP4的源极连接电流源I2的正极并作为环路控制单元的输出端输出环路控制信号VM，电流源I2的负极接地。
一种适用于LDO的双环路频率补偿电路的补偿方法，包含以下步骤：
当信号VOUT的负载电流小于电流翻转阈值IL1时，PMOS管MP4的采样电流小于电流源I2的电流，此时环路控制信号VM为低电平，NMOS管MN6和NMOS管MN7关断，第二级源极跟随器单元不工作，因此只有第一级源极跟随器单元控制功率管单元的PMOS管MP3给负载提供电流；
因为此时信号VOUT的负载电流很小，所以主极点在功率管单元的输出端，次极点在误差放大器单元的运算放大器A1的输出端，第三极点位于PMOS管MP3的栅极，第一级源极跟随器单元将PMOS管MP3的栅极电容CP3和误差放大器单元输出端的高阻节点隔离开，PMOS管MP3的栅极的等效阻抗为电阻R3、NMOS管MN5的导通内阻ron5和NMOS管MN9的栅源阻抗1/gmn9的并联值，由于只有小尺寸的PMOS管MP3工作，PMOS管MP3的栅极电容CP3很小，因此PMOS管MP3的栅极形成的第三极点位于高频域，此外，通过频率补偿单元加入一个零点去等效掉一个极点，带宽内只剩下一个低频极点和一个高频极点，满足相位要求；
当信号VOUT的负载电流大于电流翻转阈值IL1时，PMOS管MP4的采样电流大于电流源I2的电流，环路控制信号VM为高电平，NMOS管MN6和NMOS管MN7导通，第二级源极跟随器单元工作，PMOS管MP2和PMOS管MP3共同给负载提供电流；
此时负载电阻变小，输出极点往高频移动变成次极点，误差放大器单元的运算放大器A1的输出端形成的极点虽然位置不变，但变成了主极点，第三极点位于PMOS管MP2的栅极，PMOS管MP2的栅极电容为CP2，第二级源极跟随器单元将PMOS管MP2的栅极电容为CP2和误差放大器单元的输出端的高阻节点隔离开，PMOS管MP2的栅极的等效阻抗为电阻R5、NMOS管MN3的导通内阻ron3和NMOS管MN8的栅源阻抗1/gmn8的并联值，通过减小电阻R5和NMOS管MN8的栅源阻抗1/gmn8的值，将PMOS管MP2的栅极形成的第三极点推至高频域，此外，通过频率补偿模块加入一个零点，带宽内只剩下一个低频极点和一个高频极点，满足相位要求。
本发明与现有技术相比，具有以下优点和效果：
1、本发明的适用于LDO的双环路频率补偿电路，在负载电流较小时，控制小功率管环路为负载提供电流；当负载电流超过一定阈值后，控制大功率管环路和小功率管环路共同为负载提供电流；根据负载电流的变化，LDO会切换不同的环路，从而自适应地调整带宽内零极点的分布，采用简单的频率补偿单元即可保证不同负载下LDO的系统稳定性；
2、本发明在不牺牲面积和功耗的前提下，以简单的补偿单元实现对LDO电路的补偿，设计难度低，可靠性高；
3、本发明用源极跟随器驱动功率管的栅极，大电阻和大电容节点被隔离开，从而将低频域的极点推高到高频域，提高了系统稳定性。
附图说明
图1是本发明的一种适用于LDO的双环路频率补偿电路的示意图。
图2是现有技术的双环LDO的电路1的示意图。
图3是现有技术的双环LDO的电路2的示意图。
具体实施方式
为了详细阐述本发明为达到预定技术目的而所采取的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清晰、完整地描述，显然，所描述的实施例仅仅是本发明的部分实施例，而不是全部的实施例，并且，在不付出创造性劳动的前提下，本发明的实施例中的技术手段或技术特征可以替换，下面将参考附图并结合实施例来详细说明本发明。
如图1所示，本发明的一种适用于LDO的双环路频率补偿电路，包含误差放大器单元101、频率补偿单元102、第一级源跟随器单元103、第二级源跟随器单元104、功率管单元105、输出采样网络单元106和环路控制单元107，误差放大器单元101的第一输入端连接反馈信号VFB，误差放大器单元101的第二输入端连接参考电压VREF，频率补偿单元102的输出端连接误差放大器单元101的第一级运放的输出端，误差放大器单元101的输出端与第一级源跟随器单元103的输入端和第二级源跟随器单元104的第一输入端连接，第二级源跟随器单元104的输出端与功率管单元105的第一输入端连接，第一级源跟随器单元103的输出端与功率管单元105的第二输入端和环路控制单元107的输入端连接，环路控制单元107的输出端与第二级源跟随器单元104的第二输入端连接，功率管单元105的第一输出端和第二输出端均与输出采样网络单元106的输入端连接，输出采样网络单元106的输出端输出反馈信号VFB。
在空载和轻载下形成负反馈环路稳定输出电压信号VOUT。同时采样次环路功率管的电流，控制主环路的工作状态。主环路包括误差放大器单元、第二级源极跟随器单元、功率管单元和输出采样网络单元，在负载电流超过电流翻转阈值IL1后，环路控制单元输出高电平，使主环路开始工作；同时主环路和次环路共同形成负反馈环路稳定输出电压VOUT。根据负载电流的变化，LDO会切换不同的环路，从而自适应地调整带宽内零极点的分布，采用简单的频率补偿单元即可保证不同负载下LDO的系统稳定性。
误差放大器单元101包含运算放大器A1、电流源I1、PMOS管MP1、NMOS管MN1，电流源I1的负连接PMOS管MP1的源极，电流源I1的正极连接电源电压VIN，PMOS管MP1的栅极连接运算放大器A1的输出端并作为误差放大器单元的输入端，PMOS管MP1的漏极连接NMOS管MN1的漏极、NMOS管MN1的栅极并作为误差放大器单元的输出端输出信号VN，NMOS管MN1的源极接地，运算放大器A1的同相输入端连接反馈信号VFB，运算放大器A1的反相输入端接参考电压VREF。误差放大器单元包含两级运放结构，其反相输入端接参考电压VREF，同相输入端接输出采样网络产生的反馈信号VFB，误差放大器单元将两个输入信号的差值进行放大后单端输出，电流源I1用来限制第二级运放的功耗。
频率补偿单元102包含补偿电阻R1和补偿电容C1，补偿电容C1的一端连接电源电压VIN，补偿电容C1的另一端连接补偿电阻R1的一端，补偿电阻R1的另一端作为频率补偿单元的输出端。频率补偿单元连接在误差放大器单元的第一级运放输出端和电源之间，采用简单的外加调零电阻的架构，结构简单，可靠性高。
第一级源跟随器单元103包含NMOS管MN4、NMOS管MN5、NMOS管MN9、电阻R2和电阻R3，NMOS管MN4的栅极连接NMOS管MN5的栅极并作为第一级源跟随器单元的输入端输入信号VN，NMOS管MN4的源极和NMOS管MN5的源极接地，NMOS管MN4的漏极连接电阻R2的一端和NMOS管MN9的栅极，NMOS管MN5的漏极连接NMOS管MN9的源极和电阻R3的一端并作为第一级源跟随器单元的输出端输出信号PGATE1，电阻R2的另一端、NMOS管MN9的漏极和电阻R3的另一端连接电源电压VIN。第一级源极跟随器单元接收误差放大器单元的输出信号，输出信号PGATE1控制次功率管PMOS管MP3的电流，从而稳定输出电压信号VOUT。
第二级源跟随器单元104包含NMOS管MN2、NMOS管MN3、NMOS管MN6、NMOS管MN7、NMOS管MN8、电阻R4和电阻R5，NMOS管MN2的栅极连接NMOS管MN3的栅极并作为第二级源跟随器单元的第一输入端输入信号VN，NMOS管MN2的源极和NMOS管MN3的源极接地，NMOS管MN2的漏极连接NMOS管MN6的源极，NMOS管MN3的漏极连接NMOS管MN7的源极，NMOS管MN6的栅极连接NMOS管MN7的栅极并作为第二级源跟随器单元的第二输入端输入环路控制信号VM，NMOS管MN6的漏极连接电阻R4一端和NMOS管NM8的栅极，NMOS管MN7的漏极连接电阻R5一端和NMOS管MN8的源极并作为第二级源跟随器单元的输出端输出信号PGATE2，电阻R4的另一端、NMOS管MN8的漏极和电阻R5的另一端连接电源电压VIN。第二级源极跟随器单元接收误差放大器单元的输出信号，同时受环路控制单元的控制。当环路控制单元输出低电平时，第二级源极跟随器单元不工作，主功率管PMOS管MP2关断；当环路控制单元输出高电平时，第二级源极跟随器单元工作，输出信号PGATE2控制主功率管PMOS管MP2的电流，和第一级源极跟随器单元共同稳定输出电压信号VOUT。第一和第二级源极跟随器单元将误差放大器单元输出端的高阻节点和功率管栅极的大电容节点分离开，变成大电阻和小电容以及小电阻和大电容相匹配的方式，将原本的一个低频域极点裂变成两个高频域的极点，提高了系统的稳定性。
功率管单元105包括PMOS管MP2和PMOS管MP3，PMOS管MP2的栅极作为功率管单元的第一输入端输入信号PGATE2，PMOS管MP2的漏极作为功率管单元的第一输出端，PMOS管MP3的漏极作为功率管单元的第二输出端，PMOS管MP2的漏极连接PMOS管MP3的漏极并输出信号VOUT，PMOS管MP2的源极和PMOS管MP3的源极连接电源电压VIN。功率管单元包括主功率管PMOS管MP2和次功率管PMOS管MP3，用于给负载提供输出电流，其中主功率管PMOS管MP2的尺寸远远大于次功率管PMOS管MP3的尺寸。
输出采样网络单元106包括采样电阻R6和采样电阻R7，采样电阻R6的一端作为输出采样网络单元的输入端输入信号VOUT，采样电阻R6的另一端连接采样电阻R7的一端并作为输出采样网络单元的输出端输出反馈信号VFB，采样电阻R7的另一端接地。输出采样网络包括串联的采样电阻R6和R7，产生反馈信号VFB并将其输入到误差放大器单元的同相输入端。
环路控制单元107包含PMOS管MP4和电流源I2，PMOS管MP4的栅极作为环路控制单元的输入端输入信号PGATE1，PMOS管MP4的漏极连接电源电压VIN，PMOS管MP4的源极连接电流源I2的正极并作为环路控制单元的输出端输出环路控制信号VM，电流源I2的负极接地。环路控制模块用PMOS管MP4采样次功率管PMOS管MP3的电流，并与电流源I2进行比较，产生环路控制信号VM来控制第二级源极跟随器单元的工作状态。
LDO会根据负载电流的变化去切换不同的环路，从而自适应地调整带宽内零极点的分布，采用简单的频率补偿单元即可保证不同负载下LDO的系统稳定性，有效降低了电路频率补偿的难度。
一种适用于LDO的双环路频率补偿电路的补偿方法，包含以下步骤：
当信号VOUT的负载电流小于电流翻转阈值IL1时，PMOS管MP4的采样电流小于电流源I2的电流，此时环路控制信号VM为低电平，NMOS管MN6和NMOS管MN7关断，第二级源极跟随器单元不工作，因此只有第一级源极跟随器单元控制功率管单元的PMOS管MP3给负载提供电流；
因为此时信号VOUT的负载电流很小，所以主极点在功率管单元的输出端，次极点在误差放大器单元的运算放大器A1的输出端，第三极点位于PMOS管MP3的栅极，第一级源极跟随器单元将PMOS管MP3的栅极电容CP3和误差放大器单元输出端的高阻节点隔离开，PMOS管MP3的栅极的等效阻抗为电阻R3、NMOS管MN5的导通内阻ron5和NMOS管MN9的栅源阻抗1/gmn9的并联值，由于只有小尺寸的PMOS管MP3工作，PMOS管MP3的栅极电容CP3很小，因此PMOS管MP3的栅极形成的第三极点位于高频域，此外，通过频率补偿单元加入一个零点去等效掉一个极点，带宽内只剩下一个低频极点和一个高频极点，满足相位要求；
当信号VOUT的负载电流大于电流翻转阈值IL1时，PMOS管MP4的采样电流大于电流源I2的电流，环路控制信号VM为高电平，NMOS管MN6和NMOS管MN7导通，第二级源极跟随器单元工作，PMOS管MP2和PMOS管MP3共同给负载提供电流；
此时负载电阻变小，输出极点往高频移动变成次极点，误差放大器单元的运算放大器A1的输出端形成的极点虽然位置不变，但变成了主极点，第三极点位于PMOS管MP2的栅极，PMOS管MP2的栅极电容为CP2，第二级源极跟随器单元将PMOS管MP2的栅极电容为CP2和误差放大器单元的输出端的高阻节点隔离开，PMOS管MP2的栅极的等效阻抗为电阻R5、NMOS管MN3的导通内阻ron3和NMOS管MN8的栅源阻抗1/gmn8的并联值，通过减小电阻R5和NMOS管MN8的栅源阻抗1/gmn8的值，将PMOS管MP2的栅极形成的第三极点推至高频域，此外，通过频率补偿模块加入一个零点，带宽内只剩下一个低频极点和一个高频极点，满足相位要求。
本发明的适用于LDO的双环路频率补偿电路，在负载电流较小时，控制小功率管环路为负载提供电流；当负载电流超过一定阈值后，控制大功率管环路和小功率管环路共同为负载提供电流；根据负载电流的变化，LDO会切换不同的环路，从而自适应地调整带宽内零极点的分布，采用简单的频率补偿单元即可保证不同负载下LDO的系统稳定性；本发明在不牺牲面积和功耗的前提下，以简单的补偿单元实现对LDO电路的补偿，设计难度低，可靠性高；本发明用源极跟随器驱动功率管的栅极，大电阻和大电容节点被隔离开，从而将低频域的极点推高到高频域，提高了系统稳定性。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质，在本发明的精神和原则之内，对以上实施例所作的任何简单的修改、等同替换与改进等，均仍属于本发明技术方案的保护范围之内。

Claims (8)

1.一种适用于LDO的双环路频率补偿电路，其特征在于：包含误差放大器单元、频率补偿单元、第一级源跟随器单元、第二级源跟随器单元、功率管单元、输出采样网络单元和环路控制单元，误差放大器单元的第一输入端连接反馈信号VFB，误差放大器单元的第二输入端连接参考电压VREF，频率补偿单元的输出端连接误差放大器单元的第一级运放的输出端，误差放大器单元的输出端与第一级源跟随器单元的输入端和第二级源跟随器单元的第一输入端连接，第二级源跟随器单元的输出端与功率管单元的第一输入端连接，第一级源跟随器单元的输出端与功率管单元的第二输入端和环路控制单元的输入端连接，环路控制单元的输出端与第二级源跟随器单元的第二输入端连接，功率管单元的第一输出端和第二输出端均与输出采样网络单元的输入端连接，输出采样网络单元的输出端输出反馈信号VFB。
2.根据权利要求1所述的一种适用于LDO的双环路频率补偿电路，其特征在于：所述误差放大器单元包含运算放大器A1、电流源I1、PMOS管MP1、NMOS管MN1，电流源I1的负连接PMOS管MP1的源极，电流源I1的正极连接电源电压VIN，PMOS管MP1的栅极连接运算放大器A1的输出端并作为误差放大器单元的输入端，PMOS管MP1的漏极连接NMOS管MN1的漏极、NMOS管MN1的栅极并作为误差放大器单元的输出端输出信号VN，NMOS管MN1的源极接地，运算放大器A1的同相输入端连接反馈信号VFB，运算放大器A1的反相输入端接参考电压VREF。
3.根据权利要求1所述的一种适用于LDO的双环路频率补偿电路，其特征在于：所述频率补偿单元包含补偿电阻R1和补偿电容C1，补偿电容C1的一端连接电源电压VIN，补偿电容C1的另一端连接补偿电阻R1的一端，补偿电阻R1的另一端作为频率补偿单元的输出端。
4.根据权利要求1所述的一种适用于LDO的双环路频率补偿电路，其特征在于：所述第一级源跟随器单元包含NMOS管MN4、NMOS管MN5、NMOS管MN9、电阻R2和电阻R3，NMOS管MN4的栅极连接NMOS管MN5的栅极并作为第一级源跟随器单元的输入端输入信号VN，NMOS管MN4的源极和NMOS管MN5的源极接地，NMOS管MN4的漏极连接电阻R2的一端和NMOS管MN9的栅极，NMOS管MN5的漏极连接NMOS管MN9的源极和电阻R3的一端并作为第一级源跟随器单元的输出端输出信号PGATE1，电阻R2的另一端、NMOS管MN9的漏极和电阻R3的另一端连接电源电压VIN。
5.根据权利要求1所述的一种适用于LDO的双环路频率补偿电路，其特征在于：所述第二级源跟随器单元包含NMOS管MN2、NMOS管MN3、NMOS管MN6、NMOS管MN7、NMOS管MN8、电阻R4和电阻R5，NMOS管MN2的栅极连接NMOS管MN3的栅极并作为第二级源跟随器单元的第一输入端输入信号VN，NMOS管MN2的源极和NMOS管MN3的源极接地，NMOS管MN2的漏极连接NMOS管MN6的源极，NMOS管MN3的漏极连接NMOS管MN7的源极，NMOS管MN6的栅极连接NMOS管MN7的栅极并作为第二级源跟随器单元的第二输入端输入环路控制信号VM，NMOS管MN6的漏极连接电阻R4一端和NMOS管NM8的栅极，NMOS管MN7的漏极连接电阻R5一端和NMOS管MN8的源极并作为第二级源跟随器单元的输出端输出信号PGATE2，电阻R4的另一端、NMOS管MN8的漏极和电阻R5的另一端连接电源电压VIN。
6.根据权利要求1所述的一种适用于LDO的双环路频率补偿电路，其特征在于：所述功率管单元包括PMOS管MP2和PMOS管MP3，PMOS管MP2的栅极作为功率管单元的第一输入端输入信号PGATE2，PMOS管MP2的漏极作为功率管单元的第一输出端，PMOS管MP3的漏极作为功率管单元的第二输出端，PMOS管MP2的漏极连接PMOS管MP3的漏极并输出信号VOUT，PMOS管MP2的源极和PMOS管MP3的源极连接电源电压VIN，PMOS管MP3的栅极连接第一级源跟随器单元的输出端。
7.根据权利要求1所述的一种适用于LDO的双环路频率补偿电路，其特征在于：所述输出采样网络单元包括采样电阻R6和采样电阻R7，采样电阻R6的一端作为输出采样网络单元的输入端输入信号VOUT，采样电阻R6的另一端连接采样电阻R7的一端并作为输出采样网络单元的输出端输出反馈信号VFB，采样电阻R7的另一端接地。
8.根据权利要求1所述的一种适用于LDO的双环路频率补偿电路，其特征在于：所述环路控制单元包含PMOS管MP4和电流源I2，PMOS管MP4的栅极作为环路控制单元的输入端输入信号PGATE1，PMOS管MP4的源极连接电源电压VIN，PMOS管MP4的漏极连接电流源I2的正极并作为环路控制单元的输出端输出环路控制信号VM，电流源I2的负极接地。
CN202311696320.0A 2023-12-12 2023-12-12 一种适用于ldo的双环路频率补偿电路及其补偿方法 Active CN117389371B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311696320.0A CN117389371B (zh) 2023-12-12 2023-12-12 一种适用于ldo的双环路频率补偿电路及其补偿方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311696320.0A CN117389371B (zh) 2023-12-12 2023-12-12 一种适用于ldo的双环路频率补偿电路及其补偿方法

Publications (2)

Publication Number Publication Date
CN117389371A CN117389371A (zh) 2024-01-12
CN117389371B true CN117389371B (zh) 2024-02-23

Family

ID=89468818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311696320.0A Active CN117389371B (zh) 2023-12-12 2023-12-12 一种适用于ldo的双环路频率补偿电路及其补偿方法

Country Status (1)

Country Link
CN (1) CN117389371B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1806640A2 (en) * 2005-12-30 2007-07-11 STMicroelectronics Pvt. Ltd. A low dropout regulator (LDO)
CN110350876A (zh) * 2019-07-29 2019-10-18 深圳市锐能微科技有限公司 前置放大器、前置差分放大器以及集成电路
CN114253341A (zh) * 2021-12-22 2022-03-29 江苏集萃智能集成电路设计技术研究所有限公司 一种输出电路和电压缓冲器
CN116126080A (zh) * 2023-04-18 2023-05-16 杰创智能科技股份有限公司 源极跟随器电路和低压差线性稳压器
CN117075673A (zh) * 2023-10-16 2023-11-17 深圳前海深蕾半导体有限公司 一种嵌套环路低压差线性稳压器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1806640A2 (en) * 2005-12-30 2007-07-11 STMicroelectronics Pvt. Ltd. A low dropout regulator (LDO)
CN110350876A (zh) * 2019-07-29 2019-10-18 深圳市锐能微科技有限公司 前置放大器、前置差分放大器以及集成电路
CN114253341A (zh) * 2021-12-22 2022-03-29 江苏集萃智能集成电路设计技术研究所有限公司 一种输出电路和电压缓冲器
CN116126080A (zh) * 2023-04-18 2023-05-16 杰创智能科技股份有限公司 源极跟随器电路和低压差线性稳压器
CN117075673A (zh) * 2023-10-16 2023-11-17 深圳前海深蕾半导体有限公司 一种嵌套环路低压差线性稳压器

Also Published As

Publication number Publication date
CN117389371A (zh) 2024-01-12

Similar Documents

Publication Publication Date Title
CN108508951B (zh) 一种无片外电容的ldo稳压器电路
JP4236586B2 (ja) 低ドロップアウト電圧レギュレータ
CN202486643U (zh) 高带宽低压差线性稳压源及系统级芯片
CN109164861A (zh) 一种快速瞬态响应的低压差线性稳压器
Lin et al. An active-frequency compensation scheme for CMOS low-dropout regulators with transient-response improvement
CN114253330A (zh) 一种快速瞬态响应的无片外电容低压差线性稳压器
CN114510107B (zh) 一种改善全负载稳定性的ldo电路
CN117155123B (zh) 一种适用于ldo的瞬态跳变过冲抑制电路及其控制方法
CN115328254A (zh) 一种基于多种频率补偿方式的高瞬态响应ldo电路
CN113467559A (zh) 一种应用于ldo的自适应动态零点补偿电路
CN112860002A (zh) 一种瞬时响应线性稳压器
CN113922670A (zh) 一种工作模式可选dc-dc转换器电路
CN103631299A (zh) 一种恒定压差、可变输出电压低压差线性稳压器
CN104950976A (zh) 一种基于摆率增强的稳压电路
CN112732000A (zh) 一种新型瞬态响应增强ldo
CN117389371B (zh) 一种适用于ldo的双环路频率补偿电路及其补偿方法
CN114779866B (zh) 一种品质因数优化的高压多级ldo电路
CN110879629A (zh) 一种低压差线性稳压电路
CN114647268B (zh) 一种低压差线性稳压电路
CN113835463B (zh) 一种小面积快速瞬态响应全片上集成ldo电路
Lee et al. A 65nm sub-1V multi-stage low-dropout (LDO) regulator design for SoC systems
Chen et al. A capacitor-free CMOS low-dropout voltage regulator
CN107256055A (zh) 一种无片外电容ldo电路
CN113625810A (zh) 无片外电容低功耗全范围稳定ldo线性稳压器
Haifeng et al. Full on-chip and area-efficient CMOS LDO with zero to maximum load stability using adaptive frequency compensation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant