CN110879629A - 一种低压差线性稳压电路 - Google Patents

Abstract

本发明提供的低压差线性稳压电路，包括：晶体管Mp8源极连接电源，漏极连接R3第一端；R3第二端和R4第一端都和反馈信号Vfb连接，R4第二端接地；C2第一端连接输出Vout节点，第二端Vnfb1节点连接R2第一端，晶体管Mn8的栅极以及C1第一端；R2第二端Vnd1节点连接Mn8漏级，Mn7栅极以及Mn6源级；C1第二端Vnd2节点连接Mn7漏极以及Mn5源级；Mn7和Mn8的源级都连接到地；Mn5栅极、Mn6栅极以及Mn6漏级都连接到Vnmir3节点，该节点连接到由电流源偏置的输出管Mp7的漏级；Mn5的漏级Vo1节点连接到晶体管Mp8栅极，第一级误差放大器的输出节点；Mp7源极连接电源，栅极连接电流偏置部分输出端Vpmir1结点。本发明能保证在不同电流负载下无电容LDO的稳定性，及在负载电流变化较大时保证较小的瞬态响应尖峰。

Description

一种低压差线性稳压电路

技术领域

本发明属于集成电路技术领域，具体涉及一种低压差线性稳压电路。

背景技术

低压差线性稳压器(Low Dropout Regulator，LDO)作为电源管理模块中重要的一个组成部分，被越来越广泛地应用到便携式手持设备中，并向着片上系统集成的方向迈进。由于便于集成、应用简单的特点，无电容型LDO成为很多应用的首要选择。

与传统的LDO相比，无电容型LDO片上不需要很大的电容，因此节省了芯片的面积，但是其在稳定性和瞬态特性上存在着较大缺陷。参阅图1，图1为传统的无电容性LDO的常用结构。它通常由误差放大器A1、功率管Mp1、反馈网络R1和R2以及一些补偿网络组成。稳定性和瞬态特性是其设计中的最大挑战。不同负载情况下的稳定性和瞬态响应的全集成无电容型的LDO的设计与实现，具有较高的实际工程应用价值。

发明内容

针对现有技术中存在的缺陷，本发明的目的是提供一种低压差线性稳压电路在不同电流负载情况下，可以实现无电容LDO的稳定性以及当负载电流变化较大时，可以实现较小的瞬态响应尖峰。

为达到以上目的，本发明采用的技术方案是：一种低压差线性稳压电路，包括：电流偏置部分、误差放大器、补偿网络、功率管和反馈网络；所述补偿网络由晶体管Mn5、Mn6、Mn7、Mn8、Mp7，电容C1和C2，电阻R2组成；所述功率管为晶体管Mp8；所述反馈网络由R3和R4组成；

晶体管Mp8源极连接电源，漏极连接R3第一端；R3第二端和R4第一端都和反馈信号Vfb连接，R4第二端接地；C2第一端连接输出Vout节点，第二端Vnfb1节点连接R2第一端，晶体管Mn8的栅极以及C1第一端；R2第二端Vnd1节点连接Mn8漏级，Mn7栅极以及Mn6源级；C1第二端Vnd2节点连接Mn7漏极以及Mn5源级；Mn7和Mn8的源级都连接到地；Mn5栅极、Mn6栅极以及Mn6漏级都连接到Vnmir3节点，该节点连接到由电流源偏置的输出管Mp7的漏级；Mn5的漏级Vo1节点连接到晶体管Mp8栅极，以及第一级误差放大器的输出节点；Mp7源极连接电源，栅极连接电流偏置部分输出端Vpmir1结点。

进一步的，所述。所述误差放大器由晶体管Mp1、MP2、MP3、MP4、MP6、Mn1、Mn2、Mn3和Mn4组成；

Mn4漏极为第一级误差放大器的输出Vo1节点连接Mp4漏极；Mp4源极连接电源；Mp4栅极、Mp3栅极和漏极都连接到Vpmir2节点，Vpmir2节点连接到Mn3漏极；Mp3源极接电源；Mn4栅极、Mn2栅极和漏极都连接到Vnmir2节点，Vnmir2节点连接到Mp2漏极；Mp2栅极连接反馈信号Vfb；Mn3栅极、Mn1的栅极和漏极都连接到Vnmir1节点，Vnmir1节点连接Mp1漏极；Mp1栅极连接输入参考电压Vref；Mp1源极、Mp2源极都与Mp6漏极连接，Mp6源极连接电源，Mp6栅极连接电流偏置部分输出端Vpmir1结点；Mn1源极、Mn2源极、Mn3源极和Mn4源极都接地。

进一步的，所述所述电流偏置部分由晶体管Mp5和电阻R1组成；

Mp5源极连接电源，R1第一端、Mp5栅极和漏极连接Vpmir1结点，R1第二端接地。

进一步的，所述所述Mp1、MP2、MP3、MP4、MP5、MP6、MP7和MP8为PMOS晶体管。

进一步的，所述Mn1、Mn2、Mn3、Mn4、Mn5、Mn6、Mn7和Mn8为NMOS晶体管。

本发明的效果在于，本发明提供的低压差线性稳压电路在不同电流负载情况下，可以实现无电容LDO的稳定性以及当负载电流变化较大时，可以实现较小的瞬态响应尖峰。

附图说明

图1为传统的无电容性LDO的结构示意图；

图2为本发明所述的一种低压差线性稳压电路的结构示意图。

具体实施方式

为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本发明实施例的技术方案作进一步的详细描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，均属于本发明保护的范围。

参阅图2，图2为本发明所述的一种低压差线性稳压电路的结构示意图。本发明提供的一种低压差线性稳压电路包括：电流偏置部分、误差放大器、补偿网络、功率管和反馈网。

所述补偿网络由晶体管Mn5、Mn6、Mn7、Mn8、Mp7，电容C1和C2，电阻R2组成。该补偿网络可以在负载电流变化较大时，产生比较小的瞬态响应尖峰，并保证在不同电流负载情况下，整个系统的稳定性。其中Mn8、R2和C2为一个微分网络的主要部分。该微分网络将输出电流的变化转为电压的变化，从而调整功率管的输入电压大小。其中Mn8管的输入和输出节点形成了补偿网络中第一级的放大器，该放大器需要提供足够大的增益用于保证瞬态响应。反馈电阻R2的作用有以下几点：首先，当负载电流变化时，将电流的变化转为电压的变化；其次，为晶体管Mn7和Mn8提供合适的偏置；第三，减小微分网络的输入阻抗，从而使得该节点的极点频率较大，对系统的稳定性没有影响。

所述功率管为晶体管Mp8。输出负载电流的大小决定于晶体管Mp8的尺寸。

所述反馈网络由R3和R4组成。

具体的连接方式如下：晶体管Mp8源极连接电源，漏极连接R3第一端；R3第二端和R4第一端都和反馈信号Vfb连接，R4第二端接地；C2第一端连接输出Vout节点，第二端Vnfb1节点连接R2第一端，晶体管Mn8的栅极以及C1第一端；R2第二端Vnd1节点连接Mn8漏级，Mn7栅极以及Mn6源级；C1第二端Vnd2节点连接Mn7漏极以及Mn5源级；

Mn7和Mn8的源级都连接到地；Mn5栅极、Mn6栅极以及Mn6漏级都连接到Vnmir3节点，该节点连接到由电流源偏置的输出管Mp7的漏级；Mn5的漏级Vo1节点连接到晶体管Mp8栅极，以及第一级误差放大器的输出节点；Mp7源极连接电源，栅极连接电流偏置部分输出端Vpmir1结点。

所述误差放大器由晶体管Mp1、MP2、MP3、MP4、MP6、Mn1、Mn2、Mn3和Mn4组成。

Mn4漏极为第一级误差放大器的输出Vo1节点连接Mp4漏极；Mp4源极连接电源；Mp4栅极、Mp3栅极和漏极都连接到Vpmir2节点，Vpmir2节点连接到Mn3漏极；Mp3源极接电源；Mn4栅极、Mn2栅极和漏极都连接到Vnmir2节点，Vnmir2节点连接到Mp2漏极；Mp2栅极连接反馈信号Vfb；Mn3栅极、Mn1的栅极和漏极都连接到Vnmir1节点，Vnmir1节点连接Mp1漏极；Mp1栅极连接输入参考电压Vref；Mp1源极、Mp2源极都与Mp6漏极连接，Mp6源极连接电源，Mp6栅极连接电流偏置部分输出端Vpmir1结点；Mn1源极、Mn2源极、Mn3源极和Mn4源极都接地。

所述电流偏置部分由晶体管Mp5和电阻R1组成。

Mp5源极连接电源，R1第一端、Mp5栅极和漏极连接Vpmirl结点，R1第二端接地。

在一个具体的实施例中，所述Mp1、MP2、MP3、MP4、MP5、MP6、MP7和MP8为PMOS晶体管。

在另一个具体的实施例中，所述Mn1、Mn2、Mn3、Mn4、Mn5、Mn6、Mn7和Mn8为NMOS晶体管。

区别于现有技术，本发明提供的一种低压差线性稳压电路，在不同电流负载情况下，可以实现无电容LDO的稳定性以及当负载电流变化较大时，可以实现较小的瞬态响应尖峰，并且保证整个系统的环路稳定性。

本领域技术人员应该明白，本发明的电路并不限于具体实施方式中所述的实施例，上面的具体描述只是为了解释本发明的目的，并非用于限制本发明。本领域技术人员根据本发明的技术方案得出其他的实施方式，同样属于本发明的技术创新范围，本发明的保护范围由权利要求及其等同物限定。

Claims (5)

1.一种低压差线性稳压电路，其特征在于，所述电路包括：电流偏置部分、误差放大器、补偿网络、功率管和反馈网络；所述补偿网络由晶体管Mn5、Mn6、Mn7、Mn8、Mp7，电容C1和C2，电阻R2组成；所述功率管为晶体管Mp8；所述反馈网络由R3和R4组成；

晶体管Mp8源极连接电源，漏极连接R3第一端；R3第二端和R4第一端都和反馈信号Vfb连接，R4第二端接地；C2第一端连接输出Vout节点，第二端Vnfb1节点连接R2第一端，晶体管Mn8的栅极以及C1第一端；R2第二端Vnd1节点连接Mn8漏级，Mn7栅极以及Mn6源级；C1第二端Vnd2节点连接Mn7漏极以及Mn5源级；Mn7和Mn8的源级都连接到地；Mn5栅极、Mn6栅极以及Mn6漏级都连接到Vnmir3节点，该节点连接到由电流源偏置的输出管Mp7的漏级；Mn5的漏级Vo1节点连接到晶体管Mp8栅极，以及第一级误差放大器的输出节点；Mp7源极连接电源，栅极连接电流偏置部分输出端Vpmir1结点。

2.根据权利要求1所述的低压差线性稳压电路，其特征在于，所述误差放大器由晶体管Mp1、MP2、MP3、MP4、MP6、Mn1、Mn2、Mn3和Mn4组成；

Mn4漏极为第一级误差放大器的输出Vo1节点连接Mp4漏极；Mp4源极连接电源；Mp4栅极、Mp3栅极和漏极都连接到Vpmir2节点，Vpmir2节点连接到Mn3漏极；Mp3源极接电源；Mn4栅极、Mn2栅极和漏极都连接到Vnmir2节点，Vnmir2节点连接到Mp2漏极；Mp2栅极连接反馈信号Vfb；Mn3栅极、Mn1的栅极和漏极都连接到Vnmir1节点，Vnmir1节点连接Mp1漏极；Mp1栅极连接输入参考电压Vref；Mp1源极、Mp2源极都与Mp6漏极连接，Mp6源极连接电源，Mp6栅极连接电流偏置部分输出端Vpmir1结点；Mn1源极、Mn2源极、Mn3源极和Mn4源极都接地。

3.根据权利要求1所述的低压差线性稳压电路，其特征在于，所述电流偏置部分由晶体管Mp5和电阻R1组成；

Mp5源极连接电源，R1第一端、Mp5栅极和漏极连接Vpmir1结点，R1第二端接地。

4.根据权利要求1-3任意所述的低压差线性稳压电路，其特征在于，所述Mp1、MP2、MP3、MP4、MP5、MP6、MP7和MP8为PMOS晶体管。

5.根据权利要求1-2任意所述的自偏置的带隙基准电路，其特征在于，所述Mn1、Mn2、Mn3、Mn4、Mn5、Mn6、Mn7和Mn8为NMOS晶体管。

Images