CN203643886U - 一种带隙基准源电路和带隙基准源 - Google Patents

Abstract

本实用新型属于基准源电路领域，提供了一种带隙基准源电路和带隙基准源。所述带隙基准源电路与电源连接，包括与所述电源连接的偏置电路、与所述电源以及所述偏置电路连接的启动控制电路；以及与所述电源、所述偏置电路以及所述启动控制电路连接的基准电压生成电路。本实用新型提供的带隙基准源电路通过偏置电路为启动控制电路和基准电压生成电路提供偏置电压，然后由启动控制电路驱动带隙基准源电路正常上电并停止接入所述偏置电压，通过基准电压生成电路生成可调基准电压，解决了温度补偿型齐纳基准源精度低以及现有带隙基准源只能输出约1.25V基准电压的问题。

Description

一种带隙基准源电路和带隙基准源

技术领域

本实用新型属于基准源电路领域，尤其涉及一种带隙基准源电路和带隙基准源。

背景技术

基准电压源在集成电路中有着非常重要的作用，在一些电路中，需要精准的电压或电流来生成精准的输出，例如比较电路等。目前，常见的基准源按结构可分为两种：

第一种：温度补偿型齐纳基准源，实际上就是一个稳压管。这种结构是将一个表面击穿的稳压管和一个PN结串联，利用稳压管的正温度系数和PN结的负温度系数相互抵消来实现温度补偿。齐纳结构基准具有很宽的电压和功率范围，但是齐纳基准源的特性较差，达不到高精度应用的要求，只能用在要求不高的情况下，且很难胜任低功耗的应用的要求。

第二种：带隙基准源。带隙基准结构是将一个正向偏压的PN结与一个VT（热电势）相关的电压串联，利用PN结的负温度系数和VT的正温度系数相互抵消实现温度补偿。带隙基准具有输出高精度、功耗小、稳定性高等特点，对IC性能的提高起到了非常重大的作用。

但是，由于双极性晶体管的pn结的偏置电压一般为750mV，以致传统的带隙基准源只能输出约1.25V的精准基准电压，在实际的设计当中往往需要更高的精准基准电压。

实用新型内容

本实用新型提供了一种带隙基准源电路，旨在解决温度补偿型齐纳基准源精度低以及现有带隙基准源只能输出约1.25V基准电压的问题。

为了解决上述技术问题，本实用新型是这样实现的：一种带隙基准源电路，与电源连接，所述带隙基准源电路包括：

偏置电路、启动控制电路以及基准电压生成电路；

所述偏置电路的电源端与所述电源的输出端连接，第一输出端和第二输出端分别与所述启动控制电路的偏置电压输入端以及所述基准电压生成电路的偏置电压输入端连接，反馈端与所述基准电压生成电路的输出端连接；所述偏置电路为所述启动控制电路和所述基准电压生成电路提供偏置电压，并根据所述基准电压生成电路输出的基准电压对所述偏置电压进行调整；

所述启动控制电路的电源端与所述电源的输出端连接，第一输出端和第二输出端分别与所述基准电压生成电路的第一输入端和第二输入端连接；所述启动控制电路接收所述偏置电压，并生成启动控制信号；

所述基准电压生成电路的电源端与所述电源的输出端连接；所述基准电压生成电路根据所述启动控制信号停止接入所述偏置电压，并生成可调基准电压。

本实用新型还提供了一种带隙基准源，与电源连接，所述带隙基准源包括上述带隙基准源电路。

在本实用新型中，通过偏置电路为启动控制电路和基准电压生成电路提供偏置电压，然后由启动控制电路驱动带隙基准源电路正常上电并停止接入所述偏置电压，通过基准电压生成电路生成精度较高的可调基准电压，以解决温度补偿型齐纳基准源精度低以及现有带隙基准源只能输出约1.25V基准电压的问题。

附图说明

图1是本实用新型实施例提供的带隙基准源电路的模块结构图；

图2是本实用新型实施例提供的带隙基准源电路的电路结构图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

以下结合具体实施例对本实用新型的具体实现进行详细描述：

图1示出了本实用新型实施例提供的带隙基准源电路，为了便于说明，仅列出与本实用新型实施例相关的部分，详述如下：

本实用新型实施例提供的带隙基准源电路，与电源VCC连接，该带隙基准源电路包括：偏置电路200、启动控制电路300以及基准电压生成电路400；

偏置电路200的电源端与电源VCC的输出端连接，第一输出端和第二输出端分别与启动控制电路300的偏置电压输入端以及基准电压生成电路400的偏置电压输入端连接，反馈端与基准电压生成电路400的输出端连接；偏置电路200为启动控制电路300和基准电压生成电路400提供偏置电压，并根据基准电压生成电路400输出的基准电压对该偏置电压进行调整；

启动控制电路300的电源端与电源VCC的输出端连接，第一输出端和第二输出端分别与基准电压生成电路400的第一输入端和第二输入端连接；启动控制电路300接收该偏置电压，并生成启动控制信号；

基准电压生成电路400的电源端与电源VCC的输出端连接；基准电压生成电路400根据该启动控制信号停止接入该偏置电压，并生成可调基准电压。

图2示出了本实用新型实施例提供的带隙基准源电路的电路结构，为了便于说明，仅列出与本实用新型实施例相关的部分，详述如下：

作为本实用新型一实施例，偏置电路200包括：

第一PMOS管M1、第二PMOS管M2、第三PMOS管M3、第四PMOS管M4、第一PNP型三极管Q1、第二PNP型三极管Q2、第一电阻R1以及第二电阻R2；

第一PMOS管M1的漏极和第二PMOS管M2的漏极以及第三PMOS管M3的漏极为偏置电路200的电源端，第一PMOS管M1的栅极与第一PMOS管M1的源极、第二PMOS管M2的栅极以及第三PMOS管M3的栅极连接，第三PMOS管M3的栅极为偏置电路200的第一输出端，第一PMOS管M1的源极与第一电阻R1的第一端连接，第二PMOS管M2的源极与第一PNP型三极管Q1的基极以及第二PNP型三极管Q2的发射极连接，第二PNP型三极管Q2的基极为偏置电路200的反馈端，第三PMOS管M3的源极与第四PMOS管M4的漏极连接，第三PMOS管M3的源极与第四PMOS管M4的漏极的公共连接端为偏置电路200的第二输出端，第四PMOS管M4的栅极与第四PMOS管M4的源极以及第二电阻R2的第一端连接，第二电阻R2的第二端与第一PNP型三极管Q1的发射极连接，第一电阻R1的第二端与第一PNP型三极管Q1的集电极以及第二PNP型三极管Q2的集电极共接于地。

作为本实用新型一实施例，启动控制电路300包括：

第五PMOS管M5、第六PMOS管M6、第一NPN型三极管N1以及第二NPN型三极管N2；

第五PMOS管M5的漏极和第一NPN型三极管N1的集电极为启动控制电路300的电源端，第五PMOS管M5的栅极为启动控制电路300的偏置电压输入端，第五PMOS管M5的源极与第一NPN型三极管N1的基极、第六PMOS管M6的栅极以及第二NPN型三极管N2的集电极连接，第一NPN型三极管N1的发射极为启动控制电路300的第一输出端，第六PMOS管M6的漏极为启动控制电路300的第二输出端，第六PMOS管M6的源极与第二NPN型三极管N2的基极连接，第二NPN型三极管N2的发射极接地。

作为本实用新型一实施例，基准电压生成电路400包括：

第三NPN型三极管N3、第四NPN型三极管N4、第五NPN型三极管N5、第六NPN型三极管N6、第七NPN型三极管N7、第八NPN型三极管N8、第九NPN型三极管N9、第十NPN型三极管N10、第十一NPN型三极管N11、第十二NPN型三极管N12、第十三NPN型三极管N13、第三电阻R3、第四电阻R4、第五电阻R5以及运算放大器AMP；

第三NPN型三极管N3的集电极和第四NPN型三极管N4的集电极为基准电压生成电路400的电源端，第三NPN型三极管N3的基极与运算放大器AMP的输出端连接，第三NPN型三极管N3的发射极和第五NPN型三极管N5的基极为基准电压生成电路的第一输入端，第五NPN型三极管N5的集电极与第四NPN型三极管N4的发射极连接，第四NPN型三极管N4的基极为基准电压生成电路的偏置电压输入端，第五NPN型三极管N5的发射极与第三电阻R3的第一端连接，第五NPN型三极管N5的发射极与第三电阻R3的第一端的公共连接端为基准电压生成电路的输出端，第三电阻R3的第二端与第四电阻R4的第一端以及第五电阻R5的第一端连接，第五电阻R5的第二端与运算放大器AMP的反相输入端以及第六电阻R6的第一端连接，第六电阻R6的第二端与第十NPN型三极管N10的基极和集电极连接，第四电阻R4的第二端与运算放大器AMP的正相输入端以及第六NPN型三极管N6的基极和集电极连接，第六NPN型三极管N6的发射极与第七NPN型三极管N7的基极和集电极连接，第七NPN型三极管N7的发射极与第八NPN型三极管N8的基极和集电极连接，第八NPN型三极管N8的发射极与第九NPN型三极管N9的基极和集电极连接，第九NPN型三极管N9的基极为基准电压生成电路的第二输入端，第十NPN型三极管N10的发射极与第十一NPN型三极管N11的基极和集电极连接，第十一NPN型三极管N11的发射极与第十二NPN型三极管N12的基极和集电极连接，第十二NPN型三极管N12的发射极与第十三PNP型三极管N13的基极和集电极连接，第九NPN型三极管N9的发射极和第十三NPN型三极管N13的发射极共接于地。

在本实用新型实施例中，第四电阻R4与第五电阻R5的阻值相同，第十NPN型三极管N10至第十三NPN型三极管N13的尺寸为第六NPN型三极管N6至第九NPN型三极管N9尺寸的n倍，即第十NPN型三极管N10至第十三NPN型三极管N13的PN结电压为第六NPN型三极管N6至第九NPN型三极管N9PN结电压的n倍，n为正整数。

下面对本实用新型实施例提供的带隙基准源电路的工作原理进行说明。

偏执电路200用于为启动控制电路300、基准电压生成电路400提供偏置电压，同时为运算放大器AMP提供工作电压，偏置电路200中第一PMOS管M1、第二PMOS管M2和第三PMOS管M3组成了电流镜，第四PMOS管M4、第二电阻R2、第一PNP型三极管Q1、第二PNP型三极管Q2用于根据基准电压生成电路400的输出电压Vout进行反馈调节偏置电路200第二输出端输出的电压大小。

启动控制电路300用于基准电压生成电路在上电时驱动其停止接入偏置电压，使得电路能够正常的上电工作，基准电压生成电路启动时，第五PMOS管M5和第六PMOS管M6导通，第二NPN型三极管N2关闭，第五PMOS管M5和第一NPN型三极管N1形成了电流通路，使得基准电压生成电路能够正常的启动。

在本实用新型实施例中，基准电压生成电路400的两个分支分别由4个串联的NPN三极管连接而成，第四NPN型三极管N4为第五NPN型三极管N5提供集电极电流，第三NPN型三极管N3为第五NPN型三极管N5提供基极电流，其中N10、N11、N12、N13的尺寸为N6、N7、N8、N9的尺寸的n倍。在实际应用中，两个分支中分别串联的NPN型三极管的个数根据需要进行设置，例如，两路分别串联m个NPN型三极管，且第二支路串联的三极管的尺寸是第一支路串联的三极管的尺寸的n倍，则基准电压生成电路400的输出电压Vout可以根据以下算式进行计算：

$\mathrm{Vout}=m{V}_{\mathrm{BE}}+\left(m{V}_T\ln n\right)(1+\frac{R5}{R6})+2\left(\frac{m{V}_T\ln n}{R6}\right)*R3;$

且为得到零温度系数，则须满足：

$(1+\frac{R5}{R6})\ln n\≈17.2;$

其中，V_BE表示单个三极管的基极与发射极之间的电压差值，V_T表示热电势系数。

在此基础上，只需要调整m值和第三电阻R3的阻值就可以对输出的基准电压Vout进行调整。

以下以m为4进行举例说明，运算放大器AMP用于强制其正相输入端电压和反相输入端电压相同，由于R4=R5，所以流过电阻R4和电阻R5的电流相等，即有：

$I_{R4}=I_{R5}=\frac{4\mathrm{\Δ}{V}_{\mathrm{BE}}}{R6}=4V_T\frac{\ln n}{R6};$

根据以下算式计算基准电压生成电路的输出电压Vout：

$\mathrm{Vout}=V_3+2I_{R4}*R3=4V_{\mathrm{BE}}+4V_T\ln n(1+\frac{R5}{R6}+2\frac{R3}{R6});$

其中，ΔV_BE表示两个串联连接的三极管（N6与N7，N8与N9，N10与N11，N12与N13）的基极与发射极之间的电压差值。

本实用新型实施例中，只需调整第三电阻R3的阻值就可以对输出的基准电压Vout进行调节，R3越大，输出的基准电压越大。

一般三极管的V_BE约为750mV，当R3=0时，输出的基准电压Vout=5V，Vout可同时作为基准电压和内部电源。

本实用新型实施例还提供了一种带隙基准源，与电源连接，该带隙基准源包括上述带隙基准源电路。

在本实用新型实施例中，通过偏置电路为启动控制电路和基准电压生成电路提供偏置电压，然后由启动控制电路驱动带隙基准源电路正常上电并停止接入所述偏置电压，通过基准电压生成电路生成精度较高的可调基准电压，以解决温度补偿型齐纳基准源精度低以及现有带隙基准源只能输出约1.25V基准电压的问题。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (7)

1.一种带隙基准源电路，与电源连接，其特征在于，所述带隙基准源电路包括：

偏置电路、启动控制电路以及基准电压生成电路；

所述偏置电路的电源端与所述电源的输出端连接，第一输出端和第二输出端分别与所述启动控制电路的偏置电压输入端以及所述基准电压生成电路的偏置电压输入端连接，反馈端与所述基准电压生成电路的输出端连接；所述偏置电路为所述启动控制电路和所述基准电压生成电路提供偏置电压，并根据所述基准电压生成电路输出的基准电压对所述偏置电压进行调整；

所述启动控制电路的电源端与所述电源的输出端连接，第一输出端和第二输出端分别与所述基准电压生成电路的第一输入端和第二输入端连接；所述启动控制电路接收所述偏置电压，并生成启动控制信号；

所述基准电压生成电路的电源端与所述电源的输出端连接；所述基准电压生成电路根据所述启动控制信号停止接入所述偏置电压，并生成可调基准电压。

2.如权利要求1所述的带隙基准源电路，其特征在于，所述偏置电路包括：

第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一PNP型三极管、第二PNP型三极管、第一电阻R1以及第二电阻R2；

所述第一PMOS管的漏极和所述第二PMOS管的漏极以及所述第三PMOS管的漏极为所述偏置电路的电源端，所述第一PMOS管的栅极与所述第一PMOS管的源极、所述第二PMOS管的栅极以及所述第三PMOS管的栅极连接，所述第三PMOS管的栅极为所述偏置电路的第一输出端，所述第一PMOS管的源极与所述第一电阻R1的第一端连接，所述第二PMOS管的源极与所述第一PNP型三极管的基极以及所述第二PNP型三极管的发射极连接，所述第二PNP型三极管的基极为所述偏置电路的反馈端，所述第三PMOS管的源极与所述第四PMOS管的漏极连接，所述第三PMOS管的源极与所述第四PMOS管的漏极的公共连接端为所述偏置电路的第二输出端，所述第四PMOS管的栅极与所述第四PMOS管的源极以及所述第二电阻R2的第一端连接，所述第二电阻R2的第二端与所述第一PNP型三极管的发射极连接，所述第一电阻R1的第二端与所述第一PNP型三极管的集电极以及所述第二PNP型三极管的集电极共接于地。

3.如权利1所述的带隙基准源电路，其特征在于，所述启动控制电路包括：

第五PMOS管、第六PMOS管、第一NPN型三极管以及第二NPN型三极管；

所述第五PMOS管的漏极和所述第一NPN型三极管的集电极为所述启动控制电路的电源端，所述第五PMOS管的栅极为所述启动控制电路的偏置电压输入端，所述第五PMOS管的源极与所述第一NPN型三极管的基极、所述第六PMOS管的栅极以及所述第二NPN型三极管的集电极连接，所述第一NPN型三极管的发射极为所述启动控制电路的第一输出端，所述第六PMOS管的漏极为所述启动控制电路的第二输出端，所述第六PMOS管的源极与所述第二NPN型三极管的基极连接，所述第二NPN型三极管的发射极接地。

4.如权利1所述的带隙基准源电路，其特征在于，所述基准电压生成电路包括：

第三NPN型三极管、第四NPN型三极管、第五NPN型三极管、第六NPN型三极管、第七NPN型三极管、第八NPN型三极管、第九NPN型三极管、第十NPN型三极管、第十一NPN型三极管、第十二NPN型三极管、第十三NPN型三极管、第三电阻R3、第四电阻R4、第五电阻R5以及运算放大器；

所述第三NPN型三极管的集电极和所述第四NPN型三极管的集电极为所述基准电压生成电路的电源端，所述第三NPN型三极管的基极与所述运算放大器的输出端连接，所述第三NPN型三极管的发射极和所述第五NPN型三极管的基极为所述基准电压生成电路的第一输入端，所述第五NPN型三极管的集电极与所述第四NPN型三极管的发射极连接，所述第四NPN型三极管的基极为所述基准电压生成电路的偏置电压输入端，所述第五NPN型三极管的发射极与所述第三电阻R3的第一端连接，所述第五NPN型三极管的发射极与所述第三电阻R3的第一端的公共连接端为所述基准电压生成电路的输出端，所述第三电阻R3的第二端与所述第四电阻R4的第一端以及所述第五电阻R5的第一端连接，所述第五电阻R5的第二端与所述运算放大器的反相输入端以及所述第六电阻R6的第一端连接，所述第六电阻R6的第二端与所述第十NPN型三极管的基极和集电极连接，所述第四电阻R4的第二端与所述运算放大器的正相输入端以及所述第六NPN型三极管的基极和集电极连接，所述第六NPN型三极管的发射极与所述第七NPN型三极管的基极和集电极连接，所述第七NPN型三极管的发射极与所述第八NPN型三极管的基极和集电极连接，所述第八NPN型三极管的发射极与所述第九NPN型三极管的基极和集电极连接，所述第九NPN型三极管的基极为所述基准电压生成电路的第二输入端，所述第十NPN型三极管的发射极与所述第十一NPN型三极管的基极和集电极连接，所述第十一NPN型三极管的发射极与所述第十二NPN型三极管的基极和集电极连接，所述第十二NPN型三极管的发射极与所述第十三PNP型三极管的基极和集电极连接，所述第九NPN型三极管的发射极和所述第十三NPN型三极管的发射极共接于地。

5.如权利要求4所述的带隙基准源电路，其特征在于，所述第四电阻R4与所述第五电阻R5的阻值相同。

6.如权利要求4所述的带隙基准源电路，其特征在于，所述第十NPN型三极管、所述第十一NPN三极管、所述第十二NPN型三极管以及所述第十三NPN型三极管的尺寸是所述第六NPN三极管、所述第七NPN型三极管、所述第八NPN型三极管以及所述第九NPN型三极管的尺寸的n倍，n为正整数。

7.一种带隙基准源，与电源连接，其特征在于，所述带隙基准源包括如权利要求1-6任一所述的带隙基准源电路。

Images