CN104914915A - 高精度的负压分段补偿带隙基准电压源电路 - Google Patents

Abstract

本发明公开了一种高精度的负压分段补偿带隙基准电压源电路，涉及集成电路稳压器技术领域。所述电压源电路包括启动电路、带指数补偿的辅助基准电流生成电路、第一分段补偿电流生成电路、第二分段补偿电流生成电路和负压分段曲率补偿带隙基准电压输出电路，所述电压源电路通过指数补偿和不同高温段的两次分段补偿，对双极型两管负压带隙基准电路进行曲率补偿，确保了高精度的负压基准电压输出，负反馈回路提高了负压基准源的电源抑制比。

Description

高精度的负压分段补偿带隙基准电压源电路

技术领域

本发明涉及集成电路稳压器技术领域，尤其涉及一种高精度的负压分段补偿带隙基准电压源电路。

背景技术

基准电压源电路是集成稳压器的核心部分之一，其精度和稳定性直接关系整个系统的整体性能。带隙基准源具有显著的优点：与标准CMOS工艺完全兼容；可以工作在低电源电压下；温度漂移、噪声和电源抑制比性能等都能满足大部分系统的要求。所以带隙基准源得到广泛的研究。如今，基准电压源在AD/DA转换器、电源芯片、锁相环(PLL，Phase Locked Loop)、高精度的电压表、电流表、欧姆表等领域有着广泛的应用。

一种传统的带隙基准源的工作原理是：利用双极型晶体管的基极-发射极电压V_BE和它们的差值ΔV_BE的温度系数符号相反以及集成电路中元器件间匹配和温度跟踪较好的特点，将这两个电压加以不同的组合，可得到对电源电压和温度不敏感的基准电压，图1给出了一种典型的带隙基准基本原理。

然而这种传统的带隙基准源的输出电压达到的温度系数通常限制在20-100ppm/℃。这是由于V_BE负温度系数具有非线性，ΔV_BE的线性正温度特性仅能抵消一阶负温度系数，因此在所需要的工作温度范围如-40℃～125℃内，现有的带隙基准源不能使基准电压得到有效地补偿，不能满足负压集成稳压器对高精度高稳定性的负压基准源的要求。

发明内容

本发明所要解决的技术问题是提供一种高精度的负压分段补偿带隙基准电压源电路，所述电压源电路通过指数补偿和不同高温段的两次分段补偿，对双极型两管负压带隙基准电路进行曲率补偿，确保了高精度的负压基准电压输出，负反馈回路提高了负压基准源的电源抑制比。

为解决上述技术问题，本发明所采取的技术方案是：一种高精度的负压分段补偿带隙基准电压源电路，其特征在于：包括启动电路、带指数补偿的辅助基准电流生成电路、第一分段补偿电流生成电路、第二分段补偿电流生成电路和负压分段曲率补偿带隙基准电压输出电路，启动电路产生一个负值高电压输出，用于使带指数补偿的辅助基准电流生成电路脱离零稳态；带指数补偿的辅助基准电流生成电路用于产生一个辅助负压带隙基准电压，反馈到启动电路，使启动电路脱离正常工作状态，还产生一个指数补偿的辅助基准电流，经比例电流镜分别输出给第一分段补偿电流生成电路、第二分段补偿电流生成电路和负压分段曲率补偿带隙基准电压输出电路，此外，还产生一个正比于温度的电流IPTAT，经比例电流镜分别输出给第一分段补偿电流生成电路、第二分段补偿电流生成电路；第一分段补偿电流生成电路和第二分段补偿电流生成电路分别产生第一分段补偿电流和第二分段补偿电流，然后经比例电流镜输出给负压分段曲率补偿带隙基准电压输出电路；负压分段曲率补偿带隙基准电压输出电路将所述的辅助基准电流、第一分段补偿电流和第二分段补偿电流与三个电阻进行运算，得到负压分段曲率补偿带隙基准输出电压。

进一步的技术方案在于：所述启动电路包括两个PMOS晶体管P0和P1，一个NMOS晶体管N1，晶体管P0的源极连接地电位GND，晶体管P0的漏极连接晶体管N1的漏极和晶体管P1的栅极，晶体管P0的栅极连接晶体管N1的栅极和带指数补偿的辅助基准电流生成电路的反馈输出端A；晶体管P1的源极连接地电位GND，晶体管P1的漏极连接带指数补偿的辅助基准电流生成电路的双向端口B；晶体管N1管的源极连接电源电压VSS。

进一步的技术方案在于：所述带指数补偿的辅助基准电流生成电路包括两个PNP晶体管：Q1、Q2；三个NMOS晶体管：N2、N3、N4；三个电阻：R1、R5、R6；电阻R5的一端连接地电位GND，另一端分别与电阻R6的一端和晶体管Q1的发射极连接，电阻R6的另一端连接晶体管Q2的发射极；晶体管Q2的基极第一路连接晶体管Q1的基极，第二路连接电阻R1与晶体管N的漏极形成的反馈输出端A，电阻R1的另一端连接地电位GND；晶体管Q1集电极的第一路与晶体管N3的漏极连接，第二路接晶体管N3的栅极与晶体管N4的栅极形成的结点C；晶体管Q2的集电极分别与晶体管N4的漏极以及晶体管N2的栅极连接，晶体管N4的漏极与晶体管N2的栅极形成双向端口B；晶体管N2、晶体管N3和晶体管N4的源极连接电源电压VSS。

进一步的技术方案在于：所述第一分段补偿电流生成电路包括：两个PNP晶体管：Q3、Q4；三个NMOS晶体管：N5、N6、N10；三个PMOS晶体管：P2、P3、P4；一个电阻：R7；电阻R7的一端连接地电位GND，另一端连接晶体管Q3的发射极与晶体管N10的栅极的结点；晶体管Q3的基极连接晶体管Q4的基极与晶体管P2的源极的结点，晶体管Q3的集电极连接晶体管N5的漏极与晶体管P2的栅极的结点；晶体管N5的栅极连接带指数补偿的辅助基准电流生成电路的一个输出端B，晶体管N5的源极连接电源电压VSS；晶体管Q4的发射极连接地电位GND，集电极连接晶体管N6的漏极和晶体管N10的源极；晶体管N6的栅极连接带指数补偿的辅助基准电流生成电路的另一个输出端C，源极连接电源电压VSS；晶体管N10的漏极分别与晶体管P3的漏极、晶体管P3栅极以及晶体管P4管的栅极连接；晶体管P3的源极连接地电位GND；晶体管P4的源极连接地电位GND，漏极连接负压分段曲率补偿带隙基准电压输出电路的输入端D。

进一步的技术方案在于：所述第二分段补偿电流生成电路包括两个PNP晶体管：Q5、Q6；三个NMOS晶体管：N7、N8、N11；三个PMOS晶体管：P5、P6、P7；一个电阻：R8；电阻R8的一端连接地电位GND，另一端分别连接晶体管Q5的发射极和晶体管N11管的栅极；晶体管Q5的基极分别连接晶体管Q6的基极和晶体管P5管的源极，集电极分别连接晶体管N7的漏极和晶体管P5管的栅极；晶体管N7的栅极连接带指数补偿的辅助基准电流生成电路的一个输出端B，源极连接电源电压VSS；晶体管Q6的发射极连接地电位GND，集电极分别连接晶体管N8的漏极和晶体管N11的源极；晶体管N8的栅极连接带指数补偿的辅助基准电流生成电路另一个输出端C，源极连接电源电压VSS；晶体管N11的漏极分别连接晶体管P6的漏极、晶体管P6的栅极以及晶体管P7的栅极；晶体管P6的源极连接地电位GND；晶体管P7的源极连接地电位GND，漏极连接负压分段曲率补偿带隙基准电压输出电路的另一个输入端E。

进一步的技术方案在于：所述负压分段曲率补偿带隙基准电压输出电路包括：三个电阻：R2、R3、R4；一个NMOS管：N9；电阻R2的一端连接地电位GND，另一端连接电阻R3的一端，电阻R2与电阻R3之间形成负压分段曲率补偿带隙基准电压输出电路的一个输入端D；电阻R3的另一端连接电阻R4的一端，电阻R3与电阻R4之间形成负压分段曲率补偿带隙基准电压输出电路的另一个输入端E；电阻R4的另一端连接晶体管N9的漏极，电阻R4与晶体管N9之间形成负压分段曲率补偿带隙基准电压输出电路的一个输出端F，F点电压为所述电压源电路产生的高精度的负压基准输出电压；晶体管N9的栅极连接带指数补偿的辅助基准电流生成电路的一个输出端B，源极连接电源电压VSS。

采用上述技术方案所产生的有益效果在于：所述电压源电路通过指数补偿和不同高温段的两次分段补偿，对双极型两管负压带隙基准电路进行曲率补偿，确保了高精度的负压基准电压输出，负反馈回路提高了负压基准源的电源抑制比。

附图说明

图1为传统的带隙基准电压源原理图；

图2为本发明的负压分段曲率补偿带隙基准电压源的原理框图；

图3为本发明的负压分段曲率补偿带隙基准电压源的电路原理图；

图4为本发明的带指数补偿的辅助基准电流生成电路产生的辅助基准负电压(Vref_aux)与温度的仿真关系曲线图；

图5为本发明的带指数补偿的辅助基准电流生成电路产生的辅助基准电流(I_Vref)与温度的仿真关系曲线图；

图6为本发明的带指数补偿的辅助基准电流生成电路产生的指数补偿电流(2I_b)与温度的仿真关系曲线图；

图7为本发明的指数补偿的辅助基准电流生成电路产生的指数补偿的辅助基准电流(I_TI)与温度的仿真关系曲线图；

图8为本发明的负压分段曲率补偿带隙基准电压输出电路产生的指数补偿的负压基准电压(Vref_ECC)与温度的仿真关系曲线图；

图9为本发明的第一分段补偿电流生成电路产生的分段补偿电流1(I_pw1)与温度的仿真关系曲线图；

图10为本发明的负压分段曲率补偿带隙基准电压输出电路产生的首次分段补偿的负压基准电压(Vref_PW1)与温度的仿真关系曲线图；

图11为本发明的第二分段补偿电流生成电路产生的分段补偿电流2(I_pw2)与温度的仿真关系曲线图；

图12为本发明的负压分段曲率补偿带隙基准电压源电路产生的负压分段曲率补偿带隙基准输出电压(Vref_PW2)与温度的仿真关系曲线图；

图13为本发明的负压分段曲率补偿带隙基准电压源电路产生的负压分段曲率补偿带隙基准输出电压(Vref_PW2)与电源电压的仿真关系曲线图；

其中：1、启动电路 2、带指数补偿的辅助基准电流生成电路 3、第一分段补偿电流生成电路 4、第二分段补偿电流生成电路 5、负压分段曲率补偿带隙基准电压输出电路。

具体实施方式

下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

如图2-3所示，本发明公开了一种高精度的负压分段补偿带隙基准电压源电路，包括启动电路1、带指数补偿的辅助基准电流生成电路2、第一分段补偿电流生成电路3、第二分段补偿电流生成电路4和负压分段曲率补偿带隙基准电压输出电路5。启动电路1产生一个负值高电压输出，用于使带指数补偿的辅助基准电流生成电路2脱离零稳态；带指数补偿的辅助基准电流生成电路2用于产生一个辅助负压带隙基准电压，反馈到启动电路1，使启动电路1脱离正常工作状态，还产生一个指数补偿的辅助基准电流，经比例电流镜分别输出给第一分段补偿电流生成电路3、第二分段补偿电流生成电路4和负压分段曲率补偿带隙基准电压输出电路5，此外，还产生一个正比于温度的电流IPTAT，经比例电流镜分别输出给第一分段补偿电流生成电路3、第二分段补偿电流生成电路4；第一分段补偿电流生成电路3和第二分段补偿电流生成电路4分别产生第一分段补偿电流和第二分段补偿电流，然后经比例电流镜输出给负压分段曲率补偿带隙基准电压输出电路5；负压分段曲率补偿带隙基准电压输出电路5将所述的辅助基准电流、第一分段补偿电流和第二分段补偿电流与三个电阻进行运算，得到负压分段曲率补偿带隙基准输出电压。

具体的各个电路的组成以及连接关系如下：

如图3所示，所述启动电路1包括两个PMOS晶体管P0和P1，一个NMOS晶体管N1，晶体管P0的源极连接地电位GND，晶体管P0的漏极连接晶体管N1的漏极和晶体管P1的栅极，晶体管P0的栅极连接晶体管N1的栅极和带指数补偿的辅助基准电流生成电路的反馈输出端A；晶体管P1的源极连接地电位GND，晶体管P1的漏极连接带指数补偿的辅助基准电流生成电路的双向端口B；晶体管N1管的源极连接电源电压VSS。

如图3所示，所述带指数补偿的辅助基准电流生成电路2包括两个PNP晶体管：Q1、Q2；三个NMOS晶体管：N2、N3、N4；三个电阻：R1、R5、R6；电阻R5的一端连接地电位GND，另一端分别与电阻R6的一端和晶体管Q1的发射极连接，电阻R6的另一端连接晶体管Q2的发射极；晶体管Q2的基极第一路连接晶体管Q1的基极，第二路连接电阻R1与晶体管N的漏极形成的反馈输出端A，电阻R1的另一端连接地电位GND；晶体管Q1集电极的第一路与晶体管N3的漏极连接，第二路接晶体管N3的栅极与晶体管N4的栅极形成的结点C；晶体管Q2的集电极分别与晶体管N4的漏极以及晶体管N2的栅极连接，晶体管N4的漏极与晶体管N2的栅极形成双向端口B；晶体管N2、晶体管N3和晶体管N4的源极连接电源电压VSS。

如图3所示，所述第一分段补偿电流生成电路3包括：两个PNP晶体管：Q3、Q4；三个NMOS晶体管：N5、N6、N10；三个PMOS晶体管：P2、P3、P4；一个电阻：R7；电阻R7的一端连接地电位GND，另一端连接晶体管Q3的发射极与晶体管N10的栅极的结点；晶体管Q3的基极连接晶体管Q4的基极与晶体管P2的源极的结点，晶体管Q3的集电极连接晶体管N5的漏极与晶体管P2的栅极的结点；晶体管N5的栅极连接带指数补偿的辅助基准电流生成电路的一个输出端B，晶体管N5的源极连接电源电压VSS；晶体管Q4的发射极连接地电位GND，集电极连接晶体管N6的漏极和晶体管N10的源极；晶体管N6的栅极连接带指数补偿的辅助基准电流生成电路的另一个输出端C，源极连接电源电压VSS；晶体管N10的漏极分别与晶体管P3的漏极、晶体管P3栅极以及晶体管P4管的栅极连接；晶体管P3的源极连接地电位GND；晶体管P4的源极连接地电位GND，漏极连接负压分段曲率补偿带隙基准电压输出电路的输入端D。

如图3所示，所述第二分段补偿电流生成电路4包括两个PNP晶体管：Q5、Q6；三个NMOS晶体管：N7、N8、N11；三个PMOS晶体管：P5、P6、P7；一个电阻：R8；电阻R8的一端连接地电位GND，另一端分别连接晶体管Q5的发射极和晶体管N11管的栅极；晶体管Q5的基极分别连接晶体管Q6的基极和晶体管P5管的源极，集电极分别连接晶体管N7的漏极和晶体管P5管的栅极；晶体管N7的栅极连接带指数补偿的辅助基准电流生成电路的一个输出端B，源极连接电源电压VSS；晶体管Q6的发射极连接地电位GND，集电极分别连接晶体管N8的漏极和晶体管N11的源极；晶体管N8的栅极连接带指数补偿的辅助基准电流生成电路另一个输出端C，源极连接电源电压VSS；晶体管N11的漏极分别连接晶体管P6的漏极、晶体管P6的栅极以及晶体管P7的栅极；晶体管P6的源极连接地电位GND；晶体管P7的源极连接地电位GND，漏极连接负压分段曲率补偿带隙基准电压输出电路的另一个输入端E。

如图3所示，所述负压分段曲率补偿带隙基准电压输出电路5包括：三个电阻：R2、R3、R4；一个NMOS管：N9；电阻R2的一端连接地电位GND，另一端连接电阻R3的一端，电阻R2与电阻R3之间形成负压分段曲率补偿带隙基准电压输出电路的一个输入端D；电阻R3的另一端连接电阻R4的一端，电阻R3与电阻R4之间形成负压分段曲率补偿带隙基准电压输出电路的另一个输入端E；电阻R4的另一端连接晶体管N9的漏极，电阻R4与晶体管N9之间形成负压分段曲率补偿带隙基准电压输出电路的一个输出端F，F点电压为所述电压源电路产生的高精度的负压基准输出电压；晶体管N9的栅极连接带指数补偿的辅助基准电流生成电路的一个输出端B，源极连接电源电压VSS。

本发明的工作原理如下：

启动电路1的作用是避免本发明的负压分段曲率补偿带隙基准电压源电路陷入零稳态，并且确保电路启动后，该电路本身不干扰负压分段曲率补偿带隙基准电压输出电路的正常工作。所述电压源电路存在两种稳定状态：零稳态和正常工作状态。给本发明的基准源电路提供负电源电压之前，整个电路中无电流流过，电路不是正常工作，而是处于零稳态。给电路刚刚提供负电源电压时，结点B的电位会随着负电源电压的降低而降低，晶体管N1导通，导致启动晶体管P1导通，结点B的电位升高，使得晶体管N2导通，导致结点A电位逐渐降低，结点A电压反馈到启动电路，当结点A电压降到某一值时，启动晶体管P0导通，导致启动晶体管P1关闭，启动电路脱离所述基准电压源电路，不会干扰所述基准电压源电路的正常工作。

带指数补偿的辅助基准电流生成电路2的作用是通过PNP晶体管Q1的发射极-基极电压V_EB1和ΔV_EB(晶体管Q1和晶体管Q2的基极-发射极电压差值)产生一个正比于温度的电流其中V_T为热电压，N为晶体管Q2和晶体管Q1的发射极面积比；在结点A处产生一个辅助负压带隙基准电压 ${\mathrm{Vref}}_{\mathrm{aux}}=-R5(I_{E1}+I_{E2})-V_{\mathrm{EB}1}=-(V_{\mathrm{EB}1}+\frac{2R5}{R6}{V}_T\ln N),$ 其中晶体管N3与晶体管N2尺寸相同，I_E1为晶体管Q1的发射极电流，I_E2为晶体管Q2的发射极电流，两者相等；产生一个辅助基准电流产生一个指数补偿电流其中IPTAT是正比于温度的电流，β是与温度相关的三极管共射电流增益，V_T是热电压，ΔE_G是与发射极掺杂浓度成正比的发射极带隙变窄因子，k是波尔兹曼常数，β_∝是三极管共射电流增益的最大值，且与温度无关。此外，在结点A指数补偿电流2I_b和辅助基准电流I_Vref叠加得到指数补偿的辅助基准电流 $I_{\mathrm{TI}}=\frac{V_{{\mathrm{EB}}_1}}{R1}+\frac{2R5}{R6\·R1}{V}_T\ln N+2V_T\frac{\ln N}{R6{\mathrm{\β}}_{\∞}}\exp \left(\frac{\mathrm{\Δ}{E}_G}{\mathrm{Kc}}\right);$ 当电阻R1、电阻R5、电阻R6和N取值合适时，就可以得到低温区温度漂移很小、经指数补偿的辅助基准电流，使用BCD 0.5um工艺文件，仿真本实施例可以得到图4、图5、图6、图7所示波形；通过用晶体管N2和晶体管N9将辅助基准电流I_TI比例镜像到负压分段曲率补偿带隙基准电压输出电路5，当晶体管N2和晶体管N9管尺寸合适、电阻R2、R3、R4取值合适时，就可以在结点F处得到经指数补偿的某一确定的负压基准电压值Vref_ECC＝-β3·I_TI(R2+R3+R4)，其中β₃是晶体管N9和晶体管N2构成的电流镜的比例因子，使用BCD 0.5um工艺文件，仿真本实例可以得到图8所示波形。

第一分段补偿电流生成电路3的作用是通过合理设置晶体管N5、晶体管N6、晶体管N10的尺寸及电阻R7的阻值，使得晶体管Q4的两种工作状态(线性区-放大区)的转折点在所需要的温度范围，对本发明中介绍的具体实施例，温度范围为-40℃～125℃，利用晶体管Q4的两种工作状态(线性区-放大区)下，发射极电流与温度的不同特性得到第一分段补偿电流：I_PW1＝c1·I_PTAT-I_E4，其中c1是晶体管N6和晶体管N3构成的电流镜的比例因子，I_E4为晶体管Q4的发射极电流。通过晶体管P2去除晶体管Q3和晶体管Q4的基极电流引入误差。通过晶体管P3和晶体管P4将I_PW1比例镜像到负压分段曲率补偿带隙基准电压输出电路5，在不改变晶体管N9管尺寸、电阻R2、电阻R3、电阻R4阻值的条件下，调整电阻R7阻值及晶体管P4尺寸，使得晶体管Q4的两种工作状态(线性区-放大区)的转折点在合适的温度值，进而使得在结点F处得到首次分段补偿的负压基准电压值Vref_PW1＝Vref_ECC-k·I_PW1(R3+R4)，其中k是晶体管P4和晶体管P3构成的电流镜的比例因子，使用BCD 0.5um工艺文件，仿真本实例可以得到图9、图10所述波形。

第二分段补偿电流生成电路4的作用是通过合理设置晶体管N7、晶体管N8、晶体管N11的尺寸及电阻R8的阻值，使得晶体管Q6的两种工作状态(线性区-放大区)的转折点在所需要的温度范围内，利用晶体管Q6的两种工作状态(线性区-放大区)下，发射极电流与温度的不同特性得到第二分段补偿电流：I_PW2＝c2·I_PTAT-I_E6，其中c2是晶体管N8和晶体管N3构成的电流镜的比例因子，IE6为晶体管Q6的发射极电流。通过晶体管P5去除晶体管Q5和晶体管Q6的基极电流引入误差。通过晶体管P6和晶体管P7将I_PW2比例镜像到负压分段曲率补偿带隙基准电压输出电路5，在不改变晶体管N9管尺寸、电阻R2、电阻R3、电阻R4阻值的条件下，调整电阻R8阻值及晶体管P7管尺寸，使得晶体管Q6管的两种工作状态(线性区-放大区)的转折点在合适的温度值，进而使得在结点F处得到经两次分段补偿的负压基准电压值Vref_PW2＝Vref_ECC-k·I_PW1(R3+R4)-k2·I_PW2·R4，其中k2是晶体管P7和晶体管P6构成的电流镜的比例因子，使用BCD 0.5um工艺文件，仿真本实例可以得到图11、图12所示波形。当负值电源电压从-5V～0V变化时，使用BCD 0.5um工艺文件，仿真本实例可以得到图13所示波形。

综上所述，使用BCD 0.5um工艺文件，仿真本实例得到的负压分段曲率补偿带隙基准输出电压Vref_PW2的温度系数为2.336ppm；正常工作所需的最大负值电源电压为-1.8V，当负值电源变化范围为-5V～-1.8V，负压分段曲率补偿带隙基准输出电压Vref_PW2最大变化7.8mV。

本发明的高精度的负压分段曲率补偿带隙基准电压源主要有以下三个特点：首先利用PNP晶体管基极电流的指数特性，对两管带隙负压基准源电路进行指数补偿，得到经指数补偿的某一确定的负压基准电压值Vref_ECC，该负压基准电压在低温区温度系数很小。

进一步的利用PNP晶体管的两种工作状态(线性区-放大区)下，发射极电流与温度的不同特性，得到第一分段补偿电流，用来对经指数补偿的某一确定的负压基准电压值Vref_ECC进行首次分段曲率补偿，得到首次分段补偿的负压基准电压值Vref_PW1，该基准电压在部分高温段的温度系数很小。

进一步的利用PNP晶体管的两种工作状态(线性区-放大区)下，发射极电流与温度的不同特性，通过调整PNP晶体管两种(线性区-放大区)的转折点所在温度值，得到第二分段补偿电流，对首次分段补偿的负压基准电压值Vref_PW1进行第二次分段曲率补偿，得到经两次分段补偿的负压基准电压值Vref_PW2，该负压基准电压在全温度范围的温度系数很小。

所述电压源电路通过指数补偿和不同高温段的两次分段补偿，对双极型两管负压带隙基准电路进行曲率补偿，确保了高精度的负压基准电压输出，负反馈回路提高了负压基准源的电源抑制比。

Claims (6)

1.一种高精度的负压分段补偿带隙基准电压源电路，其特征在于：包括启动电路(1)、带指数补偿的辅助基准电流生成电路(2)、第一分段补偿电流生成电路(3)、第二分段补偿电流生成电路(4)和负压分段曲率补偿带隙基准电压输出电路(5)，启动电路(1)产生一个负值高电压输出，用于使带指数补偿的辅助基准电流生成电路(2)脱离零稳态；带指数补偿的辅助基准电流生成电路(2)用于产生一个辅助负压带隙基准电压，反馈到启动电路(1)，使启动电路(1)脱离正常工作状态，还产生一个指数补偿的辅助基准电流，经比例电流镜分别输出给第一分段补偿电流生成电路(3)、第二分段补偿电流生成电路(4)和负压分段曲率补偿带隙基准电压输出电路(5)，此外，还产生一个正比于温度的电流IPTAT，经比例电流镜分别输出给第一分段补偿电流生成电路(3)、第二分段补偿电流生成电路(4)；第一分段补偿电流生成电路(3)和第二分段补偿电流生成电路(4)分别产生第一分段补偿电流和第二分段补偿电流，然后经比例电流镜输出给负压分段曲率补偿带隙基准电压输出电路(5)；负压分段曲率补偿带隙基准电压输出电路(5)将所述的辅助基准电流、第一分段补偿电流和第二分段补偿电流与三个电阻进行运算，得到负压分段曲率补偿带隙基准输出电压。

2.根据权利要求1所述的高精度的负压分段补偿带隙基准电压源电路，其特征在于：所述启动电路(1)包括两个PMOS晶体管P0和P1，一个NMOS晶体管N1，晶体管P0的源极连接地电位GND，晶体管P0的漏极连接晶体管N1的漏极和晶体管P1的栅极，晶体管P0的栅极连接晶体管N1的栅极和带指数补偿的辅助基准电流生成电路的反馈输出端A；晶体管P1的源极连接地电位GND，晶体管P1的漏极连接带指数补偿的辅助基准电流生成电路的双向端口B；晶体管N1管的源极连接电源电压VSS。

3.根据权利要求1所述的高精度的负压分段补偿带隙基准电压源电路，其特征在于：所述带指数补偿的辅助基准电流生成电路(2)包括两个PNP晶体管：Q1、Q2；三个NMOS晶体管：N2、N3、N4；三个电阻：R1、R5、R6；电阻R5的一端连接地电位GND，另一端分别与电阻R6的一端和晶体管Q1的发射极连接，电阻R6的另一端连接晶体管Q2的发射极；晶体管Q2的基极第一路连接晶体管Q1的基极，第二路连接电阻R1与晶体管N的漏极形成的反馈输出端A，电阻R1的另一端连接地电位GND；晶体管Q1集电极的第一路与晶体管N3的漏极连接，第二路接晶体管N3的栅极与晶体管N4的栅极形成的结点C；晶体管Q2的集电极分别与晶体管N4的漏极以及晶体管N2的栅极连接，晶体管N4的漏极与晶体管N2的栅极形成双向端口B；晶体管N2、晶体管N3和晶体管N4的源极连接电源电压VSS。

4.根据权利要求1所述的高精度的负压分段补偿带隙基准电压源电路，其特征在于：所述第一分段补偿电流生成电路(3)包括：两个PNP晶体管：Q3、Q4；三个NMOS晶体管：N5、N6、N10；三个PMOS晶体管：P2、P3、P4；一个电阻：R7；电阻R7的一端连接地电位GND，另一端连接晶体管Q3的发射极与晶体管N10的栅极的结点；晶体管Q3的基极连接晶体管Q4的基极与晶体管P2的源极的结点，晶体管Q3的集电极连接晶体管N5的漏极与晶体管P2的栅极的结点；晶体管N5的栅极连接带指数补偿的辅助基准电流生成电路的一个输出端B，晶体管N5的源极连接电源电压VSS；晶体管Q4的发射极连接地电位GND，集电极连接晶体管N6的漏极和晶体管N10的源极；晶体管N6的栅极连接带指数补偿的辅助基准电流生成电路的另一个输出端C，源极连接电源电压VSS；晶体管N10的漏极分别与晶体管P3的漏极、晶体管P3栅极以及晶体管P4管的栅极连接；晶体管P3的源极连接地电位GND；晶体管P4的源极连接地电位GND，漏极连接负压分段曲率补偿带隙基准电压输出电路的输入端D。

5.根据权利要求1所述的高精度的负压分段补偿带隙基准电压源电路，其特征在于：所述第二分段补偿电流生成电路(4)包括两个PNP晶体管：Q5、Q6；三个NMOS晶体管：N7、N8、N11；三个PMOS晶体管：P5、P6、P7；一个电阻：R8；电阻R8的一端连接地电位GND，另一端分别连接晶体管Q5的发射极和晶体管N11管的栅极；晶体管Q5的基极分别连接晶体管Q6的基极和晶体管P5管的源极，集电极分别连接晶体管N7的漏极和晶体管P5管的栅极；晶体管N7的栅极连接带指数补偿的辅助基准电流生成电路的一个输出端B，源极连接电源电压VSS；晶体管Q6的发射极连接地电位GND，集电极分别连接晶体管N8的漏极和晶体管N11的源极；晶体管N8的栅极连接带指数补偿的辅助基准电流生成电路另一个输出端C，源极连接电源电压VSS；晶体管N11的漏极分别连接晶体管P6的漏极、晶体管P6的栅极以及晶体管P7的栅极；晶体管P6的源极连接地电位GND；晶体管P7的源极连接地电位GND，漏极连接负压分段曲率补偿带隙基准电压输出电路的另一个输入端E。

6.根据权利要求1所述的高精度的负压分段补偿带隙基准电压源电路，其特征在于：所述负压分段曲率补偿带隙基准电压输出电路(5)包括：三个电阻：R2、R3、R4；一个NMOS管:N9；电阻R2的一端连接地电位GND，另一端连接电阻R3的一端，电阻R2与电阻R3之间形成负压分段曲率补偿带隙基准电压输出电路的一个输入端D；电阻R3的另一端连接电阻R4的一端，电阻R3与电阻R4之间形成负压分段曲率补偿带隙基准电压输出电路的另一个输入端E；电阻R4的另一端连接晶体管N9的漏极，电阻R4与晶体管N9的漏极之间形成负压分段曲率补偿带隙基准电压输出电路的一个输出端F，F点电压为所述电压源电路产生的高精度的负压基准输出电压；晶体管N9的栅极连接带指数补偿的辅助基准电流生成电路的一个输出端B，源极连接电源电压VSS。