CN102298413A - 多管组合曲率补偿低压带隙基准源 - Google Patents

Abstract

本发明属于模拟集成电路技术领域，其特征是提出了一种对带隙基准电压源进行曲率补偿的新方法，即多管组合技术。该技术是在现有的一阶带隙基准源的基础上，增加了可随工艺条件不同而改变n值的n对补偿电流支路，每一对都由一个以PMOS管为核心的灌电流支路和一个以NMOS管为核心的拉电流支路构成，该技术使曲率补偿在整个温度范围内对基准输出电压进行补偿，并产生2n+1个区域极值点，从而限定基准输出电压随温度变化曲线的幅度，使曲线更平缓，从而比普通一阶补偿基准电压源的温度特性有了较大幅度的提高，而且工艺适应性强，拓展了基准源的工作温度范围，降低了设计难度，且能在低电源电压下工作。

Description

多管组合曲率补偿低压带隙基准源

技术领域

多管组合曲率补偿低压带隙基准源属于模拟集成电路技术领域，应用于对基准电压有较高精度要求的的场合。所提出的电路是一类可以提供较大温度范围、低温度系数基准电压的带隙基准电压源。

背景技术

基准电压源通常是指在电路中做电压基准的精确﹑稳定的电压源。产生基准的目的是为了建立一个与电源以及工艺无关的、具有确定温度特性的直流电压或电流。作为模拟集成电路和数模混合集成电路中的一个核心部分，基准电压源的应用十分普遍。许多集成电路和电路单元，如线性稳压器、高速内存电路、模/数转换器（ADC）和数/模转换器（DAC）等都需要用到精密而又稳定的基准电压源，高性能的基准电压源是设计的关键技术之一，它的精度和稳定性直接决定了整个系统的精度。

近几年，随着集成电路特征尺寸的不断减小，电源电压的不断降低，低压便携设备和系统应用已经越来越广泛。因此，传统带隙基准电压源已不适应在低压下应用，这对于设计低电源电压和低温度系数的带隙基准源来说是一项严峻的挑战。据报道，一些低电压的带隙基准源利用低阈值电压器件制成，这就增加了制造工艺的难度，而且低电源电压带隙基准源的温度系数要高于传统带隙基准源。这也导致了其在温度补偿技术方面的新发展，例如分段曲率校正，不同材料电阻温度特性，双带隙电流叠加技术。所以，如何让带隙基准源在低电源电压下工作也是设计中的一个难点。

随着世界科学技术水平的提高，人类的活动范围也从区域向全球，乃至太空发展，这对于电子设备的工作温度范围提出了更高的要求，如何设计出工作温度范围更大并且电路的性能指标依然良好的电路，不仅是对制造工艺的考验，也是电路系统设计师严峻考验。

基准电压源的温度漂移特性通常用温度系数TC（Temperatures Coefficient）来表示。单位是ppm/℃，表示由于环境温度变化而引起的输出电压的漂移量，它是衡量基准电压源质量等级的关键性技术指标。温度系数的值越小越好，在工作温度范围内的温度系数可以表示为：

带隙基准电压源（Bandgap Voltage Reference）的基本设计思路是：利用三极管发射结电压V _BE 具有的负温度系数和不同电流密度下三极管Q₁和Q2发射结电压之差ΔV _BE 具有的正温度系数进行线性叠加，从而得到近似的零温度系数的基准电压。图1是设计思路图示，图中具有不同电流密度的三极管Q1和Q2的发射结电压之差ΔV _BE （T）的表示式为：

               

      

上式中，k为波尔兹曼常数，T为绝对温度，q为电子电荷，nI ₀ 和I ₀ 是三极管Q1和Q2各自的集电极电流，I _S1 和I _S2 是他们各自的饱和电流，与双极晶体管面积成正比。另一方面，双极晶体管的基极—发射极电压，具有负温度系数，可表示为：

              

                       

其中V _G0 为硅的带隙电压，T _R 为参考温度，当，

时

可以看出，V _BE 具有负温度系数，且其温度系数本身与温度有关。

利用上面得到的正、负温度系数电压，将它们以适当的权重相加，就可以得到一个在参考温度T _R 下呈零温度系数的基准电压：

然而，在这样情况下，只补偿了V _BE 里温度的一阶项，而没有对高阶项进行补偿，从而造成了较大的误差。

图2给出了普通的一阶电流模低压带隙基准源的结构。运算放大器A1和A2接成负反馈结构，确保X、Y和Z三个节点的电压相等。因此流过晶体管M4的电流可以表示为：

而晶体管M7的电流可以表示为：

 

这里V _T 是温度系数约为0.087mV/℃的热电压，N是双极晶体管Q2与Q1发射极的面积比，因此流过M7的电流是一个与绝对温度成正比的电流（I _PTAT ）。这两个电流被晶体管M8和M5镜像，相叠加后流过电阻R3。合理选择电阻比R1、R2和双极晶体管发射极面积比N，可以得到一个一阶的带隙基准源输出，其输出电压可以表示为：

 

普通的一阶温度补偿带隙基准源，温度系数通常可以做到20-30ppm/℃，工作的温度范围约为100℃，而在某些高精度要求的场合，如高分辨率的DAC，ADC就必须采用高阶温度补偿，以进一步降低带隙基准源的温度系数，目前出现的高阶补偿技术主要包括二阶曲率补偿、指数曲率补偿、分段线性补偿和利用不同材料电阻温度特性进行曲率校正的方法，然而这些方法只是在一个较小的温度范围内且只是对高温段或低温段进行了补偿，并没有对整个温度段进行补偿，进而造成了较低的温度范围和较高的温度系数，同时，传统的方法在低电源电压下往往不能很好的工作，其性能也会随电源电压降低而恶化。而且它们往往在不同程度上具有电路结构复杂、占用面积较大、对工艺要求苛刻、制造工序增多的缺点，因此它们的补偿效果也不如本发明。

发明内容

本发明的目的是在现有的带隙基准电压源的曲率补偿技术之外寻找一种可以在低压低功耗下应用、工艺兼容性强且不增加工艺制造和设计难度、提高输出基准电压的精度、降低其温度系数、扩大工作温度范围的新思路，并且给出了一种实用电路。相比于传统的曲率补偿技术，新的多管组合技术可以提供很低温度系数的基准电压，而且电路结构结单、工艺兼容性强、不增加工艺制造难度、占用芯片面积较小、适用于工作温度范围大、低压低功耗情况。

本发明的特征在于，如图3所示，该带隙基准电压源含有多管组合曲率补偿低压电路，包含如下元器件结构：

PMOS管(MPn)，该管的衬底和源极相连后接电源，栅极与NMOS管(N(2n))的漏极以及电阻(RPn)的一端相连，漏极为输出端(VREF)，该输出端经电阻R3、R4后与地相接；

PMOS管(P(2n-1))，该管的衬底和源极相连后接电源，栅极与NMOS管(M3)的漏极以及运放(A2)输出端相连，漏极接NMOS管N(2n-1)的漏极与栅极；

PMOS管(P(2n))，该管的衬底和源极相连后接电源，栅极与NMOS管(M3)的漏极以及运放(A2)输出端相连，漏极与电阻(RNn)的一端以及NMOS管(MNn)栅极相连；

NMOS管(MNn)，该管的衬底和源极相连后接地，栅极与PMOS管(P(2n))的漏极以及电阻(RNn)的一端相连，漏极与输出端(VREF)经电阻R3后的节点相连；

NMOS管(N(2n-1))，该管的衬底和源极相连后接地，栅极与NMOS管(N(2n))的栅极相连，漏极与PMOS管(P(2n-1))的漏极以及自身的栅极相连；

NMOS管(N(2n))，该管的衬底和源极相连后接地，栅极与NMOS管(N(2n-1))的栅极相连，漏极与电阻(RPn)的一端以及PMOS管(MPn)的栅极相连；

电阻(RPn)，一端接电源，另一端接PMOS管(MPn)的栅极以及NMOS管(N(2n))的漏极；

电阻(RNn)，一端接地，另一端接PMOS管(P(2n))的漏极以及NMOS管(MNn)的栅极。

其中n的值可随制造工艺的不同，选取大于0的任意正整数，即多管组合曲率补偿低压电路部分总的晶体管数量为6n个，电阻数量为2n个。

普通的一阶补偿带隙基准电压源和以往的高阶补偿带隙基准源一般都基于泰勒展开式，由于泰勒展开自身的缺陷，只能保证在展开点T _R 很小的邻域范围内的高精度，随着温度离T _R 越来越远，误差就会增大。目前的实际应用中，要求电子设备能工作在较大的温度范围下，这就对基准电压源的精度提出了很高的要求。

本发明设计了一种全新的电路补偿结构，通过调节多管组合结构中控制晶体管MPn、MNn栅源电压的电阻阻值及其温度系数的大小，让全部产生补偿电流的晶体管（MPn，MNn），随着温度的升高，逐个开启，因而能够在整个工作温度范围内对基准输出进行补偿，从而提高输出精度。此外，传统的带隙基准源只是最多产生3个与温度无关的极值点，因此当温度范围大于160℃时，更高温方向，或者更低温方向就几乎没有明显的补偿效果，曲线会单调激增，整个电路的性能恶化非常明显，在本发明中，只需在n取值时，取值稍大，就可以得到2n+1个极值点，达到在更大温度范围内提供高精度的基准电压，而且不许要特殊的工艺器件，由于当n取值稍大时，增加的MOS型晶体管只是对基本补偿单元结构的重复，而没有采用复杂的电路结构，它与前级的不同之处只是调整控制其栅源电压电阻阻值的大小及温度系数而让其在更高或者更低温度下开启，因此在设计高精度、超大工作温度范围基准源时降低了设计难度。而增加的器件在实际电路中，相对于其提高的性能和对工艺的通用性，这些增加的面积和功耗则是微不足道的。需要说明的是，在实际应用中，n只需取1或者2就可以使基准电压源在超大工作温度范围下得到极低的温度系数。

多管组合补偿电路的单条支路最多只有两个MOS型晶体管，在模拟集成电路常用的0.18μm工艺下完全可以实现在1V这样低的电源电压下正常工作。由于电路中采用的晶体管为标准单元库中的器件，而每一种工艺的标准库中的器件总是能够在该工艺下正常工作，再加之本发明中单条支路最多只有两个MOS管，因此所发明的电路不仅总是能够在任何工艺的正常电压下工作，也能在相应工艺中较低的电源电压下正常工作，故本发明不受限于工艺条件，且能够在相应工艺中的低电源电压下工作。

另外，在本发明中，通过调节上述的电阻，也能控制让产生灌电流的PMOS管先开启，而后让产生拉电流的NMOS管开启，以此往复；或者是开启顺序与其相反。由于制造工艺的不同，一阶曲线会产生上凹和下凸两种情况，因此，以上的控制就显得很有意义，且对制造工艺有广泛的适应性，也同样降低了设计难度。

附图说明

图1.普通一阶补偿带隙基准电压源的工作原理：具有负温度系数的双极型晶体管发射结电压V _BE 与具有正温度系数的V _T =kT/q线性叠加，从而得到近似与温度无关的基准电压输出；

图2.普通一阶电流模低压带隙基准源结构；

图3.多管组合曲率补偿低压带隙基准电压源结构图：是在普通一阶电流模低压带隙基准电压源电路结构的基础上增加多管组合电路，通过在整个温度范围内对一阶模型进行补偿，来改变输出基准电压的温度特性，提高其输出精度；

图4.多管组合技术存在性证明；

图5.采用多管组合曲率补偿前后的带隙基准电压源的温度特性，补偿后，输出电压的温度特性得到了极大的改善（曲线A：补偿前，曲线B：补偿后）。

具体实施方式

本发明解决其技术问题的方案是：本发明提出的多管组合曲率补偿低压带隙基准电压源，如图3所示。多管组合曲率补偿低压带隙基准源是在普通一阶电流模带隙基准源电路的结构基础上，增加了部分电路[MP1~MPn、MN1~MNn、P1~P(2n-1）、P2~P(2n)、N1~N(2n-1)、N2~N(2n)、RP1~RPn、RN1~RNn]其中n可随制造工艺的不同取合适的值，起始值为1，进而得到了温度特性更加优异，工艺适应性强且能在低电源电压下工作的基准电压源。

图中电流I _NL(2n-1) 、I _NL2n (n=1，2，3…n)分别由随温度变化而产生不同大小电流的n对MOS管产生，并且每个MOS管都在特定的温度下开启，其中MPn管产生灌电流，MNn管产生拉电流。首先阐明如何使晶体管随温度变化产生不同大小的电流，以MP1为例，从图3中可以看到其栅源电压为

从式中可以看到MP1晶体管的栅源电压随温度的升高而增大，当其栅源电压远小于阈值电压时，其漏电流为零，当其栅源电压接近阈值电压，且仍低于阈值电压时，晶体管工作在亚阈值区，其漏电流与栅源电压呈指数关系，当温度继续升高，晶体管进入饱和区时，其漏电流与栅源电压呈平方关系（见文献Behzad R.模拟CMOS集成电路设计[M].西安：西安交通大学出版社，2003），如果合适的选取电阻RP1与R2，使MP1晶体管的栅源电压与温度呈一定比例关系，现假设与温度的平方呈正比，则将以上结论按温度展开得到：

这样就得到了随温度变化而产生不同大小的电流。对于在整个温度范围内都对一阶电路进行补偿则要使每个晶体管在不同温度下开启，而控制晶体管的开启只需调节控制其栅源电压的电阻阻值的大小和温度系数，以及利用晶体管的体效应和短沟道效应。

图3中输出基准电压表示为：

对VREF求一阶倒数，得

其中n=1，2，3…n，可以看到式中包含了多管组合的补偿电流，通过调整电阻的温度系数，不妨假设让各路补偿电流都有如下的多项展开式：

并且每一路补偿电流都远小与I _PTATt

它们对温度求一阶导数得到：

                 (1)

令

将上式分为两部分，分别为：

 

当T=T _R 时,要使f(T _R )=0，则需满足

 

上式实际上是普通一阶补偿带隙基准电压源的情况，在制造工艺、参考温度和其他参数确定的情况下，只需选择合适的M、N值，就可产生一个斜率为零的点。

当

且

    (2)

将(1)式代入(2)式，由最先的条件知，补偿管不是同时开启的，而是随着温度的升高开启的管子越多，由于制造的工艺不同，有些一阶补偿图形是上凸的，而有些一阶补偿图形是下凹的，故可以选择不同的开启顺序，在这里假设一阶补偿是上凸的，则开启的顺序是先MP1管再MN1管再MP2管，以此往复，直至所有管子开启，多管组合的数量随制造工艺的不同可以灵活调整，以适应温度范围的变化。

当温度较低时，MP1管先开启，其他管子截止则

 

温度渐渐升高，当MN1管开启，后面的管子仍然截止，则

以此类推直到MPn、MNn管

 

由以上表达式联立，找到合适K_i、b_i、c_i、…y_i（i=1，2，3…2n）值，便可得到2n（n为所取多管组合数）个斜率为零的点。这样就可以在整个温度范围内对参考电压进行补偿，从而限定输出电压幅度，达到增加精度的目的，而且多管组合技术每一支路的元件最多只有两个，可以在低电源电压下应用，起到降低功耗的目的。在实际仿真中无需让n取无穷大，方便起见，采用一个I _PTAT 电流生成电路对其进行理论验证，未采用此技术前，温度范围为-45~150℃时，输出电压从0.6V变化到1.3V，现取n=3，如图4所示，多管组合部分产生了6个斜率零点，输出电压变化幅度不到20mV。

以上证明了多管组合技术上存在。在实际工程设计中，利用电路模拟软件可以准确的确定晶体管的尺寸，电阻的温度系数和阻值的大小。在n=1时采用SMIC 0.18??m工艺进行仿真验证，工作电压为1V，温度范围为-40~125℃的情况下，得到的仿真结果如图5，对一阶模型进行零点平移修正，未补偿前基准电压源在整个工作温度范围内输出电压的差值约为0.8mV，补偿后仅为0.2mV，温度系数仅为2ppm/℃，由于低电源电压带隙基准源的温度系数要高于常规电源电压带隙基准源，因此本发明使得基准电压源低电源电压下的性能也得到了极大的改善。

本发明的技术特征是：

首先，本发明采用多管组合的方法，改变了以往普通带隙基准源在工作温度范围内只对一个、两个或者三个温度点进行曲率补偿，而是根据具体的制造工艺特征选取合适的n值，用2n只起补偿效果的晶体管组合，对原有的基准源进行补偿，从而产生2n+1（一阶电路本身有一个极值点）个局部极值点，使其在整个温度范围内对基准输出电压进行补偿，从而限定基准输出电压随温度变化曲线的幅度，使曲线更平缓，从而比普通一阶补偿基准电压源的温度特性有了大幅度的提高，这也是不同于以往任何一种带隙基准源的新思路；

第二，由于不同的制造工艺下，一阶曲线会产生两种截然相反的图形，一种是随温度变化上凸的曲线，如HJTC 0.18μm；另一种是随温度变化下凹的曲线，如SMIC 0.18μm，而以往的所有带隙基准源只能适应一种曲线，而没有普遍的工艺适应性，基于本发明的多管组合技术，只需调节控制补偿管栅源电压电阻的阻值大小，就可控制是让PMOS管先导通然后NMOS管导通，以此往复，还是相反的状态，这样就可以适应上凸还是下凹的一阶曲线，从而达到良好的补偿效果；

第三，由于多管组合技术原理上并不复杂，所采用的MOS管也是标准单元库中普通的晶体管，不仅对制造工艺没有特殊要求，而且能够在任何工艺条件下正常工作，故不增加制造难度；

第四，当需要在更大的温度范围下使基准源有精确稳定的输出时，只需要适当增大n的取值，而增加的器件也只是对基本补偿单元结构的重复，从而降低了设计超大工作温度范围基准源电路系统的难度，而n取值增大带来的面积和功耗的微小增加对于基准源性能的稳定是微不足道的；

最后，本发明的补偿电路，单条支路最多只有两只晶体管，能够适应低压低功耗的要求。 

Claims (1)

1.在多管组合曲率补偿低压带隙基准源，该带隙基准电压源含有多管组合曲率补偿低压电路；

其特征在于，包含如下元器件结构：

PMOS管(MPn)，该管的衬底和源极相连后接电源，栅极与NMOS管(N(2n))的漏极以及电阻(RPn)的一端相连，漏极为输出端(VREF)，该输出端经电阻R3、R4后与地相接；

PMOS管(P(2n-1))，该管的衬底和源极相连后接电源，栅极与NMOS管(M3)的漏极以及运放(A2)输出端相连，漏极接NMOS管N(2n-1)的漏极与栅极；

PMOS管(P(2n))，该管的衬底和源极相连后接电源，栅极与NMOS管(M3)的漏极以及运放(A2)输出端相连，漏极与电阻(RNn)的一端以及NMOS管(MNn)栅极相连；

NMOS管(MNn)，该管的衬底和源极相连后接地，栅极与PMOS管(P(2n))的漏极以及电阻(RNn)的一端相连，漏极与输出端(VREF)经电阻R3后的节点相连；

NMOS管(N(2n-1))，该管的衬底和源极相连后接地，栅极与NMOS管(N(2n))的栅极相连，漏极与PMOS管(P(2n-1))的漏极以及自身的栅极相连；

NMOS管(N(2n))，该管的衬底和源极相连后接地，栅极与NMOS管(N(2n-1))的栅极相连，漏极与电阻(RPn)的一端以及PMOS管(MPn)的栅极相连；

电阻(RPn)，一端接电源，另一端接PMOS管(MPn)的栅极以及NMOS管(N(2n))的漏极；

电阻(RNn)，一端接地，另一端接PMOS管(P(2n))的漏极以及NMOS管(MNn)的栅极；

其中n的值可随制造工艺的不同，选取大于0的任意正整数，即多管组合曲率补偿低压电路部分总的晶体管数量为6n个，电阻数量为2n个。

Images