KR20090014591A - 씨모스를 이용한 밴드갭 레퍼런스 발생기 - Google Patents

씨모스를 이용한 밴드갭 레퍼런스 발생기 Download PDF

Info

Publication number
KR20090014591A
KR20090014591A KR1020070078656A KR20070078656A KR20090014591A KR 20090014591 A KR20090014591 A KR 20090014591A KR 1020070078656 A KR1020070078656 A KR 1020070078656A KR 20070078656 A KR20070078656 A KR 20070078656A KR 20090014591 A KR20090014591 A KR 20090014591A
Authority
KR
South Korea
Prior art keywords
current
resistor
voltage
differential amplifier
generator
Prior art date
Application number
KR1020070078656A
Other languages
English (en)
Other versions
KR100930275B1 (ko
Inventor
장기석
Original Assignee
(주)태진기술
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)태진기술 filed Critical (주)태진기술
Priority to KR1020070078656A priority Critical patent/KR100930275B1/ko
Publication of KR20090014591A publication Critical patent/KR20090014591A/ko
Application granted granted Critical
Publication of KR100930275B1 publication Critical patent/KR100930275B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 씨모스를 이용한 밴드갭 레퍼런스 발생기에 관한 것으로서, 더욱 상세하게는 제1 전류 및 제2 전류생성부와 연산증폭기에 대한 바이어스 전원을 공유하도록 구성하여 회로의 미스매칭(Mismatching) 문제 해결과 회로의 규모가 작아지도록 하고, 별도의 부하저항의 설계로 실제 칩 상에 구현되는 저항의 면적점유를 줄여 회로의 규모가 작아지도록 구성함과 동시에 콜렉터 전류의 온도의존성 보상 및 오프셋에 의한 기준전압에 대한 문제 발생시 간단하게 회로 및 마스크를 수정할 수 있도록 하는 씨모스를 이용한 밴드갭 레퍼런스 발생기에 관한 것이다.
밴드갭 레퍼런스 발생기, 기준전압, 전류발생부, 전류거울, 부하저항.

Description

씨모스를 이용한 밴드갭 레퍼런스 발생기{BAND GAP REFERENCE USING CMOS}
본 발명은 씨모스를 이용한 밴드갭 레퍼런스 발생기에 관한 것으로서, 더욱 상세하게는 제1 전류 및 제2 전류생성부와 연산증폭기에 대한 바이어스 전원을 공유하도록 구성하여 회로의 미스매칭(Mismatching) 문제 해결과 회로의 규모가 작아지도록 하고, 별도의 부하저항의 설계로 실제 칩 상에 구현되는 저항의 면적점유를 줄여 회로의 규모가 작아지도록 구성함과 동시에 콜렉터 전류의 온도의존성 보상 및 오프셋에 의한 기준전압에 대한 문제 발생시 간단하게 회로 및 마스크를 수정할 수 있도록 하는 씨모스를 이용한 밴드갭 레퍼런스 발생기에 관한 것이다.
밴드갭 레퍼런스 발생기는 온도 범위들에 걸쳐 일정 전압 및 전류를 제공한다.
도 1은 종래의 밴드갭 레퍼런스 발생기에 대한 예시도이다.
도시한 바와 같이 종래의 밴드갭 레퍼런스 발생기(10)는 제1 전류를 발생시키는 제1 트랜지스터(12)와 제2 전류를 발생시키는 제2 트랜지스터(13)와 이들 전류를 차동 증폭하는 연산증폭기(11) 및 연산증폭기의 출력단에서 피드백되고 출력 기준전압이 걸리는 부하저항(15, 16)으로 구성된다.
이러한 종래의 밴드갭 레퍼런스 발생기(10)는 연산증폭기(11)가 부하저항(15, 16)의 구동이 가능해야 하므로 전류 구동을 하여야 한다.
도 2는 또 다른 종래의 밴드갭 레퍼런스 발생기에 대한 예시도이다.
도시한 바와 같이 종래의 밴드갭 레퍼런스 발생기(20)는 제1 전류를 발생시키는 제1 바이폴라 트랜지스터(22)와 제2 전류를 발생시키는 제2 바이폴라 트랜지스터(23)와 이들 전류를 차동 증폭하는 연산증폭기(21)와 연산증폭기의 출력단에 위치하여 커패시티브 부하로 구성한 한 쌍의 피모스(27, 28) 및 출력 기준전압이 걸리는 부하저항(25, 26)으로 구성된다.
상기 피모스(27)의 드레인-소스 단자들과 부하저항(25) 및 제1 바이폴라 트랜지스터(22)의 이미터-콜렉터 접합은 전원 전압 및 접지 사이에 직렬 결합된다.
상기 피모스(28)의 드레인-소스 단자들과 부하저항(26)과 저항기(24) 및 제2 바이폴라 트랜지스터(23)의 이미터-콜렉터 단자들은 전원 전압 및 접지 사이에서 직렬 결합된다.
상기 연산 증폭기(21)는 연산 증폭기(21)의 네거티브 및 포지티브 입력들 각각에 인가되는 피모스(27, 28)의 드레인들의 전압에 응답하여 피모스(27, 28)의 게이트를 바이어싱한다.
이러한 상기 밴드갭 레퍼런스 발생기(20)는 연산증폭기(21)가 커패시티브 부하를 구동하도록 회로가 구성되므로 별도의 피모스(27, 28) 쌍이 필요하게 되며, 또한 연산증폭기(21)를 위한 별도의 바이어스 회로가 필요하게 되어 회로구성이 크고 복잡한 문제가 있다.
또한, 종래의 밴드갭 레퍼런스 발생기(20)는 제1 전류와 제2 전류가 별도로 바이어스됨으로써 회로의 미스매칭(Mismatching) 발생하는 문제가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 제1 전류 및 제2 전류생성부와 연산증폭기에 대한 바이어스 전원을 공유하도록 회로를 설계하여 회로의 규모가 작아지고 미스매칭 문제를 해결하도록 한 씨모스를 이용한 밴드갭 레퍼런스 발생기를 제공하는 것을 목적으로 한다.
또한, 본 발명은 별도의 부하저항의 설계로 실제 칩 상에 구현되는 저항의 면적점유를 줄여 회로의 규모가 작아지도록 구성함과 동시에 콜렉터 전류의 온도의존성 보상 및 오프셋에 의한 기준전압에 대한 문제 발생시 간단하게 회로 및 마스크를 수정할 수 있도록 하는 씨모스를 이용한 밴드갭 레퍼런스 발생기를 제공하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위해 본 발명에 따른 씨모스를 이용한 밴드갭 레퍼런스 발생기는, 입력전압에 의한 바이어스 전류를 공급하도록 전류거울을 구성하는 제1, 제2, 제3 피모스와; 상기 제1 피모스에 의하여 바이어스되고 바이폴라 트랜지스터의 베이스-에미터 간의 전압에 비례하는 제1 전류를 생성하는 제1 전류생성부와; 상기 제1 피모스에 의하여 바이어스되고 열 전압에 비례하는 제2 전류를 생성하는 제2 전류생성부와; 상기 제1 전류와 제2 전류를 양측 입력단으로 입력받아 이들 두 전류의 합에 의해 유기되는 전압을 기준전압으로 출력하는 차동증폭부 와; 상기 차동증폭부의 출력전압에 의하여 구동되며 상기 제1 전류생성부와 제2 전류생성부에 전류 공급을 제어하는 구동용 엔모스와; 상기 구동용 엔모스의 드레인단에 연결된 부하저항; 및 상기 부하저항과 연결되며 제1 전류생성부와 제2 전류생성부의 전압차이를 표시하는 제2 전류생성부에 직렬연결되어 있는 저항기;를 포함하여 구성한다.
본 발명에 있어서, 상기 차동증폭부는 상기 제2 피모스에 의하여 바이어스되고 입력되는 제1 및 제2 전류를 차동 증폭하는 차동증폭입력단과, 상기 차동증폭입력단에 정전류를 공급하는 엔모스로 구성된 전류소스, 및 상기 제3 피모스에 의하여 바이어스되고 상기 차동증폭된 신호를 출력하는 차동증폭출력단을 포함하여 구성하는 것을 특징으로 한다.
본 발명에 있어서, 상기 부하저항은 상기 구동용 엔모스의 드레인단에 직렬연결되어 상기 제1 전류 및 제2 전류가 공통으로 흐르도록 한 제1 저항과, 상기 제1 저항에 연결되어 상기 제1 전류생성부 및 차동증폭입력단과 연결되는 제2 저항, 및 상기 제1 저항에 연결되어 상기 제2 전류생성부 및 차동증폭입력단과 연결되는 제3 저항을 포함하여 구성하는 것을 특징으로 한다.
상기 제2 저항 및 제3 저항은 저항값의 크기가 동일하도록 설계하는 것을 특징으로 한다.
상기와 같이 이루어지는 본 발명에 따른 씨모스를 이용한 밴드갭 레퍼런스 발생기는 제1 전류 및 제2 전류생성부와 차동증폭부에 대한 바이어스 전원을 피모 스를 이용한 전류거울로 구성하여 공유하도록 함으로써, 회로의 규모를 작아지도록 하고 회로의 미스매칭(Mismatching) 문제로부터 자유로워지도록 하는 효과가 있다.
또한, 본 발명은 차동증폭부가 출력제어를 위하여 별도의 구동용 엔모스를 구비하고 상기 구동용 엔모스에 의해 제어되는 별도의 부하저항을 설계하여 실제 칩 상에 구현되는 저항의 면적점유를 줄이도록 함으로써, 회로의 규모가 작아지도록 구성함과 동시에 콜렉터 전류의 온도의존성 보상 및 오프셋에 의한 기준전압에 대한 문제 발생시 간단하게 회로 및 마스크를 수정할 수 있도록 하는 효과가 있다.
이하에서는 본 발명에 따른 씨모스를 이용한 밴드갭 레퍼런스 발생기에 대한 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 3은 본 발명에 따른 씨모스를 이용한 밴드갭 레퍼런스 발생기에 대한 바람직한 일실시 예를 보여주는 회로도이다.
도시한 바와 같이, 본 발명에 따른 씨모스를 이용한 밴드갭 레퍼런스 발생기(100)는, 입력전압에 의한 바이어스 전류를 공급하도록 전류거울을 구성하는 제1, 제2, 제3 피모스(MP21, MP25, MP24)와, 상기 제1 피모스(MP21)에 의하여 바이어스되고 바이폴라 트랜지스터의 베이스-에미터 간의 전압에 비례하는 제1 전류를 생성하는 제1 전류생성부(110)와, 상기 제1 피모스에 의하여 바이어스되고 열 전압에 비례하는 제2 전류를 생성하는 제2 전류생성부(120)와, 상기 제1 전류와 제2 전류를 양측 입력단으로 입력받아 이들 두 전류의 합에 의해 유기되는 전압을 기준전압 으로 출력하는 차동증폭부(130)와, 상기 차동증폭부(130)의 출력전압에 의하여 구동되며 상기 제1 전류생성부(110)와 제2 전류생성부(120)에 전류 공급을 제어하는 구동용 엔모스(140)와, 상기 구동용 엔모스(140)의 드레인단에 연결된 부하저항(150), 및 상기 부하저항(150)과 연결되며 제1 전류생성부(110)와 제2 전류생성부(120)의 전압차이를 표시하는 제2 전류생성부(120)에 직렬연결되어 있는 저항기(160)를 포함하여 구성한다.
또한, 상기 도면에서 저항(R5)와 엔모스(MN14, MN141)는 회로의 구동을 시작하는 스타트업(Startup) 회로를 구성한다.
상기와 같은 구성에 의하여 본 발명에 따른 씨모스를 이용한 밴드갭 레퍼런스 발생기(100)는 제1 전류가 흐르는 CTAT 가지(branch)와 제2 전류가 흐르는 PTAT 가지(branch)가 하나의 피모스 전류원 즉, 제1 피모스(MP21)에 의하여 전류가 공급되도록 구성하여 회로가 간단해지도록 하고, 종래의 상기 두 가지(branch)에 흐르는 전류의 불일치(Mismatching) 문제를 해결할 수 있게 된다.
한편, 상기 차동증폭부(130)는 상기 제2 피모스(MP25)에 의하여 바이어스되고 입력되는 제1 및 제2 전류를 차동 증폭하는 차동증폭입력단(131)과, 상기 차동증폭입력단(131)에 정전류를 공급하는 엔모스로 구성된 전류소스(132), 및 상기 제3 피모스(MP24)에 의하여 바이어스되고 상기 차동증폭된 신호를 출력하는 차동증폭출력단(133)을 포함하여 구성한다.
이때, 상기 차동증폭부(130)는 상기 제1 전류생성부(110) 및 제2 전류생성 부(120)와 바이어스 회로를 공유하도록 제2 피모스(MP25)와 제3 피모스(MP24)를 사용하여 전류거울로 구성함이 바람직하다. 이와 같은 구성은 종래의 밴드갭 레퍼런스 발생기에서 별도의 바이어스 회로를 구성하는 것보다 회로의 규모가 작아지는 효과가 있다.
상기 구동용 엔모스(140)는 차동증폭부(130)의 출력 전압을 게이트에 입력받아 상기 제1 피모스(MP21)에 의하여 공급되는 전류원을 상기 제1 전류생성부(110) 및 제2 전류생성부(120)에 공급하도록 제어된다. 따라서, 이와 같은 구성은 종래의 밴드갭 레퍼런스 발생기보다 하나의 커패시터 부하를 구동하도록 구성함으로써 제1 전류생성부(110) 및 제2 전류생성부(120)에 전류를 공급제어하는 한 쌍의 피모스를 사용하는 것보다 간단하고 차동증폭부의 구조도 간단하게 구성할 수 있다.
상기 부하저항(150)은 상기 구동용 엔모스(140)의 드레인단에 직렬연결되어 상기 제1 전류 및 제2 전류가 공통으로 흐르도록 한 제1 저항(R1)과, 상기 제1 저항(R1)에 연결되어 상기 제1 전류생성부(110) 및 차동증폭입력단(131)과 연결되는 제2 저항(R2), 및 상기 제1 저항(R1)에 연결되어 상기 제2 전류생성부(120) 및 차동증폭입력단(131)과 연결되는 제3 저항(R3)을 포함하여 구성한다.
이때, 상기 제2 저항(R2) 및 제3 저항(R3)은 저항값의 크기가 동일하도록 설계함이 바람직하다. 즉, 상기 제1 저항(R1)과 제2 저항(R2) 또는 상기 제1 저항(R1)과 제3 저항(R3)의 크기의 합이 동일하도록 하는 것이다.
또한, 상기 제1 저항(R1)과 상기 제2 저항(R2) 또는 제 3 저항(R3) 중 어느 하나와의 합의 저항값은 종래의 밴드갭 레퍼런스 발생기의 부하저항의 크기와 동일하도록 구성함이 바람직하다. 이때, 별도로 배치되는 상기 제1 저항(R1)의 설계로 실제 칩 상에서 구현되는 부하저항에 의한 면적점유를 줄일 수 있도록 하여 회로의 규모를 줄일 수 있게 한다.
또한, 상기 제1 저항(R1)이 별도로 배치되는 것은 회로 상에서 콜렉터 전류의 온도 의존성 보상 및 오프셋에 의한 기준전압 문제 발생시 간단히 회로 및 마스크를 수정함으로써 해결할 수 있도록 하기 위함이다.
도 4a 내지 도 4d는 본 발명에 따른 씨모스를 이용한 밴드갭 레퍼런스 발생기에 대한 시뮬레이션결과를 보여주는 그래프이다.
도시한 바와 같이, 도 4a는 본 발명에 따른 씨모스를 이용한 밴드갭 레퍼런스 발생기(100)에 대한 0 ~ 5V의 입력 전압 변화에 따른 1.2V의 기준전압 출력 특성을 보여준다.
또한, 도 4b 내지 도 4d는 본 발명에 따른 씨모스를 이용한 밴드갭 레퍼런스 발생기(100)에 대한 입력전압이 각각 2.5V, 3.3V, 5.0V이고, 동작 환경 온도 변화가 -40 ~ 125℃이며, 공정의 산포에 대한 기준전압(Vref)의 출력 특성을 보여주는 것으로, 정밀도(Accuracy) 향상을 위한 별도의 트리밍 공정없이 1.2V의 출력 기준전압에 대하여 ±0.25%의 우수한 허용오차(Tolerance)를 보여 준다.
이상에서 설명한 본 발명은 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것은 아니다.
도 1은 종래의 밴드갭 레퍼런스 발생기에 대한 예시도,
도 2는 또 다른 종래의 밴드갭 레퍼런스 발생기에 대한 예시도,
도 3은 본 발명에 따른 씨모스를 이용한 밴드갭 레퍼런스 발생기에 대한 바람직한 일실시 예를 보여주는 회로도,
도 4a 내지 도 4d는 본 발명에 따른 씨모스를 이용한 밴드갭 레퍼런스 발생기에 대한 시뮬레이션결과를 보여주는 그래프이다.
*** 도면의 주요 부분에 대한 부호의 설명 ***
100 : 밴드갭 레퍼런스 발생기 110 : 제1 전류발생부
120 : 제2 전류발생부 130 : 차동증폭부
131 : 차동증폭입력단 132 : 전류소스
133 : 차동증폭출력단 140 : 구동용 엔모스
150 : 부하저항 160 : 저항기

Claims (4)

  1. 입력전압에 의한 바이어스 전류를 공급하도록 전류거울을 구성하는 제1, 제2, 제3 피모스와;
    상기 제1 피모스에 의하여 바이어스되고 바이폴라 트랜지스터의 베이스-에미터 간의 전압에 비례하는 제1 전류를 생성하는 제1 전류생성부와;
    상기 제1 피모스에 의하여 바이어스되고 열 전압에 비례하는 제2 전류를 생성하는 제2 전류생성부와;
    상기 제1 전류와 제2 전류를 양측 입력단으로 입력받아 이들 두 전류의 합에 의해 유기되는 전압을 기준전압으로 출력하는 차동증폭부와;
    상기 차동증폭부의 출력전압에 의하여 구동되며 상기 제1 전류생성부와 제2 전류생성부에 전류 공급을 제어하는 구동용 엔모스와;
    상기 구동용 엔모스의 드레인단에 연결된 부하저항; 및
    상기 부하저항과 연결되며 제1 전류생성부와 제2 전류생성부의 전압차이를 표시하는 제2 전류생성부에 직렬연결되어 있는 저항기;를 포함하여 구성되는 것을 특징으로 하는 씨모스를 이용한 밴드갭 레퍼런스 발생기.
  2. 제 1 항에 있어서,
    상기 차동증폭부는 상기 제2 피모스에 의하여 바이어스되고 입력되는 제1 및 제2 전류를 차동 증폭하는 차동증폭입력단과, 상기 차동증폭입력단에 정전류를 공 급하는 엔모스로 구성된 전류소스, 및 상기 제3 피모스에 의하여 바이어스되고 상기 차동증폭된 신호를 출력하는 차동증폭출력단을 포함하여 구성하는 것을 특징으로 하는 씨모스를 이용한 밴드갭 레퍼런스 발생기.
  3. 제 1 항에 있어서,
    상기 부하저항은 상기 구동용 엔모스의 드레인단에 직렬연결되어 상기 제1 전류 및 제2 전류가 공통으로 흐르도록 한 제1 저항과, 상기 제1 저항에 연결되어 상기 제1 전류생성부 및 차동증폭입력단과 연결되는 제2 저항, 및 상기 제1 저항에 연결되어 상기 제2 전류생성부 및 차동증폭입력단과 연결되는 제3 저항을 포함하여 구성하는 것을 특징으로 하는 씨모스를 이용한 밴드갭 레퍼런스 발생기.
  4. 제 3 항에 있어서,
    상기 제2 저항 및 제3 저항은 저항값의 크기가 동일하도록 설계하는 것을 특징으로 하는 씨모스를 이용한 밴드갭 레퍼런스 발생기.
KR1020070078656A 2007-08-06 2007-08-06 씨모스를 이용한 밴드갭 레퍼런스 발생기 KR100930275B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070078656A KR100930275B1 (ko) 2007-08-06 2007-08-06 씨모스를 이용한 밴드갭 레퍼런스 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070078656A KR100930275B1 (ko) 2007-08-06 2007-08-06 씨모스를 이용한 밴드갭 레퍼런스 발생기

Publications (2)

Publication Number Publication Date
KR20090014591A true KR20090014591A (ko) 2009-02-11
KR100930275B1 KR100930275B1 (ko) 2009-12-09

Family

ID=40684482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070078656A KR100930275B1 (ko) 2007-08-06 2007-08-06 씨모스를 이용한 밴드갭 레퍼런스 발생기

Country Status (1)

Country Link
KR (1) KR100930275B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102298413A (zh) * 2011-05-04 2011-12-28 四川大学 多管组合曲率补偿低压带隙基准源
CN105892554A (zh) * 2016-06-28 2016-08-24 上海华虹宏力半导体制造有限公司 非线性补偿的基准电压源电路
CN106527571A (zh) * 2016-07-05 2017-03-22 络达科技股份有限公司 偏压电路
CN108958348A (zh) * 2018-08-13 2018-12-07 电子科技大学 一种高电源抑制比的带隙基准源
KR20190106190A (ko) * 2018-03-08 2019-09-18 삼성전자주식회사 고정밀도 cmos 온도 센서 및 그 동작 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103455074B (zh) * 2013-08-28 2015-10-07 深圳市芯海科技有限公司 一种带隙基准电路及芯片

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724145B1 (ko) * 2001-07-12 2007-06-04 매그나칩 반도체 유한회사 씨모스 레퍼런스 회로
US6815941B2 (en) 2003-02-05 2004-11-09 United Memories, Inc. Bandgap reference circuit
US7253597B2 (en) 2004-03-04 2007-08-07 Analog Devices, Inc. Curvature corrected bandgap reference circuit and method
KR20070063582A (ko) * 2007-05-08 2007-06-19 프리스케일 세미컨덕터, 인크. 기준 회로

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102298413A (zh) * 2011-05-04 2011-12-28 四川大学 多管组合曲率补偿低压带隙基准源
CN105892554A (zh) * 2016-06-28 2016-08-24 上海华虹宏力半导体制造有限公司 非线性补偿的基准电压源电路
CN106527571A (zh) * 2016-07-05 2017-03-22 络达科技股份有限公司 偏压电路
KR20190106190A (ko) * 2018-03-08 2019-09-18 삼성전자주식회사 고정밀도 cmos 온도 센서 및 그 동작 방법
CN108958348A (zh) * 2018-08-13 2018-12-07 电子科技大学 一种高电源抑制比的带隙基准源
CN108958348B (zh) * 2018-08-13 2019-11-01 电子科技大学 一种高电源抑制比的带隙基准源

Also Published As

Publication number Publication date
KR100930275B1 (ko) 2009-12-09

Similar Documents

Publication Publication Date Title
JP4817825B2 (ja) 基準電圧発生回路
KR101241378B1 (ko) 기준 바이어스 발생 회로
US8278994B2 (en) Temperature independent reference circuit
US7301321B1 (en) Voltage reference circuit
US9092044B2 (en) Low voltage, low power bandgap circuit
US20080265860A1 (en) Low voltage bandgap reference source
US20140091780A1 (en) Reference voltage generator
EP3091418B1 (en) Circuit arrangement for the generation of a bandgap reference voltage
KR100930275B1 (ko) 씨모스를 이용한 밴드갭 레퍼런스 발생기
JP5057358B2 (ja) 半導体集積回路装置
JP6323858B2 (ja) バンドギャップ電圧参照回路要素
JP2007305010A (ja) 基準電圧生成回路
US20120262146A1 (en) Reference-voltage generation circuit
KR20190049551A (ko) 밴드갭 레퍼런스 회로
US7495503B2 (en) Current biasing circuit
TWI716323B (zh) 電壓產生器
US20040108889A1 (en) Semiconductor integrated circuit
JP4263056B2 (ja) 基準電圧発生回路
JP5712624B2 (ja) 基準電圧回路
KR100825956B1 (ko) 기준전압 발생기
KR100733422B1 (ko) 연산증폭기 및 그를 포함하는 밴드갭 기준전압 발생회로
JPH1174742A (ja) オペアンプ
JP2000284844A (ja) バンドギャップ回路及びこれを具備する半導体装置
KR20130038111A (ko) 밴드갭 레퍼런스 발생기
JP3855810B2 (ja) 差動増幅回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120919

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181017

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 11