JP3855810B2 - 差動増幅回路 - Google Patents
差動増幅回路 Download PDFInfo
- Publication number
- JP3855810B2 JP3855810B2 JP2002070135A JP2002070135A JP3855810B2 JP 3855810 B2 JP3855810 B2 JP 3855810B2 JP 2002070135 A JP2002070135 A JP 2002070135A JP 2002070135 A JP2002070135 A JP 2002070135A JP 3855810 B2 JP3855810 B2 JP 3855810B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- channel
- channel transistor
- transistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、差動増幅回路に関する。
【0002】
【従来の技術】
半導体集積回路のひとつに差動増幅回路がある。この回路は2つの入力信号の電位差を増幅して出力するものである。従来の差動増幅回路の回路例を図2に示す。差動増幅回路は、定電流源を構成するPチャネル型トランジスタ1、2と、差動入力の電圧Vin−、Vin+がゲートに印加されるPチャネル型トランジスタ3、4と、負荷のNチャネル型トランジスタ5、6と、出力段のNチャネル型トランジスタ7とを有して構成されている。
【0003】
Pチャネル型トランジスタ1、2のソースは、電源電圧VDDの電源端子に接続され、互いのゲートには最適なバイアス電圧Vbが印加され、そのバイアス電圧Vbに応じた定電流I1、I2がトランジスタ1、2に流れる。
【0004】
入力電圧Vin−、Vin+がゲートに印加されるPチャネル型トランジスタ3、4は、互いのソースがトランジスタ1のドレインに接続され、その電位差に応じた電流I3、I4が流れる。
【0005】
負荷のNチャネル型トランジスタ5、6は、カレントミラー接続され、それぞれのドレインがPチャネル型トランジスタ3、4のドレインに接続されている。そして、Nチャネル型トランジスタ5、6には等しい定電流が流れる。
【0006】
出力段のNチャネル型トランジスタ7は、ドレインがPチャネル型トランジスタ2のドレインに接続され、Pチャネル型トランジスタ4のドレインがゲートに接続されており、Pチャネル型トランジスタ4に流れる電流に応じたゲート電圧Vdを増幅した電圧Voをドレインから出力する。
【0007】
上記した差動増幅回路において、入力電圧Vin+が入力電圧Vin−と等しい場合には、Pチャネル型トランジスタ3、4に流れる電流I3、I4は等しい(I3=I4)。しかし、入力電圧Vin+が入力電圧Vin−よりも高い場合(Vin+>Vin−)には、Pチャネル型トランジスタ3に流れる電流I3は増加し、Pチャネル型トランジスタ4に流れる電流I4は減少する(I3>I4)。このため、Nチャネル型トランジスタ7のゲート電圧Vdは低下し、出力電圧Voは上昇する。また、入力電圧Vin+が入力電圧Vin−よりも低い場合(Vin−>Vin+)には、Pチャネル型トランジスタ3に流れる電流I3は減少し、Pチャネル型トランジスタ4に流れる電流I4は増加する(I4>I3)。このため、Nチャネル型トランジスタ7のゲート電圧Vdは上昇し、出力電圧Voは低下する。
【0008】
従って、この差動増幅回路は、入力電圧Vin+と入力電圧Vin−の電位差を増幅し、出力端子から出力電圧Voを出力する。
【0009】
【発明が解決しようとする課題】
上記した差動増幅回路は、同一チップ上に形成され、差動増幅回路を構成するPチャネル型トランジスタ1〜4とNチャネル型トランジスタ5〜7の閾値電圧Vtには、製造上のばらつきが生じる。そして、製造ばらつきでPチャネル型トランジスタ1〜4の閾値電圧Vtが低く、Nチャネル型トランジスタ5〜7の閾値電圧Vtが高くなると、電源電圧VDD、入力電圧Vin+、Vin−が低電圧の場合、Pチャネル型トランジスタ3、4に流れる電流I3、I4の変化量が小さくなる。このため、Nチャネル型トランジスタ7のゲート電圧Vdの変動幅が小さくなり、Nチャネル型トランジスタ7が正常にスイッチング動作しなくなるという問題がある。
【0010】
本発明は上記問題に鑑みたもので、電源電圧、差動入力の電圧が低電圧でも正常に動作する差動増幅回路を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、第1、第2の入力電圧(Vin−、Vin+)がゲートにそれぞれ印加される第1、第2のPチャネル型トランジスタ(3、4)と、
第1、第2のPチャネル型トランジスタ(3、4)に接続され、カレントミラー接続された第1、第2のNチャネル型トランジスタ(5、6)と、
第2のPチャネル型トランジスタ(4)に流れる電流(I4)に応じた電圧がゲート電圧として印加される出力段のNチャネル型トランジスタ(7)と、
第1、第2のPチャネル型トランジスタ(3、4)に定電流(I1)を供給する定電流回路(1)とを備え、第1、第2の入力電圧の電位差に応じた電圧(Vo)を出力段のNチャネル型トランジスタ(7)から出力するように構成された差動増幅回路において、
第1、第2のNチャネル型トランジスタ(5、6)に印加される電圧を緩和する第1の電圧緩和用Nチャネル型トランジスタ(8)と、出力段のNチャネル型トランジスタ(7)に印加される電圧を緩和する第2の電圧緩和用Nチャネル型トランジスタ(9)と、を備え、第2のNチャネル型トランジスタ(6)のドレインに第1の電圧緩和用トランジスタ(8)のゲートとドレインが接続され、第1、第2のNチャネル型トランジスタ(5、6)のゲートに第1の電圧緩和用トランジスタ(8)のソースが接続されており、出力段のNチャネル型トランジスタ(7)のドレインに第2の電圧緩和用Nチャネル型トランジスタ(9)のソースが接続され、第2の電圧緩和用Nチャネル型トランジスタ(9)のゲートに抵抗(10、11)によって電源電圧(VDD)を分圧した分圧電圧が印加されるようになっており、
第1、第2のNチャネル型トランジスタ(5、6)および出力段のNチャネル型トランジスタ(7)として第1、第2の電圧緩和用Nチャネル型トランジスタ(8、9)よりも低い閾値電圧で低い耐圧の低耐圧トランジスタを用いたことを特徴としている。
【0012】
第1、第2のNチャネル型トランジスタ(5、6)および出力段のNチャネル型トランジスタ(7)として第1、第2の電圧緩和用Nチャネル型トランジスタ(8、9)よりも低い閾値電圧で低い耐圧の低耐圧トランジスタを用いているので、電源電圧、差動入力の電圧が低電圧の場合でも、第1、第2のPチャネル型トランジスタ(3、4)に流れる電流(I3、I4)の変化量を大きくすることができ、出力段のNチャネル型トランジスタ(7)を正常にスイッチング動作させて出力電圧(Vo)をより確実に制御することができる。
【0013】
また、請求項1に記載の発明では、第1、第2の電圧緩和用Nチャネルトランジスタ(8、9)を備えているので、電源電圧が高電圧になったときでも低耐圧トランジスタ(5〜7)の動作を正常に行わせることができる。
【0014】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【0015】
【発明の実施の形態】
本発明の一実施形態を適用した差動増幅回路の構成を図1に示す。なお、図2に示すものと同一部分には、同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。
【0016】
この実施形態では、Nチャネル型トランジスタ5〜7として低耐圧トランジスタが用いられている。低耐圧トランジスタは、2.5V、3.3V等の低電源電圧において動作するように最適化されたもので、低電源電圧でも動作するように閾値電圧Vtが低く、ドレイン−ソース間抵抗も小さくなっている。Pチャネル型トランジスタ1〜4としては、耐圧が5Vのものが用いられている。なお、耐圧が5Vのトランジスタの閾値電圧Vtは、1.05V程度であるのに対し、耐圧が3.3Vのトランジスタの閾値電圧Vtは、0.55V程度である。
【0017】
このように負荷のNチャネル型トランジスタ5、6の闘値電圧Vtを低くすることにより、電源電圧VDD、入力電圧Vin+、Vin−が低電圧の場合でもPチャネル型トランジスタ3、4に流れる電流I3、I4の変化量を大きくすることができる。また、出力段のNチャネル型トランジスタ7の闘値電圧Vtを低くすることにより、出力段のNチャネル型トランジスタ7を正常にスイッチング動作させて出力電圧Voをより確実に制御することができる。
【0018】
従って、製造ばらつきでPチャネル型トランジスタ1〜4の闘値電圧Vtが低く、Nチャネル型トランジスタ5〜7の閾値電圧Vtが高くなった場合でも、出力段のNチャネル型トランジスタ7を動作させることができ、より大きな製造ばらつきでも出力電圧Voを制御することができる。
【0019】
また、Nチャネル型トランジスタ5〜7として低耐圧トランジスタを用いた場合、電源電圧VDDが高電圧になったときの耐圧が問題となる場合がある。そこで、この実施形態では、Nチャネル型トランジスタ5〜7に印加される電圧を緩和するためにNチャネル型トランジスタ8、9が設けられている。
【0020】
すなわち、Nチャネル型トランジスタ6のドレインに、Nチャネル型トランジスタ8のゲートとドレインが接続され、カレントミラー接続されたNチャネル型トランジスタ5、6のゲートに、Nチャネル型トランジスタ8のソースが接続されている。また、Pチャネル型トランジスタ2のドレインに、Nチャネル型トランジスタ9のドレインが接続され、Nチャネル型トランジスタ7のドレインにNチャネル型トランジスタ9のソースが接続されている。なお、Nチャネル型トランジスタ9のゲートには、抵抗10、11によって電源電圧VDDを分圧した分圧電圧が印加される。
【0021】
このような構成により、電源電圧VDDが高電圧になり、Nチャネル型トランジスタ6のドレイン電圧が耐圧以上の電圧の場合には、Nチャネル型トランジスタ8はオン状態となり、カレントミラー接続されたNチャネル型トランジスタ5、6のゲート電圧が上昇する。そして、Nチャネル型トランジスタ5、6のドレイン−ソース間電圧が小さくなり、Nチャネル型トランジスタ5、6のドレイン電圧が低下する。このようにして、Nチャネル型トランジスタ5、6のドレインに印加される電圧は緩和される。
【0022】
また、Nチャネル型トランジスタ9のゲートには、抵抗10、11によって電源電圧VDDを分圧した分圧電圧が印加されており、Nチャネル型トランジスタ9のドレイン−ソース間の電位差により、Nチャネル型トランジスタ7に印加される電圧が緩和される。なお、Nチャネル型トランジスタ9のゲート電圧、すなわち抵抗10、11による分圧電圧は、低電源電圧動作時、高電源電圧動作時のバランスを考えて設定されている。
【0023】
なお、本実施例では、Pチャネル型トランジスタ1〜4の耐圧が5Vで、低耐圧トランジスタの耐圧が3.3V、2.5Vの例を用いて説明したが、Pチャネル型トランジスタ1〜4の耐圧が3.3V、2.5Vのものを用いる場合、低耐圧トランジスタにはPチャネル型トランジスタ1〜4よりも低い耐圧、例えば、2.5V、1.2Vのものを用いればよい。また、Pチャネル型トランジスタ1〜4の耐圧が7Vのものを用いる場合には、低耐圧トランジスタにはPチャネル型トランジスタ1〜4よりも低い耐圧、例えば5V、2.5V、1.2Vのものを用いるなど、閾値電圧Vtが低くドレイン−ソース間抵抗の小さいトランジスタを用いればよい。
【図面の簡単な説明】
【図1】本発明の一実施形態における差動増幅回路の回路構成を示す図である。
【図2】従来の差動増幅回路の回路構成を示す図である。
【符号の説明】
1、2…定電流源のPチャネル型トランジスタ、
3、4…差動入力のPチャネル型トランジスタ、
5、6…負荷のNチャネル型トランジスタ、
7…出力段のNチャネル型トランジスタ、
8、9…電圧緩和用のNチャネル型トランジスタ。
Claims (1)
- 第1、第2の入力電圧(Vin−、Vin+)がゲートにそれぞれ印加される第1、第2のPチャネル型トランジスタ(3、4)と、
前記第1、第2のPチャネル型トランジスタ(3、4)に接続され、カレントミラー接続された第1、第2のNチャネル型トランジスタ(5、6)と、
前記第2のPチャネル型トランジスタ(4)に流れる電流(I4)に応じた電圧がゲート電圧として印加される出力段のNチャネル型トランジスタ(7)と、
前記第1、第2のPチャネル型トランジスタ(3、4)に定電流(I1)を供給する定電流回路(1)とを備え、前記第1、第2の入力電圧の電位差に応じた電圧(Vo)を前記出力段のNチャネル型トランジスタ(7)から出力するように構成された差動増幅回路において、
前記第1、第2のNチャネル型トランジスタ(5、6)に印加される電圧を緩和する第1の電圧緩和用Nチャネル型トランジスタ(8)と、前記出力段のNチャネル型トランジスタ(7)に印加される電圧を緩和する第2の電圧緩和用Nチャネル型トランジスタ(9)と、を備え、前記第2のNチャネル型トランジスタ(6)のドレインに前記第1の電圧緩和用トランジスタ(8)のゲートとドレインが接続され、前記第1、第2のNチャネル型トランジスタ(5、6)のゲートに前記第1の電圧緩和用トランジスタ(8)のソースが接続されており、前記出力段のNチャネル型トランジスタ(7)のドレインに前記第2の電圧緩和用Nチャネル型トランジスタ(9)のソースが接続され、前記第2の電圧緩和用Nチャネル型トランジスタ(9)のゲートに抵抗(10、11)によって電源電圧(VDD)を分圧した分圧電圧が印加されるようになっており、
前記第1、第2のNチャネル型トランジスタ(5、6)および前記出力段のNチャネル型トランジスタ(7)として前記第1、第2の電圧緩和用Nチャネル型トランジスタ(8、9)よりも低い閾値電圧で低い耐圧の低耐圧トランジスタを用いたことを特徴とする差動増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002070135A JP3855810B2 (ja) | 2002-03-14 | 2002-03-14 | 差動増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002070135A JP3855810B2 (ja) | 2002-03-14 | 2002-03-14 | 差動増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003273672A JP2003273672A (ja) | 2003-09-26 |
JP3855810B2 true JP3855810B2 (ja) | 2006-12-13 |
Family
ID=29200790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002070135A Expired - Fee Related JP3855810B2 (ja) | 2002-03-14 | 2002-03-14 | 差動増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3855810B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009058803A1 (en) * | 2007-10-30 | 2009-05-07 | Texas Instruments Incorporated | Low power low voltage differential signaling (lvds) output drivers |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100745989B1 (ko) | 2005-09-26 | 2007-08-06 | 삼성전자주식회사 | 차동 증폭기 |
JP2008015875A (ja) * | 2006-07-07 | 2008-01-24 | Matsushita Electric Ind Co Ltd | 電源回路 |
CN112865763A (zh) * | 2019-11-28 | 2021-05-28 | 长鑫存储技术有限公司 | 比较器 |
-
2002
- 2002-03-14 JP JP2002070135A patent/JP3855810B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009058803A1 (en) * | 2007-10-30 | 2009-05-07 | Texas Instruments Incorporated | Low power low voltage differential signaling (lvds) output drivers |
Also Published As
Publication number | Publication date |
---|---|
JP2003273672A (ja) | 2003-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7248079B2 (en) | Differential buffer circuit with reduced output common mode variation | |
US7764123B2 (en) | Rail to rail buffer amplifier | |
JP2004297462A (ja) | 差動増幅器 | |
US20020175739A1 (en) | Duty cycle integrator with tracking common mode feedback control | |
US7330056B1 (en) | Low power CMOS LVDS driver | |
US20080290942A1 (en) | Differential amplifier | |
US7683687B2 (en) | Hysteresis characteristic input circuit including resistors capable of suppressing penetration current | |
KR100205506B1 (ko) | 스위치가능한 전류-기준전압 발생기 | |
US7932712B2 (en) | Current-mirror circuit | |
US7061322B2 (en) | Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels | |
US7167052B2 (en) | Low voltage differential amplifier circuit for wide voltage range operation | |
EP1484659A2 (en) | Variable output-type current source circuit | |
US7218169B2 (en) | Reference compensation circuit | |
JP3855810B2 (ja) | 差動増幅回路 | |
US10924074B2 (en) | Slew boost circuit for an operational amplifier | |
JP2004274207A (ja) | バイアス電圧発生回路および差動増幅器 | |
JP3907640B2 (ja) | 過電流防止回路 | |
US5719524A (en) | Circuit having an input terminal for controlling two functions | |
US20110285466A1 (en) | Power amplifier circuit | |
JP2871309B2 (ja) | 電源電圧検知回路 | |
JPH08139531A (ja) | 差動アンプ | |
JP3945412B2 (ja) | レベルシフト回路 | |
EP1931032B1 (en) | Bias circuit | |
JP2647208B2 (ja) | A級プッシュプル出力回路 | |
JP2008235974A (ja) | 定電流制御回路および該回路を備えた半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060904 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |