CN102193574A - 一种高阶曲率补偿的带隙基准电压源 - Google Patents
一种高阶曲率补偿的带隙基准电压源 Download PDFInfo
- Publication number
- CN102193574A CN102193574A CN2011101205202A CN201110120520A CN102193574A CN 102193574 A CN102193574 A CN 102193574A CN 2011101205202 A CN2011101205202 A CN 2011101205202A CN 201110120520 A CN201110120520 A CN 201110120520A CN 102193574 A CN102193574 A CN 102193574A
- Authority
- CN
- China
- Prior art keywords
- circuit
- msub
- curvature compensation
- drain
- compensation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 18
- 238000009966 trimming Methods 0.000 description 17
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 230000001419 dependent effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000002363 auxin Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- UCDKONUHZNTQPY-UHFFFAOYSA-N bromhexine hydrochloride Chemical compound Cl.C1CCCCC1N(C)CC1=CC(Br)=CC(Br)=C1N UCDKONUHZNTQPY-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- SEOVTRFCIGRIMH-UHFFFAOYSA-N indole-3-acetic acid Chemical compound C1=CC=C2C(CC(=O)O)=CNC2=C1 SEOVTRFCIGRIMH-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
本发明公开了一种高阶曲率补偿的带隙基准电压源,具体包括启动电路、辅助基准电路与指数曲率补偿电路、对数曲率补偿电路和电流叠加电路。本发明的基准电压源通过辅助基准电路与指数曲率补偿电路在低温区采用了指数曲率补偿,通过对数曲率补偿电路在高温区采用了对数曲率补偿,使得温漂在全温度范围内得到了有效地减小,具有较好的温度稳定性和PSRR性能,而且可以在输入电压低至1.6V的状态下正常工作。本发明在实现低温漂的同时,减小了电路消耗的功耗,具有较低的工作电压。
Description
技术领域
本发明属于电源技术领域,具体涉及一种带隙基准电压源的设计。
背景技术
在很多模拟电路、数字电路以及数模混合电路的应用中,精确的基准电路由于其高精度和低温漂的特性起到了很重要的作用。基准电压要求在输入电压和温度变化的情况下保持稳定,而且需要与标准的制造工艺兼容。现在低压与低功耗是很多系统设计时需考虑的两条重要性能,特别是对于电池供电的产品。
由Widlar和Brokaw提出的传统带隙基准电路是一阶温度补偿的基准。由于VBE与温度的非线性关系,一阶温度补偿基准的温度系数一般被限制在20到100ppm/℃。因此,很多高阶温度补偿的方法被用来克服一阶温度补偿的局限性。Song等人和Lee等人提出的高阶温度补偿方法可以得到很小的温度系数,但是在功耗和最低工作电压方面不够优化。
发明内容
本发明的目的是克服现有的基准电压源存在的问题,提出了一种高阶曲率补偿的带隙基准电压源。
本发明的技术方案是:一种高阶曲率补偿的带隙基准电压源,包括启动电路、辅助基准电路与指数曲率补偿电路、对数曲率补偿电路和电流叠加电路,所述辅助基准电路与指数曲率补偿电路的输入端分别与所述启动电路的输出端连接,所述辅助基准电路与指数曲率补偿电路的输出端分别与所述对数曲率补偿电路和所述电流叠加电路连接,所述对数曲率补偿电路的输出端与所述电流叠加电路连接,所述电流叠加电路的输出即为基准电压。
所述辅助基准电路与指数曲率补偿电路包括PMOS管MP6、MP7、MP8,电阻R2、R3、R4和NPN管Q4、Q5,其中,PMOS管MP7和MP6的源极与衬底都与外部的电源相连,MP7栅漏短接并与MP6的栅极相连形成电流镜;NPN管Q5与Q4的基极相连,Q5的集电极与MP7的漏极相连;Q4的集电极与MP6的漏端相连,Q4的发射极连接电阻R2后与Q5的发射极连接并通过电阻R3连接到地;PMOS管MP8的源极与衬底短接并连到电源电压,栅极与MP6的漏极相连,漏极通过电阻R4连接到地;PMOS管MP7和MP6的漏极分别为辅助基准电路与指数曲率补偿电路的两个输出端。
所述对数曲率补偿电路包括PMOS管MP1、MP2、MP3,NMOS管MN1、MN2,NPN管Q1、Q2和电阻R1,其中,PMOS管MP1、MP2和MP3的源极与衬底分别连到外部的电源,MP1和MP2的栅极分别与所述辅助基准电路与指数曲率补偿电路的两个输出端即PMOS管MP6和MP7的漏极相连,NPN管Q1和Q2的基极连在一起,Q2的发射极接地, Q1的发射极经过电阻R1接地;PMOS管MP1的漏极接到Q1的集电极,MP2的漏极接到Q2的集电极;NMOS管MN1的栅极接到Q1的集电极,漏极接到外部的电源,源极接到Q1和Q2的基极,衬底接地;NMOS管MN2的栅极接Q2的集电极,源极接Q1的发射极,漏极接MP3的漏极,衬底接地;PMOS管MP3的栅极漏极短接,栅极即为对数曲率补偿电路的输出端。
所述电流叠加电路包括电阻R5、R6,PMOS管MP4、MP5、MP9,其中MP4、MP5、MP9的源极与衬底接到外部的电源,栅极与所述对数曲率补偿电路的输出端相连接;PMOS管MP4的漏极与MP5的漏极相连,栅极与MP6的漏极相连,漏极经过电阻R6接地;PMOS管MP9的栅极与MP6的漏极相连,漏极经过电阻R5连到MP4和MP5的漏极,MP9的漏极电压即为电流叠加后转化成的电压,即所述基准电压源的输出电压。
本发明的有益效果:本发明提出的高阶曲率补偿的带隙基准电压源,通过辅助基准电路与指数曲率补偿电路在低温区采用了指数曲率补偿,通过对数曲率补偿电路在高温区采用了对数曲率补偿,使得温漂在全温度范围内得到了有效地减小,具有较好的温度稳定性和PSRR性能,而且可以在输入电压低至1.6V的状态下正常工作。本发明在实现低温漂的同时,减小了电路消耗的功耗,具有较低的工作电压。
附图说明
图1为本发明的高阶曲率补偿的带隙基准电压源的结构示意图。
图2本发明高阶曲率补偿的带隙基准电压源的完整电路图。
图3为本发明实施例的对数曲率补偿的温度特性曲线。
图4本发明实施例的基准电压源的仿真温度特性示意图。
图5本发明实施例的基准电压源的测试温度特性曲线图。
图6本发明实施例的基准电压源的五颗样片修调后的测试温度特性曲线图。
图7本发明实施例的输出电压PSRR与频率的关系示意图。
具体实施方式
下面结合附图和具体的实施例对本发明做进一步的说明。
偏置在正向有源区的NPN管的基极-射极电压VBE与集电极电流的关系可以用下式表示:
VBE(T)=VG0-mVT-(η-ζ)VTlnT 公式(1)
其中,m是与温度无关的常数,ζ是集电极电流与温度相关的阶数,VT是热电压kT/q,k是波尔兹曼常数,q是一个电子所带的电荷,VG0是硅在0°K时的带隙电压,η=4-n,n是 载流子迁移率与温度相关的阶数,η通常是在3到4之间,典型情况下η取3.54。VTlnT项表现了VBE随温度的高阶非线性,一阶补偿涉及的是抵消与T相关的项,高阶补偿涉及的是抵消与高阶T相关的项。
本发明的高阶曲率补偿的带隙基准电压源的结构示意图如图1所示,包括启动电路100、辅助基准电路与指数曲率补偿电路200、对数曲率补偿电路300和电流叠加电路400,所述辅助基准电路与指数曲率补偿电路200的输入端分别与所述启动电路100的输出端连接,所述辅助基准电路与指数曲率补偿电路200的输出端分别与所述对数曲率补偿电路300和所述电流叠加电路400连接,所述对数曲率补偿电路300的输出端与所述电流叠加电路400连接,所述电流叠加电路400的输出即为基准电压。
电路启动完成后,辅助基准电路与指数曲率补偿电路200产生PTAT电流IPTAT和一阶温度补偿的基准电压VREF_AUX,然后利用VREF_AUX产生经过指数曲率补偿的与温度无关的电流ITI。IPTAT和ITI电流注入到对数曲率补偿电路300中,产生电流IPiecewise_LCC。这股电流在低温区为零,在高温区与对数项成比例。最后上述三股与温度相关的电流按照一定比例叠加起来,然后将叠加的电流转化为电压即得到高阶温度补偿的基准电压VREF。
电路中涉及到的电阻都是同一类型的电阻。为了方便描述,电阻的温度系数暂时忽略,电阻温度系数对基准电压的影响将在最后进行分析。
如图2所示,辅助基准电路与指数曲率补偿电路200(Auxiliary BGR and ECC)包括PMOS管MP6、MP7、MP8,电阻R2、R3、R4和NPN管Q4、Q5,其中,PMOS管MP7和MP6的源极与衬底都与外部的电源VDD相连,MP7栅漏短接并与MP6的栅极相连形成电流镜,Q5与Q4的基极相连,Q5的集电极与MP7的漏极相连,Q4的集电极与MP6的漏极相连,Q4的发射极连接电阻R2后与Q5的发射极连接并通过电阻R3连接到地,MP8的源极与衬底短接并连到电源电压,MP8的栅极与MP6的漏极相连,MP8的漏极通过R4连接到地,MP7和MP6的漏极分别为辅助基准电路与指数曲率补偿电路的两个输出端。
A点的电压就是一阶温度补偿的基准电压,VREF_AUX=VBE5+2R3VTlnN/R2,也可以得到IPTAT=VTlnN/R2,其中N是Q4和Q5发射极面积的比例。指数曲率补偿可以通过MP8和电阻R4构成的简单电路实现。经过指数曲率补偿的电流ITI为:
其中,β(T)是三极管的共发射极电流增益,2R4VTlnN/[R2β(T)]这一项表现了Q4和 Q5基极电流的影响,产生了指数补偿的电流。β(T)与温度T为指数关系,与发射极参杂浓度为指数函数的倒数。上述关系可以表达为β(T)=β∞exp[-ΔEG/(kT)],其中ΔEG是硅的带隙随发射极参杂浓度变窄的量,β∞是三极管共发射极电流增益的最大值,且β∞是与温度无关的。所以,ITI可以表示为:
其中,a0,a1,a2和a3都是与温度无关的常数。考虑公式(3)和公式(4),曲率补偿项表现出与温度有一个复杂的函数关系,因为它自身有很多高阶项所以才能抵消VBE5的曲率效应。通过设置合适的R4/R2,R3/R2,以及参数N的值,经过指数曲率补偿的ITI的温度系数就能最优化,那么ITI的温度系数在某些温度点就可以达到零。这就使得ITI类似于与温度无关的电流。
为了提高本发明的PSRR和线性调整率,电路包含了一个由MP8和电阻R4组成的负反馈环路。合理设置MP8的尺寸后,节点B、C的电压差可以大大减小,也可以起到稳定输出的作用。当VDD变化导致VREF_AUX上升后,B节点的电压也会升高,MP8的反向放大作用将会VREF_AUX下降,反之亦然。
如图2所示对数曲率补偿电路300(Piecewise Lcc)包括PMOS管MP1、MP2、MP3,NMOS管MN1、MN2,NPN管Q1、Q2和电阻R1,其中,MP1、MP2和MP3的源极与衬底分别连到外部的电源VDD,MP1和MP2的栅极分别与所述辅助基准电路与指数曲率补偿电路的两个输出端即PMOS管MP6和MP7的漏极相连,Q1和Q2的基极连在一起,Q2的发射极接地,Q1的发射极经过电阻R1接地,MP1的漏极接到Q1的集电极,MP2的漏极接到Q2的集电极,MN1的栅极接到Q1的集电极,MN1的漏极接到电源电压,MN1的源极接到Q1和Q2的基极,MN1的衬底接地,MN2的栅极接Q2的集电极,MN2的源极接Q1的发射极,MN2的漏极接MP3的漏极,MN2的衬底接地,MP3的栅极漏极短接,MP3的栅极即为对数曲率补偿电路的输出端。这里,流过MP1的电流是一股经过指数补偿的电流,流过MP2的电流是一股PTAT电流。
MN1管是用来减小Q1和Q2基极电流引入的误差。结合公式(1)、(3),得到IPiecewise_LCC的表达式为:
IPiecewise_LCC=[VTln(AT/C)-BC]/R1 公式(5)
其中,A=γkR4lnN/(qR2),α和γ是与温度无关的常数,B=αR1/R4, A和B都是与温度无关的常数,C类似于一个经过指数曲率补偿的基准的输出,可以近似将C看做零温系数的参数。因此,IPiecewise_LCC是与对数项成比例的。上述的结论是建立在VTln(AT/C)≥BC的条件下的,而当VTln(AT/C)<BC时,将没有输出电流。假设在温度点T1处有 成立,那么分段对数曲率补偿电流可以用下面的式子表示:
IPiecewise_LCC的温度特性如图4所示,在低温区为零,在高温区与对数项成比例。如果图3中所有的管子都工作在正向有源区,那么在低温区对数曲率补偿电流VTln(AT/C)/R1就小于ITI,在高温区对数曲率补偿电流则会大于ITI。因此,输出电流IPiecewise_LCC是非线性的,在低温区为零,在高温区非零。
如图2所示,电流叠加电路400(I-V Convertor)包括电阻R5、R6,PMOS管MP4、MP5、MP9,其中MP4、MP5、MP9的源极与衬底接到外部的电源VDD,栅极与所述对数曲率补偿电路的输出端相连接;MP4的漏极与MP5的漏极相连,栅极与MP6的漏极相连,漏极经过电阻R6接地,MP9的栅极与MP6的漏极相连,漏极经过电阻R5连到MP4和MP5的漏极,MP9的漏极电压即为电流叠加后转化成的电压,即电路的输出基准电压。这里,流过MP4的电流为一股分段的对数曲率补偿电流,流过MP5的电流为一股经过指数补偿的电流,流过MP9的电流为一股经过指数补偿的电流,
这种电阻电流叠加电路增加了温度补偿的灵活性。结合公式(3)和公式(6),基准电压可以表示为:
其中,D=αR6/R4+δ(R5+R6)/R4,E=R6/R1,F=δ(R5+R6)/R4,δ是一个与温度无关的常数,D,E,和F也是与温度无关的常数。αITI电流是用来在高温区产生一股对数曲率补偿的电流,以消除公式(5)中的BC项。这样可以使得设计和trimming的过程更加方 便。因此,本发明的高阶曲率补偿的基准通过简单的电路实现,没有附加更多的电路,而且输出电压的温度系数可在多个温度点为零。在低温区,T<T1,输出电压VREF是指数曲率补偿的,在高温区,T≥T1,对数曲率补偿项EVTln(AT/C)减小了高温时VBE5的非线性。因此,本发明基准的各种温度相关成份可以通过trimming分别进行优化。
从公式(7)可以看出,电路中所有的电阻都是以电阻比例的形式出现的。所以,采用同一类型的电阻可以大大减小电阻温度系数对输出基准电压的影响,电阻的温度系数只对Q5的集电极电流与温度相关的阶数有微小的影响,电阻温度系数对VBE5的影响可以通过trimming进行补偿。
为了保证温度特性,基准的trimming是必须考虑的。图2的结构比严格的电流模和电压模结构有更强的温度补偿灵活性。输出电压和各个温度成份的温度系数可以通过简单地改变电阻比例来进行修正。温度补偿可以在全温度范围内进行校正。本发明的trimming设计两个方面:一个是指数曲率补偿的trimming,另一个是对数曲率补偿的trimming。指数曲率补偿可以通过改变R3/R2,R4/R2,和R5/R4进行trimming,而对数曲率补偿可以通过改变R6/R1进行trimming。因此,第一个trimming步骤就是选择一个合适的R3/R2,使VREF_AUX为一阶温度补偿。第二个trimming步骤是选择合适的R4/R2优化指数曲率补偿。第三步是找到合适的R5/R4以将输出电压VREF设定到需要的值。最后一步是找到合适的R6/R1优化对数曲率补偿。本发明中,为了达到trimming效果,R3采用了4位,R4采用了6位,R5采用了2位,R1采用了5位进行修调,R2和R6都为固定值。
当输入上电,电路开始工作时,A节点电压为低,B节点电压为高,MS3导通。接下来,B节点电压降被拉低,MP8开始有电流流过。然后A节点电压上升。因此,本发明基准就脱离兼并态,进入所需要的稳定工作状态。当A节点电压超过某个值后,MS3将被关断。所以启动电路对基准电路的正常工作状态没有影响。
辅助基准电路与指数曲率补偿电路的最低工作电压由一个栅源电压,三极管饱和电压和电阻R3上电压之和决定。
其中,VSG(MP7),VTH(MP7)和VOV(MP7)分别代表栅源电压,阈值电压和MP7的过驱动电压。VCE-SAT(Q5)是Q5的饱和压降, 是电阻R3上的压降。分段对数曲率补偿电路的最低工作电压是:
VDD≥VSG(MN1)+|VOV(MP1)|+VBE(Q2)≈|VTH(MN1)|+|VOV(MP1)|+VBE(Q2) 公式(9)
其中,VTH(MN1)是MN1的阈值电压,VOV(MP1)是MP1的过驱动电压,VBE(Q2)是Q2的基极发射极电压。因为MN1偏置在亚阈值区附近,所以VSG(MN1)接近VTH(MN1)。VDD的另一个限制在输出节点:
VDD≥VREF+|VOV(MP9)| 公式(10)
其中,VOV(MP9)是MP9的过驱动电压,VREF是本发明的输出基准电压,电路所需的最小输入电压是上述三个限制中的最大值。MOSFET的过驱动电压一般设置在100mV-200mV,Q5的饱和压降大约为150mV-300mV。VREF和VREF_AUX都设置在1.2V左右。在0℃时,VTHN和|VTHP|分别为0.596V,0.6618V左右。所以,最低输入电压大约为1.5V。考虑到实际工艺和温度的变化,最低输入电压可以选择1.6V。
图4是基准电压源的仿真温度特性示意图。VREF_AUX是一阶温度补偿的,温度系数为66.3ppm/℃。经过ECC的VREF_AUX表示了指数曲率补偿与一阶温度补偿的综合效果。图中分段LCC曲线显示了分段对数曲率补偿的效果。整个温度范围可以用虚线分为两部分。在低温区,指数曲率补偿和VREF_AUX其主要作用。而在高温区,增加了对数曲率补偿以进一步减小VBE5的非线性。仿真结果表明,当输入电压为3.6V,温度范围为-40℃到110℃时,输出电压峰峰值为1.12mV,温度系数为6.2ppm/℃。与一阶温度补偿的VREF_AUX相比,温漂大约减小了10倍。VREF_AUX和其它电压平均值的差异主要是由于测试方法不同导致的。图4中VREF_AUX电压是直接从VREF_AUX节点测试得到的,而图4中的其它电压则是从电流转化为电压,其中包含了电阻R5和R6的比例。
图5为trimming后测试出的输出电压随温度的变化曲线。当输入电压为3.6V,温度范围为-40℃到100℃时,输出电压VREF只有0.07%的变化。当输入电压从1.6V变到5V,最小温度系数为5ppm/℃,最大温度系数为7.2ppm/℃。但是输出基准电压的变化并不大。这主要是由于本发明提出的先进的补偿技术。图6显示的是5个经过校正,有着最小温度系数的基准。在-40℃到100℃的温度范围,这5个基准的最大与最小的峰峰值电压的差距只有1.3mV。
图7是在3.6V输入电压,室温且无输出滤波电容的条件下,电源抑制比(PSRR,Power Supply Rejection Ratio)与频率(Hz)的关系图。本发明在1Khz以下的频率有70dB的PSRR,在10KHz以下的频率有大于55dB的PSRR。当使用共源共栅电流镜,PSRR的性能还可以 提高。但是,最低输入电压就将增大,这不符合低输入电压基准的设计要求,高频的PSRR可以通过在基准输出端增加滤波电容而得到改善。
本发明的带隙基准电压源,在低温时,电路采用指数曲率补偿;在高温时,电路采用基于VTlnT的对数曲率补偿。本基准具有较好的温度稳定性,在输入电压为3.6V时,-40℃到125℃的温度范围内温度系数(TC)为5ppm/℃;电路满足低电压工作的要求,可以在低至1.6V的电源电压下实现正常的工作;同时电路也具有较低的功耗,最大静态电流为25μA;电路实现简单,没有使用运放结构,从而避免了运放的失调影响;电阻的温度系数对输出的影响较小,同时基准输出的trimming也很方便。
本发明的带隙基准电压源,可以采用标准0.5-μmBiCMOS工艺实现。高阶温度曲率补偿是通过简单的电路,结合了指数曲率补偿和分段对数曲率补偿实现的。这种补偿方式所需电路非常简单,并且可以很容易地实现。同时,本发明也适用于通用的trimming过程。由于精度高、性能好,具有低静态电流与低工作电压,本发明的基准源可应用于很多混合信号系统。
本领域的普通技术人员将会意识到,这里所述的实施例是为了帮助读者理解本发明的原理,应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合,这些变形和组合仍然在本发明的保护范围内。
Claims (4)
1.一种高阶曲率补偿的带隙基准电压源,其特征在于,包括启动电路、辅助基准电路与指数曲率补偿电路、对数曲率补偿电路和电流叠加电路,所述的辅助基准电路与指数曲率补偿电路的输入端分别与所述启动电路的输出端连接,所述辅助基准电路与指数曲率补偿电路的输出端分别与所述对数曲率补偿电路和所述电流叠加电路连接,所述对数曲率补偿电路的输出端与所述电流叠加电路连接,所述电流叠加电路的输出即为基准电压源。
2.根据权利要求1所述的高阶曲率补偿的带隙基准电压源,其特征在于,所述辅助基准电路与指数曲率补偿电路包括PMOS管MP6、MP7、MP8,电阻R2、R3、R4和NPN管Q4、Q5,其中,PMOS管MP7和MP6的源极与衬底都与外部的电源相连,MP7栅漏短接并与MP6的栅极相连形成电流镜;NPN管Q5与Q4的基极相连,Q5的集电极与MP7的漏极相连;Q4的集电极与MP6的漏端相连,Q4的发射极连接电阻R2后与Q5的发射极连接并通过电阻R3连接到地;PMOS管MP8的源极与衬底短接并连到电源电压,栅极与MP6的漏极相连,漏极通过电阻R4连接到地;PMOS管MP7和MP6的漏极分别为辅助基准电路与指数曲率补偿电路的两个输出端。
3.根据权利要求2所述的高阶曲率补偿的带隙基准电压源,其特征在于,所述对数曲率补偿电路包括PMOS管MP1、MP2、MP3,NMOS管MN1、MN2,NPN管Q1、Q2和电阻R1,其中,PMOS管MP1、MP2和MP3的源极与衬底分别连到外部的电源,MP1和MP2的栅极分别与所述辅助基准电路与指数曲率补偿电路的两个输出端即PMOS管MP6和MP7的漏极相连,NPN管Q1和Q2的基极连在一起,Q2的发射极接地,Q1的发射极经过电阻R1接地;PMOS管MP1的漏极接到Q1的集电极,MP2的漏极接到Q2的集电极;NMOS管MN1的栅极接到Q1的集电极,漏极接到外部的电源,源极接到Q1和Q2的基极,衬底接地;NMOS管MN2的栅极接Q2的集电极,源极接Q1的发射极,漏极接MP3的漏极,衬底接地;PMOS管MP3的栅极漏极短接,栅极即为对数曲率补偿电路的输出端。
4.根据权利要求2或3所述的高阶曲率补偿的带隙基准电压源,其特征在于,所述电流叠加电路包括电阻R5、R6,PMOS管MP4、MP5、MP9,其中MP4、MP5、MP9的源极与衬底接到外部的电源,栅极与所述对数曲率补偿电路的输出端相连接;PMOS管MP4的漏极与MP5的漏极相连,栅极与MP6的漏极相连,漏极经过电阻R6接地;PMOS管MP9的栅极与MP6的漏极相连,漏极经过电阻R5连到MP4和MP5的漏极,MP9的漏极电压即为电流叠加后转化成的电压,即所述基准电压源的输出电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110120520 CN102193574B (zh) | 2011-05-11 | 2011-05-11 | 一种高阶曲率补偿的带隙基准电压源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110120520 CN102193574B (zh) | 2011-05-11 | 2011-05-11 | 一种高阶曲率补偿的带隙基准电压源 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102193574A true CN102193574A (zh) | 2011-09-21 |
CN102193574B CN102193574B (zh) | 2013-06-12 |
Family
ID=44601773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201110120520 Expired - Fee Related CN102193574B (zh) | 2011-05-11 | 2011-05-11 | 一种高阶曲率补偿的带隙基准电压源 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102193574B (zh) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102591395A (zh) * | 2012-03-06 | 2012-07-18 | 中国电子科技集团公司第二十四研究所 | 具有带隙基准源功能的恒流源电路 |
CN102591394A (zh) * | 2012-02-24 | 2012-07-18 | 电子科技大学 | 一种带隙基准电压源 |
CN102707760A (zh) * | 2012-06-26 | 2012-10-03 | 天津大学 | 实现带隙基准电路低温漂的装置 |
CN102981545A (zh) * | 2012-12-03 | 2013-03-20 | 东南大学 | 一种高阶曲率补偿的带隙基准电压电路 |
CN102981546A (zh) * | 2012-11-23 | 2013-03-20 | 国民技术股份有限公司 | 指数补偿带隙基准电压源 |
CN103226371A (zh) * | 2013-03-27 | 2013-07-31 | 四川和芯微电子股份有限公司 | 具有温度曲率补偿的基准电压源 |
CN103365331A (zh) * | 2013-07-19 | 2013-10-23 | 天津大学 | 一种二阶补偿基准电压产生电路 |
CN104181969A (zh) * | 2014-08-27 | 2014-12-03 | 电子科技大学 | 一种无电阻全cmos温度曲率补偿电路 |
CN104914915A (zh) * | 2015-05-08 | 2015-09-16 | 河北新华北集成电路有限公司 | 高精度的负压分段补偿带隙基准电压源电路 |
CN105159381A (zh) * | 2015-08-13 | 2015-12-16 | 电子科技大学 | 一种具有指数补偿特性的带隙基准电压源 |
CN107390769A (zh) * | 2017-08-18 | 2017-11-24 | 电子科技大学 | 一种高阶曲率校正基准电压源 |
CN111273722A (zh) * | 2020-02-05 | 2020-06-12 | 电子科技大学 | 一种高电源抑制比的双环控制带隙基准电路 |
CN114020088A (zh) * | 2021-11-02 | 2022-02-08 | 苏州华矽共创信息技术合伙企业(有限合伙) | 一种适用于低电流增益型npn三极管的带隙基准电压源 |
CN114489223A (zh) * | 2022-02-21 | 2022-05-13 | 重庆邮电大学 | 一种用于dc-dc开关电源芯片的高psrr带隙电压源电路 |
CN115877908A (zh) * | 2023-03-02 | 2023-03-31 | 盈力半导体(上海)有限公司 | 一种带隙电压基准电路及其二阶非线性校正电路和芯片 |
CN118708013A (zh) * | 2024-08-28 | 2024-09-27 | 苏州汉天下电子有限公司 | 带隙基准电路和射频模组 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101369162A (zh) * | 2007-08-16 | 2009-02-18 | 精工电子有限公司 | 基准电压电路 |
CN101441489A (zh) * | 2008-12-29 | 2009-05-27 | 苏州市华芯微电子有限公司 | 实现高psrr的集成电路及方法 |
JP2010029009A (ja) * | 2008-07-23 | 2010-02-04 | Ricoh Co Ltd | 電源回路及びその電源回路を使用したシステム電源装置 |
CN101999106A (zh) * | 2008-06-09 | 2011-03-30 | 慧帝科技(深圳)有限公司 | 带隙基准电压发生器 |
CN202075651U (zh) * | 2011-05-11 | 2011-12-14 | 电子科技大学 | 一种高阶曲率补偿的带隙基准电压源 |
-
2011
- 2011-05-11 CN CN 201110120520 patent/CN102193574B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101369162A (zh) * | 2007-08-16 | 2009-02-18 | 精工电子有限公司 | 基准电压电路 |
CN101999106A (zh) * | 2008-06-09 | 2011-03-30 | 慧帝科技(深圳)有限公司 | 带隙基准电压发生器 |
JP2010029009A (ja) * | 2008-07-23 | 2010-02-04 | Ricoh Co Ltd | 電源回路及びその電源回路を使用したシステム電源装置 |
CN101441489A (zh) * | 2008-12-29 | 2009-05-27 | 苏州市华芯微电子有限公司 | 实现高psrr的集成电路及方法 |
CN202075651U (zh) * | 2011-05-11 | 2011-12-14 | 电子科技大学 | 一种高阶曲率补偿的带隙基准电压源 |
Non-Patent Citations (1)
Title |
---|
毛伟等: "一种新型的指数曲率补偿带隙基准源", 《微电子学》 * |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102591394A (zh) * | 2012-02-24 | 2012-07-18 | 电子科技大学 | 一种带隙基准电压源 |
CN102591394B (zh) * | 2012-02-24 | 2013-11-06 | 电子科技大学 | 一种带隙基准电压源 |
CN102591395A (zh) * | 2012-03-06 | 2012-07-18 | 中国电子科技集团公司第二十四研究所 | 具有带隙基准源功能的恒流源电路 |
CN102707760A (zh) * | 2012-06-26 | 2012-10-03 | 天津大学 | 实现带隙基准电路低温漂的装置 |
CN102981546A (zh) * | 2012-11-23 | 2013-03-20 | 国民技术股份有限公司 | 指数补偿带隙基准电压源 |
CN102981546B (zh) * | 2012-11-23 | 2015-05-06 | 国民技术股份有限公司 | 指数补偿带隙基准电压源 |
CN102981545B (zh) * | 2012-12-03 | 2014-08-13 | 东南大学 | 一种高阶曲率补偿的带隙基准电压电路 |
CN102981545A (zh) * | 2012-12-03 | 2013-03-20 | 东南大学 | 一种高阶曲率补偿的带隙基准电压电路 |
CN103226371A (zh) * | 2013-03-27 | 2013-07-31 | 四川和芯微电子股份有限公司 | 具有温度曲率补偿的基准电压源 |
CN103365331A (zh) * | 2013-07-19 | 2013-10-23 | 天津大学 | 一种二阶补偿基准电压产生电路 |
CN104181969A (zh) * | 2014-08-27 | 2014-12-03 | 电子科技大学 | 一种无电阻全cmos温度曲率补偿电路 |
CN104914915A (zh) * | 2015-05-08 | 2015-09-16 | 河北新华北集成电路有限公司 | 高精度的负压分段补偿带隙基准电压源电路 |
CN105159381A (zh) * | 2015-08-13 | 2015-12-16 | 电子科技大学 | 一种具有指数补偿特性的带隙基准电压源 |
CN107390769A (zh) * | 2017-08-18 | 2017-11-24 | 电子科技大学 | 一种高阶曲率校正基准电压源 |
CN107390769B (zh) * | 2017-08-18 | 2018-10-16 | 电子科技大学 | 一种高阶曲率校正基准电压源 |
CN111273722A (zh) * | 2020-02-05 | 2020-06-12 | 电子科技大学 | 一种高电源抑制比的双环控制带隙基准电路 |
CN114020088A (zh) * | 2021-11-02 | 2022-02-08 | 苏州华矽共创信息技术合伙企业(有限合伙) | 一种适用于低电流增益型npn三极管的带隙基准电压源 |
CN114020088B (zh) * | 2021-11-02 | 2022-12-02 | 苏州中科华矽半导体科技有限公司 | 一种适用于低电流增益型npn三极管的带隙基准电压源 |
CN114489223A (zh) * | 2022-02-21 | 2022-05-13 | 重庆邮电大学 | 一种用于dc-dc开关电源芯片的高psrr带隙电压源电路 |
CN114489223B (zh) * | 2022-02-21 | 2024-07-19 | 重庆邮电大学 | 一种用于dc-dc开关电源芯片的高psrr带隙电压源电路 |
CN115877908A (zh) * | 2023-03-02 | 2023-03-31 | 盈力半导体(上海)有限公司 | 一种带隙电压基准电路及其二阶非线性校正电路和芯片 |
CN115877908B (zh) * | 2023-03-02 | 2023-04-28 | 盈力半导体(上海)有限公司 | 一种带隙电压基准电路及其二阶非线性校正电路和芯片 |
CN118708013A (zh) * | 2024-08-28 | 2024-09-27 | 苏州汉天下电子有限公司 | 带隙基准电路和射频模组 |
Also Published As
Publication number | Publication date |
---|---|
CN102193574B (zh) | 2013-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102193574B (zh) | 一种高阶曲率补偿的带隙基准电压源 | |
CN106125811B (zh) | 一种超低温漂高电源抑制比带隙基准电压源 | |
CN108052154B (zh) | 一种无运放高阶低温漂带隙基准电路 | |
Zhou et al. | A 1.6-V 25-$\mu $ A 5-ppm/$^{\circ} $ C curvature-compensated bandgap reference | |
CN102147632B (zh) | 一种无电阻的带隙基准电压源 | |
US8305068B2 (en) | Voltage reference circuit | |
CN102622031B (zh) | 一种低压高精度带隙基准电压源 | |
CN101419478B (zh) | 一种带隙基准参考源电路及设计方法 | |
CN112859996B (zh) | 一种低压高精度带隙基准电路 | |
CN106774592A (zh) | 一种无双极晶体管的高阶温度补偿带隙基准参考电路 | |
CN103389766B (zh) | 一种亚阈值非带隙基准电压源 | |
CN102323842A (zh) | 一种高阶温度补偿的带隙电压基准源 | |
CN104111688B (zh) | 一种具有温度监测功能的BiCMOS无运放带隙电压基准源 | |
CN103197716A (zh) | 一种降低失调电压影响的带隙基准电压电路 | |
CN104199509A (zh) | 一种用于带隙基准源的温度补偿电路 | |
CN102541133A (zh) | 一种全温度范围补偿的电压基准源 | |
CN108052150B (zh) | 一种带高阶曲率补偿的带隙基准电压源 | |
CN114489221B (zh) | 一种带隙基准电压源电路及带隙基准电压源 | |
CN103399612B (zh) | 无电阻的带隙基准源 | |
CN103970169A (zh) | 一种高电源抑制比的高精度电流源电路 | |
CN103412610A (zh) | 低功耗无电阻全cmos电压基准电路 | |
CN202041870U (zh) | 一种无电阻的带隙基准电压源 | |
CN210270647U (zh) | 一种基于温度补偿的基准电流源电路和芯片 | |
CN216792774U (zh) | 低温度漂移系数的低电源电压基准电路 | |
CN102147631A (zh) | 一种非带隙电压基准源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130612 Termination date: 20160511 |