CN103365331A - 一种二阶补偿基准电压产生电路 - Google Patents

Abstract

本发明公开了一种二阶补偿基准电压产生电路，本发明基于SiGe BiCMOS工艺，通过对传统帯隙基准PTAT电流进行镜像复制，利用SiGe BiCMOS工艺中的NPN晶体管组成的PTAT电流平方生成电路产生与温度平方成比例的电流来补偿V_BE的高阶项，进而得到高精度的基准电压源。本发明的核心思想是通过PTAT电流和PTAT平方电流分别产生与温度一次项和二次项相关的电压项，补偿V_BE中对应的非线性项，进而得到高精度的基准电压。因此，PTAT电流平方产生电路为本发明的核心电路模块。本发明降低了基准电路的复杂度，提高了基准电压的稳定性，满足了高性能模/数转换器、数/模转换器以及其它高性能集成电路的应用。

Description

一种二阶补偿基准电压产生电路

技术领域

本发明涉及微电子电路技术领域，特别涉及一种高精度、低温度系数的BiCMOS(双极互补金属氧化物半导体)基准电压源电路。

背景技术

基准源通常是指在电路中做电压基准和电流基准的精准、稳定的信号源。随着集成电路产业的不断发展，高性能模/数转换器（ADC）、数/模转换器（DAC）、电源管理等集成电路芯片设计中，高精度、低温度系数、高稳定的基准源设计十分关键。

典型的CMOS（互补金属氧化物半导体）帯隙基准源的工作原理是：利用CMOS工艺中寄生双极晶体管的具有负温度系数的基极-发射极电压V_BE和在不同电流密度下具有正温度系数的基极-发射级电压的差值△V_BE以适当的权值相加，从而达到零温度系数的目的。衡量电压基准源的一个重要的指标是温度系数TC(Temperature Coefficient)，其表达式为：

ppm/℃(其中ppm为百万分之一)

其中，V_max和V_min分别表示基准电压最大值和最小值，V_average表示基准电压平均值，T_max和T_min分别表示温度最高值和最低值。

典型的一阶补偿基准源电路结构如图1所示。其中，运算放大器OTA所形成的反馈环路迫使其正负输入端的电压维持相等，假设双极晶体管Q1、Q2的发射结面积比为N，则Q1、Q2的基极-发射级电压差为所以流过电阻R₁、R₂两条支路的电流相等，且均与绝对温度成正比（PTAT），即

由此可以得出基准电压

$V_{\mathrm{ref}}=V_{\mathrm{BE}2}+\frac{R_2}{R_1}\frac{\mathrm{kT}}{q}1n\left(N\right)$

其中，V_BE2为晶体管Q2的基极-发射级电压，k为玻尔兹曼常数，q是电子电量，T为绝对温度。

由于双极晶体管的基极-发射级电压V_BE具有负温度系数，约为-2mV/℃，而△V_BE具有正温度系数，约为0.085mV/℃。因此，适当地选择电阻比值R₂/R₁和晶体管Q1、Q2的发射结面积比N，可以使V_ref中温度的一阶项相互抵消，得到一个低温度系数的基准电压V_ref，典型一阶补偿的温度系数一般在10～50ppm/℃。由此可见，典型帯隙基准源仅对基极-发射级电压V_BE的一阶线性部分进行补偿，因而精度有限，无法满足高精度模拟电路和数模混合电路对基准电压的要求。

为了克服一阶温度补偿基准源的稳定性和精确性的限制，科研人员提出了多种高阶补偿技术以获得高精度、高稳定性的基准电压，如分段曲率校正、指数温度补偿以及温度的二阶补偿等曲率补偿技术，其温度系数约为3～10ppm/℃，使得基准源性能得到大幅提升。然而这些技术都是基于标准CMOS工艺的二阶补偿电路，由于采用复杂的电路结构，使得基准源占用芯片面积大，且由于器件失配引起输出电压的稳定性变差。

发明内容

本发明提供了一种二阶补偿基准电压产生电路，本发明降低了基准电路的复杂度，提高了基准电压的稳定性，满足了高性能模/数转换器（ADC）、数/模转换器（DAC）以及其它高性能集成电路的应用，详见下文描述：

本发明基于SiGeBiCMOS工艺，通过对传统帯隙基准PTAT电流进行镜像复制，利用SiGeBiCMOS工艺中的NPN晶体管组成的PTAT电流平方生成电路产生与温度平方成比例的电流来补偿V_BE的高阶项，进而得到高精度的基准电压源。本发明的核心思想是通过PTAT电流和PTAT平方电流分别产生与温度一次项和二次项相关的电压项，补偿V_BE中对应的非线性项，进而得到高精度的基准电压。因此，PTAT电流平方产生电路为本发明的核心电路模块。

一种二阶补偿基准电压产生电路，所述二阶补偿基准电压产生电路包括：PTAT电流生成电路、PTAT电流平方生成电路、第四PMOS管和第五电阻，其中，

所述PTAT电流生成电路包括：第一PMOS管的源级接电源，第一PMOS管漏极接第三电阻，所述第三电阻的另一端接第六NPN晶体管的基极和集电极，所述第六NPN晶体管的发射极接第五电阻，所述第五电阻另一个端口接地；第二PMOS管源级接所述电源，第二PMOS管漏级接第二电阻，所述第二电阻另一端接第一电阻，第一电阻的另一端接第七NPN晶体管基极和集电极，所述第七NPN晶体管发射极接第五电阻，第五电阻另一个端口接所述地；运算放大器的反向输入端接所述第六NPN晶体管基极和集电极，所述运算放大器的同向输入端接所述第二电阻和所述第一电阻之间，所述运算放大器输出端接所述第一PMOS管、所述第二PMOS管的栅级；

所述PTAT电流平方生成电路包括：第五PMOS管的源级接所述电源，所述第五PMOS管栅级接所述第一PMOS管、所述第二PMOS管栅级，所述第五PMOS管漏级接第一NPN晶体管集电极和基极，所述第一NPN晶体管发射级接第三NPN晶体管集电极和基极，所述第三NPN晶体管发射级接地；第二NPN晶体管集电极接所述电源，所述第二NPN晶体管基极接第一NPN晶体管基极，所述第二NPN晶体管发射级接第四NPN晶体管集电极，所述第四NPN晶体管基级接第三NPN晶体管基极，所述第四NPN晶体管发射级接地；第四电阻一端接所述第四NPN晶体管集电极，另一端接所述地；第三PMOS管源级接所述电源，所述第三PMOS管栅级和漏极短接，所述第三PMOS管漏极接第五NPN晶体管集电极，所述第五NPN晶体管基极接所述第四NPN晶体管集电极，所述第五NPN晶体管发射级接所述地；

所述第四PMOS管源级接所述电源，所述第四PMOS管栅级接所述第三PMOS管栅级，第四PMOS管漏级接所述第五电阻。

本发明提供的技术方案的有益效果是：本发明提供的PTAT电流平方补偿基准电压源，可有效提高基准电压的精度，仿真结果表明其温度系数仅为1.58ppm/℃，优于绝大多数CMOS工艺实现基准源的输出精度；本发明提供的PTAT电流平方补偿基准电压源电路结构简单，仅通过对传统帯隙电路中PTAT电流镜像复制，通过简单的PTAT电流平方生成电路即可产生与温度平方相关项，进而来补偿V_BE中的二次项，功耗较低，可用于高精度的模/数转换器（ADC）、数/模转换器（DAC）等电路中，具有很高的实用价值。

附图说明

图1给出了传统帯隙基准源原理图；

图2给出了本发明设计的二阶补偿基准电压产生电路；

图3给出了本发明设计的电压基准源的电压-温度关系仿真曲线。

附图中，各部件的列表如下：

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

为了降低基准电路的复杂度，提高基准电压的稳定性，满足高性能模/数转换器（ADC）、数/模转换器（DAC）以及其它高性能集成电路的应用，本发明实施例提供了一种二阶补偿基准电压产生电路，参见图2，详见下文描述：

本发明提供了一种PTAT电流平方补偿模式的基准电压源。该基准电压源是在现有的一阶温度补偿基础上，通过镜像原有帯隙基准源所产生的PTAT电流，利用PTAT电流平方生成电路产生与温度平方相关的电流项，将此电流注入电阻转换为与温度平方相关的电压，进而与传统一阶补偿的基准电压进行叠加补偿。因此，本发明提供的PTAT电流平方补偿模式的基准电压源包括：

PTAT电流生成电路，产生PTAT电流及一阶补偿。

PTAT电流平方生成电路，用于产生PTAT平方电流。

PTAT电流生成电路：第一PMOS管M1的源级接电源VDD，第一PMOS管M1漏极接第三电阻R₃，第三电阻R₃的另一端接第六NPN晶体管Q6的基极和集电极，第六NPN晶体管Q6的发射极接第五电阻R₅，第五电阻R₅另一个端口接地GND。第二PMOS管M2源级接电源VDD，第二PMOS管M2漏级接第二电阻R₂，第二电阻R₂另一端接第一电阻R₁，第一电阻R₁的另一端接第七NPN晶体管Q7基极和集电极，第七NPN晶体管Q7发射极接第五电阻R₅，第五电阻R₅另一个端口接地GND。运算放大器OTA的反向输入端接第六NPN晶体管Q6基极和集电极(即B点)，运算放大器OTA的同向输入端接第二电阻R₂和第一电阻R₁之间(即A点)，运算放大器OTA输出端接第一PMOS管M1、第二PMOS管M2的栅级。

PTAT电流平方生成电路：第五PMOS管M5的源级接电源VDD，第五PMOS管M5栅级接第一PMOS管M1、第二PMOS管M2栅级，第五PMOS管M5漏级接第一NPN晶体管Q1集电极和基极，第一NPN晶体管Q1发射级接第三NPN晶体管Q3集电极和基极，第三NPN晶体管Q3发射级接地GND。第二NPN晶体管Q2集电极接电源VDD，第二NPN晶体管Q2基极接第一NPN晶体管Q1基极，第二NPN晶体管Q2发射级接第四NPN晶体管Q4集电极，第四NPN晶体管Q4基级接第三NPN晶体管Q3基极，第四NPN晶体管Q4发射级接地GND。第四电阻R₄一端接第四NPN晶体管Q4集电极，另一端接地GND。第三PMOS管M3源级接电源VDD，第三PMOS管M3栅级和漏极短接，第三PMOS管M3漏极接第五NPN晶体管Q5集电极，第五NPN晶体管Q5基极接第四NPN晶体管Q4集电极，第五NPN晶体管Q5发射级接地GND。

第四PMOS管M4源级接电源VDD，第四PMOS管M4栅级接第三PMOS管M3栅级，第四PMOS管M4漏级接第五电阻R₅。

本发明设计的PTAT电流平方补偿基准电压源，通过引入阻值等于第二电阻R₂的第三电阻R₃，消除了因第一PMOS管M1的漏源电压与第二PMOS管M2的漏源电压不等引起的电流失配。运算放大器OTA的同向和反向输入端分别接在A、B两点，输出接在第一PMOS管M1、第二PMOS管M2栅级。通过引入深度负反馈使得A、B两点电压相等，进而产生流过第一电阻R₁的PTAT电流，对基准源产生一阶温度补偿。

PTAT电流平方生成电路中，通过第五PMOS管M5镜像复制PTAT电流生成电路产生的PTAT电流，进而产生PTAT平方电流。具体产生原理如下：

V_BE1+V_BE3=V_BE2+V_BE5

其中，V_BE为双极晶体管的基极-发射极电压。

由于 $V_{\mathrm{BE}}=V_{T}1n\frac{I_C}{I_S},$ 上式转化为

$V_{T}1n\frac{I_{C1}}{I_S}+V_{T}1n\frac{I_{C3}}{I_S}=V_{T}1n\frac{I_{C2}}{I_S}+V_{T}1n\frac{I_{C5}}{I_S}$

其中，V_T=kTq，k为波尔兹曼常数，T为绝对温度，q为电子电量，I_S为反向饱和电流，I_C为集电极电流。

利用对数函数的性质lnA+lnB=ln(A×B)，可得：

I_C1×I_C3=I_C2×I_C5

因为I_C1=I_C3=I_PTAT，所以

$I_{C5}=\frac{I_{\mathrm{PTAT}}^2}{I_{C2}}$

定义第三NPN晶体管Q3与第四NPN晶体管Q4发射极面积比为Y，则

$I_{C4}=\frac{I_{C3}}{Y}=\frac{I_{\mathrm{PTAT}}}{Y}$

$I_{C2}=I_{C4}+I_{R4}=\frac{I_{\mathrm{PTAT}}}{Y}+I_{\mathrm{CTAT}}$

由上可得

$I_{C5}=\frac{I_{\mathrm{PTAT}}^2}{\frac{I_{\mathrm{PTAT}}}{Y}+I_{\mathrm{CTAT}}}=\frac{{\left(\frac{V_{T}1n\left(X\right)}{R_1}\right)}^2}{\frac{V_{T}1n\left(X\right)}{{\mathrm{YR}}_1}+\frac{V_{\mathrm{BE}5}}{R_4}}$

其中，I_CTAT=V_BE5/R₄，由于V_BE5与温度负相关，所以电流I_CTAT与温度负相关；X为第七NPN晶体管Q7与第六NPN晶体管Q6发射级面积比；V_T=kT/q，k为波尔兹曼常数，T为绝对温度，q为电子电量。

由此可见，合理地设置X、Y、R₁和R₄的数值可使I_C5的分母项与温度近似无关，获得与PTAT电流平方相关的项。

第四PMOS管M4镜像复制PTAT电流平方电路所生成的PTAT平方电流，并将此电流注入第五电阻R₅，产生与温度平方相关的电压项，补偿V_BE温度系数中的平方项。

具体推导如下所示：

$V_{\mathrm{ref}}=V_{\mathrm{BE}7}+V_{R_5}+V_{R_1}+V_{R_2}$

$V_{R_5}=(I_{C5}+2\×I_{\mathrm{PTAT}})\×R_5=(\frac{{\left(\frac{V_{T}1n\left(X\right)}{R_1}\right)}^2}{\frac{V_{T}1n\left(X\right)}{{\mathrm{YR}}_1}+\frac{V_{\mathrm{BE}5}}{R_4}}+2\×\frac{V_{T}1n\left(X\right)}{R_1})\×R_5$

$V_{R_1}=I_{\mathrm{PTAT}}\×R_1=\frac{V_{T}1n\left(X\right)}{R_1}\×R_1=V_{T}1n\left(X\right)$

$V_{R_2}=I_{\mathrm{PTAT}}\×R_2=\frac{V_{T}1n\left(X\right)}{R_1}\×R_2$

由上式可得

$V_{\mathrm{ref}}=V_{\mathrm{BE}7}+V_{T}1n\left(X\right)+\frac{V_{T}1n\left(X\right)}{R_1}\×R_2+(\frac{{\left(\frac{V_{T}1n\left(X\right)}{R_1}\right)}^2}{\frac{V_{T}1n\left(X\right)}{{\mathrm{YR}}_1}+\frac{V_{\mathrm{BE}5}}{R_4}}+2\×\frac{V_{T}1n\left(X\right)}{R_1})\×R_5$

整理上式可得，基准电压表达式为

$V_{\mathrm{ref}}=V_{\mathrm{BE}7}+\frac{V_{T}1n\left(X\right)}{R_1}\×({2R}_5+R_1+R_2)+\frac{{\left(\frac{V_{T}1n\left(X\right)}{R_1}\right)}^2}{\frac{V_{T}1n\left(X\right)}{{\mathrm{YR}}_1}+\frac{V_{\mathrm{BE}5}}{R_4}}\×R_5$

由上式可知，合理地设置双极晶体管的发射级面积比X和Y，以及电阻R₁、R₂、R₄、R₅的阻值，即可获得二阶温度补偿的高精度帯隙基准电压源。

基于图2所示的电路结构，采用仿真工具对上述参数进行优化，当X=3，Y=5，R₁=2.88KΩ，R₂=30.9KΩ，R₄=100KΩ，R₅=3KΩ时，所设计基准源具有最佳性能，基准电压仿真曲线参见图3，横坐标代表温度，纵坐标代表基准电压，通过图3可以看出，基准电压约为1.128V，经计算温度系数仅为1.58ppm/℃。

本领域技术人员可以理解附图只是一个优选实施例的示意图，上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (1)

1.一种二阶补偿基准电压产生电路，其特征在于，所述二阶补偿基准电压产生电路包括：PTAT电流生成电路、PTAT电流平方生成电路、第四PMOS管和第五电阻，其中，

所述PTAT电流生成电路包括：第一PMOS管的源级接电源，第一PMOS管漏极接第三电阻，所述第三电阻的另一端接第六NPN晶体管的基极和集电极，所述第六NPN晶体管的发射极接第五电阻，所述第五电阻另一个端口接地；第二PMOS管源级接所述电源，第二PMOS管漏级接第二电阻，所述第二电阻另一端接第一电阻，第一电阻的另一端接第七NPN晶体管基极和集电极，所述第七NPN晶体管发射极接第五电阻，第五电阻另一个端口接所述地；运算放大器的反向输入端接所述第六NPN晶体管基极和集电极，所述运算放大器的同向输入端接所述第二电阻和所述第一电阻之间，所述运算放大器输出端接所述第一PMOS管、所述第二PMOS管的栅级；

所述PTAT电流平方生成电路包括：第五PMOS管的源级接所述电源，所述第五PMOS管栅级接所述第一PMOS管、所述第二PMOS管栅级，所述第五PMOS管漏级接第一NPN晶体管集电极和基极，所述第一NPN晶体管发射级接第三NPN晶体管集电极和基极，所述第三NPN晶体管发射级接地；第二NPN晶体管集电极接所述电源，所述第二NPN晶体管基极接第一NPN晶体管基极，所述第二NPN晶体管发射级接第四NPN晶体管集电极，所述第四NPN晶体管基级接第三NPN晶体管基极，所述第四NPN晶体管发射级接地；第四电阻一端接所述第四NPN晶体管集电极，另一端接所述地；第三PMOS管源级接所述电源，所述第三PMOS管栅级和漏极短接，所述第三PMOS管漏极接第五NPN晶体管集电极，所述第五NPN晶体管基极接所述第四NPN晶体管集电极，所述第五NPN晶体管发射级接所述地；

所述第四PMOS管源级接所述电源，所述第四PMOS管栅级接所述第三PMOS管栅级，第四PMOS管漏级接所述第五电阻。

Images