CN116736927B - 电流基准源电路及芯片 - Google Patents

Abstract

本公开涉及一种电流基准源电路及芯片，提高了电流基准源的温度稳定性。电流基准源电路包括：正温度系数电流产生电路，用于生成正温度系数电流；负温度系数电流产生电路，用于生成负温度系数电流；叠加电路，分别与所述正温度系数电流产生电路和所述负温度系数电流产生电路相连，用于根据所述正温度系数电流和所述负温度系数电流，生成基准电流；补偿电路，与所述叠加电路的输出端相连，用于生成补偿电流以及根据所述基准电流生成第一镜像电流，并根据所述第一镜像电流和所述补偿电流输出偏置电流。

Description

电流基准源电路及芯片

技术领域

本公开涉及集成电路涉及领域，具体地，涉及一种电流基准源电路及芯片。

背景技术

电流基准源作为偏置模块，广泛用于集成电路的设计中，且电流基准源的性能会影响到整个集成电路的精度和性能，尤其是在振荡器的设计中，电流基准源用于作为振荡器的充放电电流，从而控制振荡器的占空比，因此在很宽的温度范围内，需要保证电流基准源有小的温度系数。

发明内容

本公开的目的是提供一种电流基准源电路及芯片，提高了电流基准源的温度稳定性。

为了实现上述目的，第一方面，本公开提供一种电流基准源电路，所述电路包括：

正温度系数电流产生电路，用于生成正温度系数电流；

负温度系数电流产生电路，用于生成负温度系数电流；

叠加电路，分别与所述正温度系数电流产生电路和所述负温度系数电流产生电路相连，用于根据所述正温度系数电流和所述负温度系数电流，生成基准电流；

补偿电路，与所述叠加电路的输出端相连，用于生成补偿电流以及根据所述基准电流生成第一镜像电流，并根据所述第一镜像电流和所述补偿电流输出偏置电流。

可选地，所述补偿电路包括第一电流镜以及补偿电流产生电路，所述第一电流镜的输入端与所述叠加电路相连，所述第一电流镜的输出端与所述补偿电流产生电路相连；

所述第一电流镜用于对所述基准电流进行镜像处理，生成所述第一镜像电流；

所述补偿电流产生电路用于生成补偿电流。

可选地，所述补偿电流产生电路包括电流减法器和电流平方器；

所述电流减法器用于产生分段线性电流，并作为分段线性电流源与所述电流平方器相连；

所述电流平方器用于根据所述分段线性电流生成补偿电流。

可选地，所述电流减法器包括第一子模块、第二子模块，所述第一子模块与所述第二子模块均外接PTAT电流发生器和基准电流。

可选地，所述第一子模块包括MOS管M21、M22、M23、M24、M29以及M30；

其中，所述M29的栅极外接PTAT电流发生器，所述M29的漏极与所述M23的漏极、所述M23的栅极、所述M24的栅极、所述M30的漏极相连，所述M29的源极与电源VDD相连，所述M30的栅极接入基准电流，所述M23的源极与所述M21的漏极、所述M21的栅极、所述M22的栅极相连，所述M22的漏极与所述M24的源极相连，所述M21的源极、所述M22的源极、所述M30的源极接地。

可选地，所述第二子模块包括MOS管M25、M26、M27、M28、M31以及M32；

其中，所述M31的栅极接入基准电流，所述M31的漏极与所述M28的漏极、所述M28的栅极、所述M27的栅极、所述M32的漏极相连，所述M31的源极与电源VDD相连，所述M32的栅极均外接PTAT电流发生器，所述M28的源极与所述M26的漏极、所述M26的栅极、所述M25的栅极相连，所述M25的漏极与所述M27的源极相连，所述M25的源极、所述M25的源极、所述M32的源极接地，所述M27的漏极与M24的漏极相连，作为所述电流减法器的输出端。

可选地，所述电流平方器包括MOS管M33、M34、M35、M36、M37、M38、M39、M40、M41、第一基准电流源以及第二基准电流源；

其中，所述M33的漏极与所述M33的栅极、所述M34的栅极、所述第一基准电流源的正端相连，所述M33的源极与所述M35的栅极、所述M35的漏极相连，所述M35的源极、所述M36的源极以及所述M37的源极与电源VDD相连，所述M36的漏极与所述M36的栅极、所述M37的栅极、所述M34的源极以及所述分段线性电流源的正端相连，所述M37的漏极与所述M38的漏极、所述M38的栅极、所述M40的栅极、所述分段线性电流源的正端、所述第二基准电流源的正端相连，所述M38的源极与所述M39的漏极、所述M39的栅极、所述M41的栅极相连，所述M41的漏极与所述M40的源极相连，所述第一基准电流源的负端、所述第二基准电流源的负端、所述分段线性电流源的负端、所述M39的源极以及所述M41的源极接地，所述M40的漏极作为所述电流平方器的输出端。

可选地，所述第一电流镜包括MOS管M17、M18、M19以及M20；

其中，所述M17的漏极与所述M17的栅极、所述M18的栅极、所述M19的源极相连，所述M19的漏极与所述M19的栅极、所述M20的栅极相连，作为所述第一电流镜的输入端，所述M20的源极与所述M18的漏极相连，所述M17的源极与所述M18的源极接地，所述M20的漏极作为所述第一电流镜的输出端。

可选地，所述叠加电路包括MOS管M13、M14、M15以及M16；

其中，所述M13的源极与所述M14的漏极相连，所述M13的栅极、所述M14的栅极与所述正温度系数电流产生电路相连，所述M15的源极与所述M16的漏极相连，所述M15的栅极、所述M16的栅极与所述负温度系数电流产生电路相连，所述M14的源极、所述M16的源极与电源VDD相连，所述M13的漏极与所述M15的漏极相连，并作为所述叠加电路的输出端。

第二方面，本公开提供一种芯片，包括第一方面所述的电流基准源电路。

通过上述技术方案，在正温度系数电流和负温度系数电流的基础上，结合补偿电流对基准电流进行补偿，以消除电流基准源电路中的第一晶体管的发射极基极电压的非线性温度依赖性，从而提高了电流基准源电路的温度稳定性。

本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。

附图说明

附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：

图1是根据本公开示例性实施例示出的一种电流基准源电路的框图。

图2是现有的一种电流基准源电路的电路图。

图3是现有的一种电流基准源电路的基准电流基准温度特性图。

图4是根据本公开示例性实施例示出的一种电流基准源电路的电路图。

图5是根据本公开示例性实施例示出的一种补偿电路的电路图。

图6是根据本公开示例性实施例示出的一种电流减法器的电路图。

图7是根据本公开示例性实施例示出的一种电流减法器的温度特性图。

图8是根据本公开示例性实施例示出的分段线性电流温度特性图。

图9是根据本公开示例性实施例示出的一种电流平方器的电路图。

图10是根据本公开示例性实施例示出的补偿电流温度特性图。

图11是根据本公开示例性实施例示出的偏置电流温度特性图。

具体实施方式

以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本公开的基本构想，虽图示中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。

正如背景技术所言，需在很宽的温度范围内保证电流基准源有小的温度系数，现有的电流基准源电路主要通过两条温度系数相反的电流进行叠加，参见图2，现有的电流基准源电路包括负温度系数电流产生电路10、正温度系数电流产生电路20以及叠加电路30。

现有的电流基准源电路利用第一晶体管Q1的发射极基极电压V_BE1、第一晶体管Q1的发射极基极电压V_BE1与第二晶体管Q2的发射极基极电压V_BE2之差ΔV_BE，产生温度系数近乎相反的两路基本电流，通过一定比重的叠加可以使得电流基准源电路输出的基准电流具有较好的温度系数。但电流基准源电路中的双极型晶体管的基极-发射极不随晶体管的温度而线性变化，因此，现有的电流基准源电路输出的基准电流具有输出抛物线曲率响应和二阶温度相关性，参见图3，基准电流与温度之间成“彩虹”形状，导致电流基准源不稳定，从而影响到利用电流基准源的整个电路的精度和性能。

有鉴于此，本公开提供一种电流基准电路及芯片，在正温度系数电流和负温度系数电流的基础上，结合补偿电流对基准电流进行补偿，以消除电流基准源电路中的第一晶体管的发射极基极电压的非线性温度依赖性，从而提高了电流基准源电路的温度稳定性。

图1是根据本公开示例性实施例示出的一种电流基准源电路的框图，参见图1，该电流基准源电路可以包括：

负温度系数电流产生电路10，用于生成负温度系数电流。

示例地，参见图4，负温度系数电流产生电路10包括第一晶体管Q1、第一电阻R1、MOS管M1～M6，M1的源极与第一电阻R1的第一端相连，M1的栅极与M2的栅极、M2的漏极、M4的漏极相连，M1的漏极与M3的漏极、M3的栅极、M4的栅极相连，M2的源极与第一晶体管Q1的发射极相连，M3的源极与M5的漏极、M5的栅极、M6的栅极相连，M4的源极与M6的漏极相连，M5的源极和M6的源极接电源VDD，第一电阻R1的第二端、第一晶体管Q1的基极、第一晶体管的集电极接地。MOS管M1～M6组成套叠威尔逊电流镜，其输出阻抗更大，使得电流传输精度更高，保证了M1的源极和M2的源极两点的电压一致。负温度系数电流产生电路10中共源供栅的结构抑制了MOS管的长度调制效应，在忽略MOS管的短沟道效应的情况下，可以得到负温度系数电流I₁：

I₁＝V_BE1/R₁(1)，

其中，V_BE1表示第一晶体管Q1的发射极基极电压。

示例地，V_BE1与温度相关，其表达式可以展开为：

其中，T_r表示第一晶体管Q1的参考温度，V_G(T_r)表示第一晶体管Q1在参考温度下的外推带隙电压，η表示第一晶体管Q1的过程相关常数，θ表示第一晶体管Q1的集电极电流的温度相关阶数，表示V_BE1的非线性温度依赖性。

正温度系数电流产生电路20，用于生成正温度系数电流。

示例地，参见图4，正温度系数电流产生电路20包括第二晶体管Q2、第三晶体管Q3、第二电阻R2、MOS管M7～M12，M7的源极与第二电阻R2的第一端相连，M7的栅极与M8的栅极、M8的漏极、M10的漏极相连，M7的漏极与M9的漏极、M9的栅极、M10的栅极相连，M8的源极与第三晶体管Q3的发射极相连，M9的源极与M11的漏极、M11的栅极、M12的栅极相连，M10的源极与M12的漏极相连，M11的源极和M12的源极接电源VDD，第二电阻R2的第二端与第二晶体管Q2的发射极相连，第二晶体管Q2的基极与第二晶体管Q2的集电极、第三晶体管Q3的基极、第三晶体管Q3的集电极相连后接地。第二晶体管Q2和第三晶体管Q3的发射区面积之比为1：n，正温度系数电流产生电路20生成正温度系数电流I₂：

I₂＝(V_BE1-V_BE2)/R₂＝ΔV_BE/R₂＝V_T·lnn/R₂(3)，

其中，V_BE2表示第二晶体管Q2的发射极基极电压，V_T表示正温度系数电流产生电路在温度T时的电压。

叠加电路30，分别与负温度系数电流产生电路10和正温度系数电流产生电路20相连，用于根据正温度系数电流和负温度系数电流，生成基准电流。

示例地，叠加电路30对正温度系数电流与负温度系数电流镜像叠加，得到基准电流。

补偿电路40，与叠加电路30的输出端相连，用于生成补偿电流以及根据基准电流生成第一镜像电流，并根据第一镜像电流和补偿电流输出偏置电流。

示例地，补偿电路40通过补偿电流对第一镜像电流进行补偿，得到偏置电流I_REF：

I_REF＝K₃I_R+I_COMP(4)，

其中，K₃表示I_R的加权系数，I_R表示基准电流，I_COMP表示补偿电流。

本公开在现有的电流基准源电路的基础上，新增补偿电路，实现在正温度系数电流和负温度系数电流的基础上，将补偿电流与基准电流进行叠加，输出偏置电流，以使偏置电流具有较低的温度系数，从而提高了电流基准源电路的性能。因补偿电流与晶体管的阈值电压无关，因此通过补偿电流对基准电流进行补偿得到的偏置电流受晶体管工艺变化的影响较小，从而消除了电流基准源电路中晶体管的发射极基极电压的非线性温度的依赖性。

为了便于本领域技术人员更加理解本公开提供的电流基准源电路，下面对电流基准源电路涉及的子电路或元部件进行详细举例说明。

在一可行的实施例中，参见图4，叠加电路30包括MOS管M13、M14、M15以及M16；

其中，M13的源极与M14的漏极相连，M13的栅极、M14的栅极与正温度系数电流产生电路相连，M15的源极与M16的漏极相连，M15的栅极、M16的栅极与负温度系数电流产生电路相连，M14的源极、M16的源极与电源VDD相连，M13的漏极与M15的漏极相连，并作为叠加电路的输出端。

示例地，叠加电路30对负温度系数电流I₁和正温度系数电流I₂进行叠加，得到基准电流I_R：

I_R＝K₁·I₁+K₂·I₂＝K₁·V_BE1/R₁+K₂·ΔV_BE/R₂(5)，

其中，K₁表示I₁的加权系数，K₂表示I₂的加权系数，K₁＝(W/L)_13，14/(W/L)_3，5，K₂＝(W/L)_15，16/(W/L)_9，11，W表示MOS管的宽，L表示MOS管的长，如(W/L)_13，14表示MOS管M13和M14的宽长比。

示例地，将公式(4)代入公式(5)可得：

I_REF＝K₃·K₁·V_BE1/R₁+K₃·K₂·ΔV_BE/R₂+I_COMP

＝K₃·K₁·V_BE1/R₁+K₃·K₂·V_T·lnn/R₂+I_COMP(6)。

在一可行的实施例中，参见图5，补偿电路40包括第一电流镜41以及补偿电流产生电路42，第一电流镜41的输入端与叠加电路30相连，第一电流镜41的输出端与补偿电流产生电路42相连；

第一电流镜41用于对基准电流进行镜像处理，生成第一镜像电流。

补偿电流产生电路42用于生成补偿电流。

示例地，第一电流镜41对输入的基准电流进行镜像处理，输出第一镜像电流，补偿电流产生电路42生成补偿电流I_COMP，I_COMP是二阶曲率补偿电流，将I_COMP与KI_R进行叠加，输出偏置电流I_REF。

在一可行的实施例中，参见图5，第一电流镜41包括MOS管M17、M18、M19以及M20；

其中，M17的漏极与M17的栅极、M18的栅极、M19的源极相连，M19的漏极与M19的栅极、M20的栅极相连，作为第一电流镜41的输入端，M20的源极与M18的漏极相连，M17的源极与M18的源极接地，M20的漏极作为第一电流镜41的输出端。

示例地，第一电流镜41的输入端输入基准电流I_R，第一电流镜41对基准电流I_R进行镜像处理，输出第一镜像电流KI_R，K表示基准电流I_R的加权系数。

在一可行的实施例中，参见图6和图8，补偿电流产生电路42包括电流减法器421和电流平方器422；

电流减法器421用于产生分段线性电流，并作为分段线性电流源与电流平方器422相连；

电流平方器422用于根据分段线性电流生成补偿电流。

示例地，电流减法器421产生分段线性电流I_S，电流平方器422对分段线性电流进行平方从而生成补偿电流I_COMP。

其中，I_S＝m|T-T_r|(7)，

m表示常数。

本公开中电流减法器和电流平方器对于电流的运算与晶体管的阈值电压无关，因此，电流减法器和电流平方器受晶体管的工艺变化的影响范围较小，所以，电流减法器和电流平方器的运行过程的变化不会对补偿电流造成影响，电流减法器和电流平方器可一致的消除电流基准源电路中第一晶体管的发射极基极电压的非线性温度的依赖性。

在一可行的实施例中，参见图6，电流减法器421包括第一子模块4211、第二子模块4212，第一子模块4211与第二子模块4212均外接PTAT电流发生器和基准电流I_R。

其中，PTAT电流发生器以与常规带隙电压基准相同的方式产生PTAT电流I_PTAT。

示例地，第一子模块用于分别对基准电流以及PTAT电流发生器输出的PTAT电流进行镜像处理，得到对应基准电流的第二镜像电流以及对应PTAT电流的第三镜像电流，并将第二镜像电流与第三镜像电流相减，得到第一线性电流。

示例地，第二子模块用于分别对基准电流以及PTAT电流发生器输出的PTAT电流进行镜像处理，得到对应基准电流的第二镜像电流以及对应PTAT电流的第三镜像电流，并将第三镜像电流与第二镜像电流相减，得到第二线性电流，对第一线性电流和第二线性电流进行镜像处理，得到对应第一线性电流的第一镜像线性电流和对应第二线性电流的第二镜像线性电流，对第一镜像线性电流和第二镜像线性电流求和，生成分段线性电流。

示例地，第一子模块4211和第二子模块4212均分别对基准电流I_R和PTAT电流发生器输出的PTAT电流I_PTAT进行镜像处理，将第一子模块4211及第二子模块4212镜像处理后的电流相加，产生分段线性电流I_S。

示例地，参见图7和图8，基准电流I_R和PTAT电流I_PTAT的镜像电流m1I₃在温度处于T_r时相等，m1表示电流镜的尺寸比，I₃表示PTAT电流，将第一子模块4211和第二子模块4212的输出电流相加，生成分段线性电流I_S，分段线性电流I_S在温度处于Tr时为零：

I_S＝m2|I_R-m1I₃|＝m|T-T_r|(8)，

m2表示电流减法器中的电流镜的比例系数。

在一可行的实施例中，参见图6，第一子模块4211包括MOS管M21、M22、M23、M24、M29以及M30；

其中，M29的栅极外接PTAT电流发生器，M29的漏极与M23的漏极、M23的栅极、M24的栅极、M30的漏极相连，M29的源极与电源VDD相连，M30的栅极接入基准电流，M23的源极与M21的漏极、M21的栅极、M22的栅极相连，M22的漏极与M24的源极相连，M21的源极、M22的源极、M30的源极接地。

示例地，M29镜像PTAT电流，且M29的尺寸比为m1，M30镜像基准电流I_R，在M29的源极漏极电流大于M30的源极漏极电流，即：I_{ds M29}＞I_{ds M30}的情况下，I_{ds M21}＝m1·I_PTAT-I_R，在M29的源极漏极电流小于M30的源极漏极电流，即：I_{ds M29}＜I_{ds M30}的情况下，I_{ds M21}＝0。

在一可行的实施例中，参见图6，第二子模块4212包括MOS管M25、M26、M27、M28、M31以及M32；

其中，M31的栅极接入基准电流，M31的漏极与M28的漏极、M28的栅极、M27的栅极、M32的漏极相连，M31的源极与电源VDD相连，M32的栅极均外接PTAT电流发生器，M28的源极与M26的漏极、M26的栅极、M25的栅极相连，M25的漏极与M27的源极相连，M25的源极、M25的源极、M32的源极接地，M27的漏极与M24的漏极相连，作为电流减法器的输出端。

示例地，M32镜像PTAT电流，且M32的尺寸比为m1，M31镜像基准电流I_R，在M31的源极漏极电流大于M32的源极漏极电流，即：I_{ds M31}＞I_{ds M32}的情况下，I_{ds M26}＝m1·I_PTAT-I_R，在M31的源极漏极电流小于M32的源极漏极电流，即：I_{ds M31}＜I_{ds M30}的情况下，I_{ds M26}＝0。

在一可行的实施例中，参见图9，电流平方器422包括MOS管M33、M34、M35、M36、M37、M38、M39、M40、M41、第一基准电流源以及第二基准电流源；

其中，M33的漏极与M33的栅极、M34的栅极、第一基准电流源的正端相连，M33的源极与M35的栅极、M35的漏极相连，M35的源极、M36的源极以及M37的源极与电源VDD相连，M36的漏极与M36的栅极、M37的栅极、M34的源极以及分段线性电流源的正端相连，M37的漏极与M38的漏极、M38的栅极、M40的栅极、分段线性电流源的正端、第二基准电流源的正端相连，M38的源极与M39的漏极、M39的栅极、M41的栅极相连，M41的漏极与M40的源极相连，第一基准电流源的负端、第二基准电流源的负端、分段线性电流源的负端与M39的源极以及M41的源极相连后接地，M40的漏极作为电流平方器422的输出端。

其中，叠加电路30可通过电流镜像的方式接入电流平方器421中，简化为第一基准电流源和第二基准电流源为电流平方器422提供基准电流I_R，电流减法器422可通过电流镜像的方式接入电流平方器421中，简化为电流减法器421的分段线性电流源，用于为电流平方器422提供分段线性电流I_S。

示例地，电流平方器422中，M34的源极和M37的漏极可分别通过电流镜像与分段线性电流源相连。

示例地，电流平方器422对电流减法器421输出的分段线性电流I_S进行平方运算，输出补偿电流I_COMP：

示例地，参见图10，补偿电流I_COMP的温度特性具有抛物线形状，即“倒彩虹”形状，因此，可通过对电流基准源电路中的第一电阻R1、第二电阻R2以及分段线性电流I_S的选择，去除电流基准源电路中基准电流的曲率。

示例地，参见图3、图10以及图11，将补偿电流I_COMP与基准电流I_R进行叠加，得到偏置电流I_REF。

需要说明的是，本公开中的补偿电路还可用于其它电路，从而对其它参数进行补偿，即不对补偿的对象进行限制，例如，可应用在电压基准源的产生电路中，通过电流减法器和电流平方器组成的补偿电路都在本公开的保护范围内。

基于同样的发明构思，本公开还提供一种芯片，包括上述基准源电路。

本公开在现有的电流基准源电路的基础上，新增补偿电路，实现在正温度系数电流和负温度系数电流的基础上，将补偿电流与基准电流进行叠加，输出偏置电流，以使偏置电流具有较低的温度系数，从而提高了电流基准源电路的性能。因补偿电流与晶体管的阈值电压无关，因此通过补偿电流对基准电流进行补偿得到的偏置电流受晶体管工艺变化的影响较小，从而消除了电流基准源电路中晶体管的发射极基极电压的非线性温度的依赖性。

以上结合附图详细描述了本公开的优选实施方式，但是，本公开并不限于上述实施方式中的具体细节，在本公开的技术构思范围内，可以对本公开的技术方案进行多种简单变型，这些简单变型均属于本公开的保护范围。

另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。

此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。

Claims (8)

1.一种电流基准源电路，其特征在于，所述电路包括：

正温度系数电流产生电路，用于生成正温度系数电流；

负温度系数电流产生电路，用于生成负温度系数电流；

叠加电路，分别与所述正温度系数电流产生电路和所述负温度系数电流产生电路相连，用于根据所述正温度系数电流和所述负温度系数电流，生成基准电流；

补偿电路，与所述叠加电路的输出端相连，用于生成补偿电流以及根据所述基准电流生成第一镜像电流，并根据所述第一镜像电流和所述补偿电流输出偏置电流；

所述补偿电路包括第一电流镜以及补偿电流产生电路，所述第一电流镜的输入端与所述叠加电路相连，所述第一电流镜的输出端与所述补偿电流产生电路相连；

所述第一电流镜用于对所述基准电流进行镜像处理，生成所述第一镜像电流；

所述补偿电流产生电路用于生成补偿电流；

所述补偿电流产生电路包括电流减法器和电流平方器；

所述电流减法器用于产生分段线性电流，并作为分段线性电流源与所述电流平方器相连；

所述电流平方器用于根据所述分段线性电流生成补偿电流。

2.根据权利要求1所述的电流基准源电路，其特征在于，所述电流减法器包括第一子模块、第二子模块，所述第一子模块与所述第二子模块均外接PTAT电流发生器和基准电流。

3.根据权利要求2所述的电流基准源电路，其特征在于，所述第一子模块包括MOS管M21、M22、M23、M24、M29以及M30；

其中，所述M29的栅极外接PTAT电流发生器，所述M29的漏极与所述M23的漏极、所述M23的栅极、所述M24的栅极、所述M30的漏极相连，所述M29的源极与电源VDD相连，所述M30的栅极接入基准电流，所述M23的源极与所述M21的漏极、所述M21的栅极、所述M22的栅极相连，所述M22的漏极与所述M24的源极相连，所述M21的源极、所述M22的源极、所述M30的源极接地。

4.根据权利要求2所述的电流基准源电路，其特征在于，所述第二子模块包括MOS管M25、M26、M27、M28、M31以及M32；

其中，所述M31的栅极接入基准电流，所述M31的漏极与所述M28的漏极、所述M28的栅极、所述M27的栅极、所述M32的漏极相连，所述M31的源极与电源VDD相连，所述M32的栅极均外接PTAT电流发生器，所述M28的源极与所述M26的漏极、所述M26的栅极、所述M25的栅极相连，所述M25的漏极与所述M27的源极相连，所述M25的源极、所述M26的源极、所述M32的源极接地，所述M27的漏极与M24的漏极相连，作为所述电流减法器的输出端。

5.根据权利要求1-4任一项所述的电流基准源电路，其特征在于，所述电流平方器包括MOS管M33、M34、M35、M36、M37、M38、M39、M40、M41、第一基准电流源以及第二基准电流源；

其中，所述M33的漏极与所述M33的栅极、所述M34的栅极、所述第一基准电流源的正端相连，所述M33的源极与所述M35的栅极、所述M35的漏极相连，所述M35的源极、所述M36的源极以及所述M37的源极与电源VDD相连，所述M36的漏极与所述M36的栅极、所述M37的栅极、所述M34的源极以及所述分段线性电流源的正端相连，所述M37的漏极与所述M38的漏极、所述M38的栅极、所述M40的栅极、所述分段线性电流源的正端、所述第二基准电流源的正端相连，所述M38的源极与所述M39的漏极、所述M39的栅极、所述M41的栅极相连，所述M41的漏极与所述M40的源极相连，所述第一基准电流源的负端、所述第二基准电流源的负端、所述分段线性电流源的负端、所述M39的源极以及所述M41的源极接地，所述M40的漏极作为所述电流平方器的输出端。

6.根据权利要求1所述的电流基准源电路，其特征在于，所述第一电流镜包括MOS管M17、M18、M19以及M20；

其中，所述M17的漏极与所述M17的栅极、所述M18的栅极、所述M19的源极相连，所述M19的漏极与所述M19的栅极、所述M20的栅极相连，作为所述第一电流镜的输入端，所述M20的源极与所述M18的漏极相连，所述M17的源极与所述M18的源极接地，所述M20的漏极作为所述第一电流镜的输出端。

7.根据权利要求2所述的电流基准源电路，其特征在于，所述叠加电路包括MOS管M13、M14、M15以及M16；

其中，所述M13的源极与所述M14的漏极相连，所述M13的栅极、所述M14的栅极与所述正温度系数电流产生电路相连，所述M15的源极与所述M16的漏极相连，所述M15的栅极、所述M16的栅极与所述负温度系数电流产生电路相连，所述M14的源极、所述M16的源极与电源VDD相连，所述M13的漏极与所述M15的漏极相连，并作为所述叠加电路的输出端。

8.一种芯片，其特征在于，包括权利要求1-7任一项所述的电流基准源电路。