CN106708150A - 一种分段多阶补偿的高精度电压及电流基准电路 - Google Patents

Abstract

本发明涉及一种分段多阶补偿的高精度电压及电流基准电路，该基准电路用于产生稳定基准电压及电流，为内部其他模块提供电压及电流偏置。本发明中的基准电路是一种片上电路，包括基础带隙电路、低温一阶负温度系数补偿电路、高温高阶正温度系数补偿电路、稳压修调电路、修调逻辑电路。通过对基础带隙电压进行分段多阶补偿，该基准电路具有较高的温度稳定性，在较大温度范围内输出偏差较小。通过修调电路的设计，可对工艺偏差造成的输出偏移进行调整，进一步保证了输出电压的精度。本发明基准电路结构简单、精度高，适用于各种模拟集成电路。

Description

一种分段多阶补偿的高精度电压及电流基准电路

技术领域

本发明涉及一种高精度电压及电流基准电路，尤其涉及一种具有分段多阶补偿、可修调的高精度电压及电流基准电路，属于模拟集成电路技术领域。

背景技术

带隙基准电压源是集成电路中必不可少的电路模块。带隙基准电压多用于为系统内部其他电路模块提供精准的电压偏置，或者，由其转化为高精度的电流，为电路模块提供稳定的电流偏置，因此其被广泛应用于模拟电路、数模混合电路、部分数字电路等电路系统中。随微电子技术的发展及应用需求，电路中的基准源被要求对外界温度的变化、工艺参数以及电源电压具有较为不敏感的优良特性。因此，高精度、高电源抑制比的基准源具有较高的设计意义及应用需求。

如图1所示为一般的带隙基准电路结构图，电路由三极管、电阻、晶体管及放大器组成。其中晶体管Ma、晶体管Mb及晶体管Mc具有相同的宽长比，组成电流镜结构，使得流经三条支路的电流相同。由于运算放大器的反馈作用，其输入端VIN及VIP电压相同，三极管Qa与三级管Qb的并联个数比为1：n，双极型晶体管的基极-发射极电压V_BE具有负温度特性，而由于放大器的反馈电阻Ra两端的压差△V_BE＝V_T ln n具有正温度系数，因此流过晶体管Ma-Mc的电流是一个和绝对温度成正比的电流，即PTAT电流，将该电流流经电阻R_b，从而产生PTAT电压，通过具有正负温度系数电压的叠加，在Vref端输出的基准电压为：

通过合理调节电阻R_a及电阻R_b的比值，能得到一个近似零温度系数的带隙电压基准。

由传统带隙基准电路生成的带隙电压随温度的变化曲线如图2所示。由图可知，在低温和高温区域内，输出电压随温度变化较大，且在低温区域随温度上升逐渐增大，在高温度区域随温度上升呈下降趋势。在整个温度范围内，输出带隙基准电压整体偏差较大，并非理想的零温度系数，

发明内容

本发明的目的在于克服现有技术的上述不足，提供了一种分段多阶补偿的高精度电压及电流基准电路，能够在低温度区域及高温度区域产生不同温度系数的补偿电流，对传统的带隙电压进行补偿，从而得到随温度变化较小的基准电压；并采用cascode结构，降低了电源波动对内部电路造成的影响，提高了电路电源抑制比，从而增强电路对电源波动的抑制；通过修调电路的设计，进一步保证了由工艺偏差造成的输出电压偏移；通过以上方法，得到高精度的电压及电流基准。

本发明的上述目的主要是主要是通过如下技术方案予以实现的：

一种分段多阶补偿的高精度电压及电流基准电路，其特征在于：包括基础带隙电路、低温负温度系数一阶补偿电路、高温正温度系数高阶补偿电路和稳压修调电路，其中：

基础带隙电路：生成初级带隙电压；接收低温负温度系数一阶补偿电路发送的具有负温度系数的补偿电流和高温正温度系数高阶补偿电路发送的具有正温度系数的补偿电流；采用所述具有负温度系数的补偿电流对生成的初级带隙电压进行低温补偿，得到补偿后的带隙电压，发送给稳压修调电路；采用所述具有正温度系数的补偿电流对生成的初级带隙电压进行高温补偿，得到补偿后的带隙电压，发送给稳压修调电路；

低温负温度系数一阶补偿电路：在低温度区域内产生具有负温度系数的补偿电流，发送给基础带隙电路；

高温正温度系数高阶补偿电路：在高温度区域内产生具有正温度系数的补偿电流，发送给基础带隙电路；

稳压修调电路：接收基础带隙电路发送的补偿后的带隙电压，进行稳压后，输出偏置电压和偏置电流。

在上述分段多阶补偿的高精度电压及电流基准电路中，还包括修调逻辑电路，所述修调逻辑电路输出4位控制码，16种编码组合，控制稳压修调电路的配置电阻，降低输出偏置电压和偏置电流的偏差。

在上述分段多阶补偿的高精度电压及电流基准电路中，所述基础带隙电路采用一阶正负温度系数叠加的方法生成初级带隙电压。

在上述分段多阶补偿的高精度电压及电流基准电路中，所述基础带隙电路中进行低温补偿的低温度区域的范围为10℃以下；进行高温补偿的高温度区域的范围为90℃以上。

在上述分段多阶补偿的高精度电压及电流基准电路中，所述基础带隙电路包括晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12、晶体管M13、晶体管M14、晶体管M15、晶体管M16、晶体管M17、电阻R1、电阻R2、PNP型三极管Q1、PNP型三极管Q2、PNP型三极管Q3、运算放大器AMP1及电容C1；

其中晶体管M1的漏端同时与电容C1、晶体管M2栅端、晶体管M3栅端连接，晶体管M1源端与地相连，晶体管M1栅端同时与晶体管M14晶体管M15栅端连接，电容C1的另一端连接至电源，晶体管M2漏端同时与晶体管M4a、晶体管M4a、晶体管M6、晶体管M7、晶体管M10、晶体管M16栅端及放大器AMP1输出端相连，晶体管M2源端连接至地，晶体管M3漏端同时与晶体管M5a、晶体管M5b、晶体管M8、晶体管M9、晶体管M11、晶体管M17相连，晶体管M3源端接地，晶体管M4a源端与电源相连，漏端与晶体管M5a相连，晶体管M5漏端输出偏置电流Ibias1，为放大器AMP1提供偏置电流，晶体管M4b源端与电源连接，漏端与晶体管M5b源端连接，晶体管M5b漏端输出偏置电流Ibias2，为放大器AMP2提供偏置电流；

晶体管M6源端与电源相连，漏端与晶体管M8源端连接，晶体管M8漏端同时连接至放大器AMP1的反相输入端VIN及PNP型三极管Q1的发射极，晶体管M7源端与电源连接，晶体管M7漏端与晶体管M9源端相连，晶体管M9漏端同时与反相器AMP1同相输入端VIP及电阻R1一端连接，电阻R1的另一端连接至三极管Q2的发射极，三极管Q1基极、集电极以及三极管Q2基极、集电极同时与地相连接。

晶体管M10源极与电源连接，漏端与晶体M12的漏端及栅端、晶体管M13栅端相连，晶体管M12源端与晶体管M14的漏端及栅端、晶体管M15栅端相连，晶体管M14源端连接至地，晶体管M15源端接地，晶体管M15漏端与晶体管M13源端相连，晶体管M13的漏端同时连接至晶体管M11的栅端和漏端，晶体管M11源端连接至电源；

晶体管M16的源端连接至电源，其漏端与晶体管M17的源端相连，晶体管M17的漏端输出信号Vref，并与电阻R2一端连接，电阻R2的另一端与三极管Q3发射极相连，三极管Q3基极及集电极同时与地相连。

在上述分段多阶补偿的高精度电压及电流基准电路中，所述低温负温度系数一阶补偿电路包括晶体管M18、晶体管M19、晶体管M20、晶体管M21、晶体管M22、三极管Q4和电阻R3，其中晶体管M19、晶体管M20的栅极同时与来自基础带隙电路的偏置电压v1相连，晶体管M21、晶体管M22的栅极与来自基础带隙电路的偏置电压v2相连，晶体管M19、晶体管M20的源端均与电源相连，晶体管M19漏端与晶体管M21的源端相连接，晶体管M21漏端与晶体管M18的漏端连接，晶体管M18栅端连接至晶体管M22漏端，晶体管M18源端输出高温度端补偿电流I_HC，晶体管M20漏端与晶体管M22源端连接，晶体管M22同时连接至晶体管M18的栅端及电阻R3一端，电阻R3的另一端连接至三极管Q4的发射极，三极管Q4栅极及集电极均连接至地。

在上述分段多阶补偿的高精度电压及电流基准电路中，所述高温正温度系数高阶补偿电路包括晶体管M23、晶体管M24、晶体管M25、晶体管M26、晶体管M27、晶体管M28、晶体管M29、晶体管M30、晶体管M31、晶体管M32、晶体管M33、晶体管M34、晶体管M35、晶体管M36、晶体管M37、晶体管M38、三极管Q5、三极管Q6、电阻R4；

其中晶体管M33的栅极同时与来自基础带隙电路的偏置电压v1相连，晶体管M34的栅极与来自基础带隙电路的偏置电压v2相连，晶体管M23、晶体管M24、晶体管M27、晶体管M33、晶体管M35及晶体管M36的源端均与电源相连；

晶体管M23的栅端与晶体管M24的栅端、晶体管M24的漏端、晶体管M26的源端以及晶体管M27的栅端连接，晶体管M23的漏端与晶体管M25源端连接，晶体管M25栅端同时与晶体管M26的栅端、晶体管M26的漏端三极管Q6的集电极以及晶体管M28的栅端相连，晶体管M25漏端同时连接至三极管Q6的基极及三极管Q5的集电极，三极管Q5的基极与电阻R4一端相连，三极管Q5发射极连接至地，电阻R4的另一端与地相连，晶体管M27的漏端与晶体管M28的源端连接，晶体管M28的漏端同时连接晶体管M29的漏端、晶体管M29栅端以及晶体管M30的栅端，晶体管M29的源端同时与晶体管M31的栅端和漏端、晶体管M32的栅端相连，晶体管M31及晶体管M32的源端均连接至地，晶体管M32的漏端连接至晶体管M30的源端，晶体管M30的漏端同时连接至晶体管M34的漏端、晶体管M37的栅端及漏端、晶体管M38的栅端，晶体管M34的源端连接至晶体管M33的漏端，晶体管M37的源端与晶体管M35的栅端和漏端、晶体管M36的栅端相连，晶体管，晶体管M36的漏端连接至晶体管M38的源端，晶体管M38的漏端输出低温度区域的补偿电流I_LC。

在上述分段多阶补偿的高精度电压及电流基准电路中，所述稳压修调电路包括晶体管M39、晶体管M40、晶体管M41、晶体管M42、晶体管M43、晶体管M44、晶体管M45、晶体管M46、晶体管M47、晶体管M48、晶体管M49、晶体管M50、晶体管M51、晶体管M52、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、放大器AMP2以及修调模块Vref_TRIM；

其中放大器AMP2正相输入端接经补偿后的带隙电压Vref，反相输入端接晶体管M42的源端及电阻R5的一端，输出端接晶体管M42的栅端，晶体管M42漏端同时与晶体管M39、晶体管M40、晶体管M49、晶体管M51的栅端以及晶体管M41的漏端相连接，晶体管M39、晶体管M40、晶体管M48、晶体管M49、晶体管M51的源端均与电源相连，晶体管M39漏端连接至晶体管M41的源端，晶体管M41的栅端同时与晶体管M48的栅端及漏端、晶体管M50的栅端、晶体管M52的栅端、晶体管M44的漏端相连接，电阻R5的另一端连接至修调模块Vref_TRIM，修调模块Vref_TRIM由输入信号TRIM<3:0>控制，其另一端与地相连，晶体管M40的漏端连接至晶体管M43的漏端及栅端、晶体管M44的栅端，晶体管M43的源端连接至晶体管M45的漏端及栅端、晶体管M46的栅端，晶体感M45及晶体管M46的源端同时与地相连，晶体管M46的漏端与晶体管M44的源端相连，晶体管M49漏端连接至晶体管M50的源端，晶体管M50的漏端输出偏置电流I_bias，晶体管M51的漏端与晶体管M52的源端相连，晶体管M52漏端连接至电阻R6，并在该端输出偏置电压V_bias0，R6的另一端连接至电阻R7，并输出偏置电压V_bias1，电阻R7的另一端连接至电阻R8，并输出偏置电压V_bias2，电阻R8的另一端连接至电阻R9，并输出偏置电压V_bias3，电阻R9的另一端与地相连。

在上述分段多阶补偿的高精度电压及电流基准电路中，所述修调模块Vref_TRIM包括电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、晶体管M53、晶体管M54、晶体管M55、晶体管M56，输入信号TRIM<3>、TRIM<2>、TRIM<1>、TRIM<0>分别连接至晶体管M53、晶体管M54、晶体管M55、晶体管M56的栅端，晶体管M53的漏端连接至电阻R14及电阻R10的一端，电阻R14的另一端为该模块输出端，连接至电阻R5，晶体管M53的源端同时连接电阻R10的另一端、电阻R11以及晶体管M54的漏端，晶体管M54源端同时与电阻R11的另一端、电阻R12以及晶体管M55的漏端连接，晶体管M55的源端同时与电阻R12的另一端、电阻R13、以及晶体管M56的漏端连接，晶体管M56的源端连接至电阻R13的另一端，并连接至地。

在上述分段多阶补偿的高精度电压及电流基准电路中，所述电阻R10、电阻R11、电阻R12、电阻R13的阻值比例为8：4：2：1。

在上述分段多阶补偿的高精度电压及电流基准电路中，所述修调逻辑电路包括四个结构相同的Trim_pad模块，分别为：Trim_pad3、Trim_pad2、Trim_pad1、Trim_pad0，反相器IVN1、反相器IVN2、反相器IVN3、反相器IVN4、反相器IVN5、反相器IVN6、反相器IVN7。

其中Trim_pad3的输入端接BG_TRIM3，输出端连接反相器INV1输入端，反相器INV1输出端输出TRIM<3>信号，Trim_pad2的输入端接BG_TRIM2，输出端连接反相器INV2输入端，反相器INV2输出端连接反相器INV3输入端，反相器INV3输出端输出TRIM<3>信号，Trim_pad1的输入端接BG_TRIM1，输出端连接反相器INV4输入端，反相器INV4输出端连接反相器INV5输入端，反相器INV5输出端输出TRIM<1>信号，Trim_pad0的输入端接BG_TRIM0，输出端连接反相器INV6输入端，反相器INV6输出端连接反相器INV7输入端，反相器INV7输出端输出TRIM<0>信号。

在上述分段多阶补偿的高精度电压及电流基准电路中，所述修调逻辑电路中每个Trim_pad模块均包括晶体管M57、晶体管M58、晶体管M59、晶体管M60、晶体管M61、晶体管M62、晶体管M63、晶体管M64、晶体管M65、电阻R14以及电阻R15；

其中输入信号BG_TRIM同时连接至晶体管M57、晶体管M58、晶体管M59及晶体管M60的栅极，晶体管M57源端与电源连接，晶体管M57漏端同时连接至晶体管M58的源端及晶体管M61的源端，晶体管M61的漏端连接至地，晶体管M58的漏端同时与晶体管M59的漏端、晶体管M61的栅端、晶体管M62的栅端、晶体管M63的栅端、晶体管M64的栅端相连接，晶体管M59的源端连接至晶体管M62的源端及晶体管M60的漏端，晶体管M62的漏端连接至电源，晶体管M63的源端与电源连接，晶体管M63的漏端连接至晶体管M64的漏端及晶体管M65的栅端，晶体管M64的源端接地，晶体管M65的漏端接电阻R14及电阻R15的一端，并输出TRIM_OUT信号，电阻R14的另一端接电源，电阻R15的另一端接地。

本发明与现有技术相比具有如下有益效果：

(1)、本发明电路针对目前片上带隙电压随温度变化、电压波动、工艺偏差而偏移较大的问题，通过增加低温负温度系数一阶补偿电路、高温正温度系数高阶补偿电路、稳压修调电路、修调逻辑电路及casode结构的使用，结合传统的带隙基准电路，设计出一种分段多阶补偿的高精度电压及电流基准电路，能够在较大温度范围内实现较小的输出电压偏移，抑制电压波动在输出端引起的变化，并能有效修正由工艺偏差导致的输出基准电压偏移。

(2)、本发明设计了低温负温度系数一阶补偿电路，利用三极管基级-发射极电压V_BE的负温度系数特性，通过将该电压加在电阻两端，产生随温度上升而逐渐下降的负温度系数特性的电流，将该电流与由基础带隙电路镜像而来的正温度系数电流进行比较。在低温区域内，低温度系数电流高于正温度系数电流，选取两电流的差值作为低温度段的补偿电流，由于该补偿电流具有近似一阶的负温度特性，能较好的补偿基础带隙电路产生的带隙电压曲线中低温度段的正温度特性，从而降低了低温度段带隙电压随温度的偏移，从而提高该温度段的输出精度。当随温度上升，上述具有正负温度系数的两电流值相等时，负温度系数补偿电流下降为零，从而，有效的降低了该补偿对高温度时电路的影响。

(3)、本发明设计了高温正温度系数高阶补偿电路，通过镜像基础带隙电路中的正温度系数电流，利用电阻将给电流转化为具有正温度系数的电压，将该电压与具有负温度系数特性的三极管基级-发射极电压V_BE相叠加，并为工作在饱和区或线性区的晶体管提供栅端电压偏置，利用饱和区晶体管漏端电流与栅-源电压的二次关系或线性区晶体管漏端电流与栅-源电压的线性关系，得到高阶正温度特性的补偿电流。当在低温及常温区域，由于V_BE电压随温度升高而逐渐下降，正温度系数电压的上升幅度有限，因此该两电压叠加总和不足以达到开启晶体管，因此在低温及常温区域，补偿电流为零；当随温度上升，由正温度系数电流带来的电压上升足够大时，晶体管开启，进入线性或饱和工作状态，产生具有高阶正温度系数的补偿电流，有效的补偿基础带隙电路中，高温端基准电压随温度下降的缺陷，有效的提高了基准电压的输出精度。

(4)、本发明设计的稳压及修调电路、修调逻辑电路，通过利用运算放大器的高增益及负反馈特性，使放大器输出端所接射极跟随器的源端电压与放大器正相输入端经补偿后的带隙电压基本相同，由此隔离了带隙电压及偏置电压及电流输出电路，有效避免了外部负载对带隙电压的影响，提高了带隙电压在电路工作期间的稳定性；通过修调电路及修调逻辑电路的设计，根据工艺偏差所造成输出偏移情况，针对性改变射极跟随器源端对地电阻，进而达到对输出偏置电压的片上调节，进一步保证了芯片内部偏置电压及偏置电流的精度。

附图说明

图1为传统的带隙电路结构的示意图；

图2为传统的带隙电路结构输出波形示意图；

图3为本发明电路组成框图；

图4为本发明基础带隙电路结构的示意图；

图5为本发明补偿电路结构的示意图(包括低温负温度系数一阶补偿电路(102)和高温正温度系数高阶补偿电路(103))；

图6为本发明稳压修调电路结构的示意图；

图7为本发明修调逻辑电路结构的示意图；

图8为本发明修调逻辑电路中Trim_pad模块电路结构的示意图；

图9为本发明补偿后带隙输出带隙电压波形示意图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步详细的描述：

本发明提供了一种分段多阶补偿的高精度电压及电流基准电路，是一种片上电路，用于产生高精度的电压及电流基准，如图3所示为本发明电路组成框图，包括基础带隙电路101、低温一阶负温度系数补偿电路102、高温高阶正温度系数补偿电路103、稳压修调电路104和修调逻辑电路105。

基础带隙电路101采用一阶正负温度系数叠加的方法生成一个温度系数较差的初级带隙电压；接收低温负温度系数一阶补偿电路102发送的具有负温度系数的补偿电流和高温正温度系数高阶补偿电路103发送的具有正温度系数的补偿电流。

基础带隙电路101采用所述具有负温度系数的补偿电流对生成的初级带隙电压进行低温补偿，得到补偿后的带隙电压，发送给稳压修调电路104，补偿后的带隙电压为低温度段偏差减小的带隙电压，即低温段的峰值电压和最小电压值的偏差减小。进行低温补偿的低温度区域的范围为10℃以下。补偿后的带隙电压温度漂移小，精度更高。

基础带隙电路101采用所述具有正温度系数的补偿电流对生成的初级带隙电压进行高温补偿，得到补偿后的带隙电压，发送给稳压修调电路104。补偿后的带隙电压为高温度段偏差减小的带隙电压，即高温段的峰值电压和最小电压值的偏差减小。进行高温补偿的高温度区域的范围为90℃以上。补偿后的带隙电压温度漂移小，精度更高。

低温负温度系数一阶补偿电路102在低温度区域内产生具有负温度系数的补偿电流，发送给基础带隙电路101，用于对初级带隙电压低温区域的正温度系数输出曲线进行曲率补偿；温度区域的范围为10℃以下。

高温正温度系数高阶补偿电路103在高温度区域内产生具有正温度系数的补偿电流，发送给基础带隙电路101，对初级带隙电压高温区域的负温度系数出处曲线进行曲率补偿；温度区域的范围为90℃以上。

稳压修调电路104接收基础带隙电路101发送的补偿后的带隙电压，进行稳压后，输出多组偏置电压和偏置电流。

还包括修调逻辑电路105，该电路输出4位控制码，16种编码组合，控制稳压修调电路104的配置电阻，调整输出偏置电压及电流，降低输出偏置电压和偏置电流的偏差，消除流片过程中的工艺偏差导致的设计参数偏差，使其接近设计值。

如图4所示为本发明基础带隙电路结构的示意图，由图可知本发明基础带隙电路101包括晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12、晶体管M13、晶体管M14、晶体管M15、晶体管M16、晶体管M17、电阻R1、电阻R2、PNP型三极管Q1、PNP型三极管Q2、PNP型三极管Q3、运算放大器AMP1及电容C1；

晶体管M1的漏端同时与电容C1、晶体管M2栅端、晶体管M3栅端连接，晶体管M1源端与地相连，晶体管M1栅端同时与晶体管M14晶体管M15栅端连接，电容C1的另一端连接至电源，晶体管M2漏端同时与晶体管M4a、晶体管M4a、晶体管M6、晶体管M7、晶体管M10、晶体管M16栅端及放大器AMP1输出端相连，晶体管M2源端连接至地，晶体管M3漏端同时与晶体管M5a、晶体管M5b、晶体管M8、晶体管M9、晶体管M11、晶体管M17相连，晶体管M3源端接地，晶体管M4a源端与电源相连，漏端与晶体管M5a相连，晶体管M5漏端输出偏置电流Ibias1，为放大器AMP1提供偏置电流，晶体管M4b源端与电源连接，漏端与晶体管M5b源端连接，晶体管M5b漏端输出偏置电流Ibias2，为放大器AMP2提供偏置电流。

晶体管M6源端与电源相连，漏端与晶体管M8源端连接，晶体管M8漏端同时连接至放大器AMP1的反相输入端VIN及PNP型三极管Q1的发射极，晶体管M7源端与电源连接，晶体管M7漏端与晶体管M9源端相连，晶体管M9漏端同时与反相器AMP1同相输入端VIP及电阻R1一端连接，电阻R1的另一端连接至三极管Q2的发射极，三极管Q1基极、集电极以及三极管Q2基极、集电极同时与地相连接。

晶体管M10源极与电源连接，漏端与晶体M12的漏端及栅端、晶体管M13栅端相连，晶体管M12源端与晶体管M14的漏端及栅端、晶体管M15栅端相连，晶体管M14源端连接至地，晶体管M15源端接地，晶体管M15漏端与晶体管M13源端相连，晶体管M13的漏端同时连接至晶体管M11的栅端和漏端，晶体管M11源端连接至电源。

晶体管M16的源端连接至电源，其漏端与晶体管M17的源端相连，晶体管M17的漏端输出信号Vref，并与电阻R2一端连接，电阻R2的另一端与三极管Q3发射极相连，三极管Q3基极及集电极同时与地相连。

如图5所示为本发明补偿电路结构的示意图，包括低温负温度系数一阶补偿电路102和高温正温度系数高阶补偿电路103，其中虚线左边为高温正温度系数高阶补偿电路103结构示意图，虚线右边为低温负温度系数一阶补偿电路102结构示意图，由图可知低温负温度系数一阶补偿电路102及高温正温度系数高阶补偿电路103包括晶体管M18、晶体管M19、晶体管M20、晶体管M21、晶体管M22、晶体管M23、晶体管M24、晶体管M25、晶体管M26、晶体管M27、晶体管M28、晶体管M29、晶体管M30、晶体管M31、晶体管M32、晶体管M33、晶体管M34、晶体管M35、晶体管M36、晶体管M37、晶体管M38、三极管Q4、三极管Q5、三极管Q6、电阻R3、电阻R4；

晶体管M19、晶体管M20、晶体管M33的栅极同时与来自基础带隙电路101的偏置电压v1相连，晶体管M21、晶体管M22、晶体管M34的栅极与来自基础带隙电路101的偏置电压v2相连，晶体管M19、晶体管M20、晶体管M23、晶体管M24、晶体管M27、晶体管M33、晶体管M35及晶体管M36的源端均与电源相连，晶体管M19漏端与晶体管M21的源端相连接，晶体管M21漏端与晶体管M18的漏端连接，晶体管M18栅端连接至晶体管M22漏端，晶体管M18源端输出高温度端补偿电流I_HC，晶体管M20漏端与晶体管M22源端连接，晶体管M22同时连接至晶体管M18的栅端及电阻R3一端，电阻R3的另一端连接至三极管Q4的发射极，三极管Q4栅极及集电极均连接至地。

晶体管M23的栅端与晶体管M24的栅端、晶体管M24的漏端、晶体管M26的源端以及晶体管M27的栅端连接，晶体管M23的漏端与晶体管M25源端连接，晶体管M25栅端同时与晶体管M26的栅端、晶体管M26的漏端三极管Q6的集电极以及晶体管M28的栅端相连，晶体管M25漏端同时连接至三极管Q6的基极及三极管Q5的集电极，三极管Q5的基极与电阻R4一端相连，三极管Q5发射极连接至地，电阻R4的另一端与地相连，晶体管M27的漏端与晶体管M28的源端连接，晶体管M28的漏端同时连接晶体管M29的漏端、晶体管M29栅端以及晶体管M30的栅端，晶体管M29的源端同时与晶体管M31的栅端和漏端、晶体管M32的栅端相连，晶体管M31及晶体管M32的源端均连接至地，晶体管M32的漏端连接至晶体管M30的源端，晶体管M30的漏端同时连接至晶体管M34的漏端、晶体管M37的栅端及漏端、晶体管M38的栅端，晶体管M34的源端连接至晶体管M33的漏端，晶体管M37的源端与晶体管M35的栅端和漏端、晶体管M36的栅端相连，晶体管，晶体管M36的漏端连接至晶体管M38的源端，晶体管M38的漏端输出低温度区域的补偿电流I_LC。

如图6所示为本发明稳压修调电路结构的示意图，由图可知稳压修调电路103包括晶体管M39、晶体管M40、晶体管M41、晶体管M42、晶体管M43、晶体管M44、晶体管M45、晶体管M46、晶体管M47、晶体管M48、晶体管M49、晶体管M50、晶体管M51、晶体管M52、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、放大器AMP2以及修调模块Vref_TRIM。其中修调模块Vref_TRIM包括电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、晶体管M53、晶体管M54、晶体管M55、晶体管M56。

放大器AMP2正相输入端接经补偿后的带隙电压Vref，反相输入端接晶体管M42的源端及电阻R5的一端，输出端接晶体管M42的栅端，晶体管M42漏端同时与晶体管M39、晶体管M40、晶体管M49、晶体管M51的栅端以及晶体管M41的漏端相连接，晶体管M39、晶体管M40、晶体管M48、晶体管M49、晶体管M51的源端均与电源相连，晶体管M39漏端连接至晶体管M41的源端，晶体管M41的栅端同时与晶体管M48的栅端及漏端、晶体管M50的栅端、晶体管M52的栅端、晶体管M44的漏端相连接，电阻R5的另一端连接至修调模块Vref_TRIM，修调模块Vref_TRIM由输入信号TRIM<3:0>控制，其另一端与地相连，晶体管M40的漏端连接至晶体管M43的漏端及栅端、晶体管M44的栅端，晶体管M43的源端连接至晶体管M45的漏端及栅端、晶体管M46的栅端，晶体感M45及晶体管M46的源端同时与地相连，晶体管M46的漏端与晶体管M44的源端相连，晶体管M49漏端连接至晶体管M50的源端，晶体管M50的漏端输出偏置电流I_bias，晶体管M51的漏端与晶体管M52的源端相连，晶体管M52漏端连接至电阻R6，并在该端输出偏置电压V_bias0，R6的另一端连接至电阻R7，并输出偏置电压V_bias1，R7的另一端连接至电阻R8，并输出偏置电压V_bias2，R8的另一端连接至电阻R9，并输出偏置电压V_bias3，电阻R9的另一端与地相连。

在修调电路模块Vref_TRIM中，输入信号TRIM<3>、TRIM<2>、TRIM<1>、TRIM<0>分别连接至晶体管M53、晶体管M54、晶体管M55、晶体管M56的栅端，晶体管M53的漏端连接至电阻R14及电阻R10的一端，电阻R14的另一端为该模块输出端，连接至电阻R5，晶体管M53的源端同时连接电阻R10的另一端、电阻R11以及晶体管M54的漏端，晶体管M54源端同时与电阻R11的另一端、电阻R12以及晶体管M55的漏端连接，晶体管M55的源端同时与电阻R12的另一端、电阻R13、以及晶体管M56的漏端连接，晶体管M56的源端连接至电阻R13的另一端，并连接至地。本发明实施例中电阻R10、电阻R11、电阻R12、电阻R13的阻值比例为8：4：2：1。

如图7所示为本发明修调逻辑电路结构的示意图，修调逻辑电路105包括四个结构相同的Trim_pad模块，分别为：Trim_pad3、Trim_pad2、Trim_pad1、Trim_pad0，反相器IVN1、反相器IVN2、反相器IVN3、反相器IVN4、反相器IVN5、反相器IVN6、反相器IVN7。

Trim_pad3的输入端接BG_TRIM3，输出端连接反相器INV1输入端，反相器INV1输出端输出TRIM<3>信号，Trim_pad2的输入端接BG_TRIM2，输出端连接反相器INV2输入端，反相器INV2输出端连接反相器INV3输入端，反相器INV3输出端输出TRIM<3>信号，Trim_pad1的输入端接BG_TRIM1，输出端连接反相器INV4输入端，反相器INV4输出端连接反相器INV5输入端，反相器INV5输出端输出TRIM<1>信号，Trim_pad0的输入端接BG_TRIM0，输出端连接反相器INV6输入端，反相器INV6输出端连接反相器INV7输入端，反相器INV7输出端输出TRIM<0>信号。

如图8所示为本发明修调逻辑电路中Trim_pad模块电路结构的示意图，修调逻辑电路105中Trim_pad模块采用相同结构，每个Trim_pad模块包括晶体管M57、晶体管M58、晶体管M59、晶体管M60、晶体管M61、晶体管M62、晶体管M63、晶体管M64、晶体管M65、电阻R14以及电阻R15。

输入信号BG_TRIM同时连接至晶体管M57、晶体管M58、晶体管M59及晶体管M60的栅极，晶体管M57源端与电源连接，晶体管M57漏端同时连接至晶体管M58的源端及晶体管M61的源端，晶体管M61的漏端连接至地，晶体管M58的漏端同时与晶体管M59的漏端、晶体管M61的栅端、晶体管M62的栅端、晶体管M63的栅端、晶体管M64的栅端相连接，晶体管M59的源端连接至晶体管M62的源端及晶体管M60的漏端，晶体管M62的漏端连接至电源，晶体管M63的源端与电源连接，晶体管M63的漏端连接至晶体管M64的漏端及晶体管M65的栅端，晶体管M64的源端接地，晶体管M65的漏端接电阻R14及电阻R15的一端，并输出TRIM_OUT信号，电阻R14的另一端接电源，电阻R15的另一端接地。

如图9所示为本发明补偿后带隙输出带隙电压波形示意图，采用本发明设计实现的一种分段多阶补偿的高精度电压及电流基准源电路中，补偿后的带隙基准电压，由图可至其随温度变化的偏差具有较好的改善。

以上所述，仅为本发明最佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。

Claims (12)

1.一种分段多阶补偿的高精度电压及电流基准电路，其特征在于：包括基础带隙电路(101)、低温负温度系数一阶补偿电路(102)、高温正温度系数高阶补偿电路(103)和稳压修调电路(104)，其中：

基础带隙电路(101)：生成初级带隙电压；接收低温负温度系数一阶补偿电路(102)发送的具有负温度系数的补偿电流和高温正温度系数高阶补偿电路(103)发送的具有正温度系数的补偿电流；采用所述具有负温度系数的补偿电流对生成的初级带隙电压进行低温补偿，得到补偿后的带隙电压，发送给稳压修调电路(104)；采用所述具有正温度系数的补偿电流对生成的初级带隙电压进行高温补偿，得到补偿后的带隙电压，发送给稳压修调电路(104)；

低温负温度系数一阶补偿电路(102)：在低温度区域内产生具有负温度系数的补偿电流，发送给基础带隙电路(101)；

高温正温度系数高阶补偿电路(103)：在高温度区域内产生具有正温度系数的补偿电流，发送给基础带隙电路(101)；

稳压修调电路(104)：接收基础带隙电路(101)发送的补偿后的带隙电压，进行稳压后，输出偏置电压和偏置电流。

2.根据权利要求1所述的一种分段多阶补偿的高精度电压及电流基准电路，其特征在于：还包括修调逻辑电路(105)，所述修调逻辑电路(105)输出4位控制码，16种编码组合，控制稳压修调电路(104)的配置电阻，降低输出偏置电压和偏置电流的偏差。

3.根据权利要求1所述的一种分段多阶补偿的高精度电压及电流基准电路，其特征在于：所述基础带隙电路(101)采用一阶正负温度系数叠加的方法生成初级带隙电压。

4.根据权利要求1所述的一种分段多阶补偿的高精度电压及电流基准电路，其特征在于：所述基础带隙电路(101)中进行低温补偿的低温度区域的范围为10℃以下；进行高温补偿的高温度区域的范围为90℃以上。

5.根据权利要求1～4之一所述的一种分段多阶补偿的高精度电压及电流基准电路，其特征在于：所述基础带隙电路(101)包括晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12、晶体管M13、晶体管M14、晶体管M15、晶体管M16、晶体管M17、电阻R1、电阻R2、PNP型三极管Q1、PNP型三极管Q2、PNP型三极管Q3、运算放大器AMP1及电容C1；

其中晶体管M1的漏端同时与电容C1、晶体管M2栅端、晶体管M3栅端连接，晶体管M1源端与地相连，晶体管M1栅端同时与晶体管M14晶体管M15栅端连接，电容C1的另一端连接至电源，晶体管M2漏端同时与晶体管M4a、晶体管M4a、晶体管M6、晶体管M7、晶体管M10、晶体管M16栅端及放大器AMP1输出端相连，晶体管M2源端连接至地，晶体管M3漏端同时与晶体管M5a、晶体管M5b、晶体管M8、晶体管M9、晶体管M11、晶体管M17相连，晶体管M3源端接地，晶体管M4a源端与电源相连，漏端与晶体管M5a相连，晶体管M5漏端输出偏置电流Ibias1，为放大器AMP1提供偏置电流，晶体管M4b源端与电源连接，漏端与晶体管M5b源端连接，晶体管M5b漏端输出偏置电流Ibias2，为放大器AMP2提供偏置电流；

晶体管M6源端与电源相连，漏端与晶体管M8源端连接，晶体管M8漏端同时连接至放大器AMP1的反相输入端VIN及PNP型三极管Q1的发射极，晶体管M7源端与电源连接，晶体管M7漏端与晶体管M9源端相连，晶体管M9漏端同时与反相器AMP1同相输入端VIP及电阻R1一端连接，电阻R1的另一端连接至三极管Q2的发射极，三极管Q1基极、集电极以及三极管Q2基极、集电极同时与地相连接。

晶体管M10源极与电源连接，漏端与晶体M12的漏端及栅端、晶体管M13栅端相连，晶体管M12源端与晶体管M14的漏端及栅端、晶体管M15栅端相连，晶体管M14源端连接至地，晶体管M15源端接地，晶体管M15漏端与晶体管M13源端相连，晶体管M13的漏端同时连接至晶体管M11的栅端和漏端，晶体管M11源端连接至电源；

晶体管M16的源端连接至电源，其漏端与晶体管M17的源端相连，晶体管M17的漏端输出信号Vref，并与电阻R2一端连接，电阻R2的另一端与三极管Q3发射极相连，三极管Q3基极及集电极同时与地相连。

6.根据权利要求1～4之一所述的一种分段多阶补偿的高精度电压及电流基准电路，其特征在于：所述低温负温度系数一阶补偿电路(102)包括晶体管M18、晶体管M19、晶体管M20、晶体管M21、晶体管M22、三极管Q4和电阻R3，其中晶体管M19、晶体管M20的栅极同时与来自基础带隙电路(101)的偏置电压v1相连，晶体管M21、晶体管M22的栅极与来自基础带隙电路(101)的偏置电压v2相连，晶体管M19、晶体管M20的源端均与电源相连，晶体管M19漏端与晶体管M21的源端相连接，晶体管M21漏端与晶体管M18的漏端连接，晶体管M18栅端连接至晶体管M22漏端，晶体管M18源端输出高温度端补偿电流I_HC，晶体管M20漏端与晶体管M22源端连接，晶体管M22同时连接至晶体管M18的栅端及电阻R3一端，电阻R3的另一端连接至三极管Q4的发射极，三极管Q4栅极及集电极均连接至地。

7.根据权利要求1～4之一所述的一种分段多阶补偿的高精度电压及电流基准电路，其特征在于：所述高温正温度系数高阶补偿电路(103)包括晶体管M23、晶体管M24、晶体管M25、晶体管M26、晶体管M27、晶体管M28、晶体管M29、晶体管M30、晶体管M31、晶体管M32、晶体管M33、晶体管M34、晶体管M35、晶体管M36、晶体管M37、晶体管M38、三极管Q5、三极管Q6、电阻R4；

其中晶体管M33的栅极同时与来自基础带隙电路(101)的偏置电压v1相连，晶体管M34的栅极与来自基础带隙电路(101)的偏置电压v2相连，晶体管M23、晶体管M24、晶体管M27、晶体管M33、晶体管M35及晶体管M36的源端均与电源相连；

晶体管M23的栅端与晶体管M24的栅端、晶体管M24的漏端、晶体管M26的源端以及晶体管M27的栅端连接，晶体管M23的漏端与晶体管M25源端连接，晶体管M25栅端同时与晶体管M26的栅端、晶体管M26的漏端三极管Q6的集电极以及晶体管M28的栅端相连，晶体管M25漏端同时连接至三极管Q6的基极及三极管Q5的集电极，三极管Q5的基极与电阻R4一端相连，三极管Q5发射极连接至地，电阻R4的另一端与地相连，晶体管M27的漏端与晶体管M28的源端连接，晶体管M28的漏端同时连接晶体管M29的漏端、晶体管M29栅端以及晶体管M30的栅端，晶体管M29的源端同时与晶体管M31的栅端和漏端、晶体管M32的栅端相连，晶体管M31及晶体管M32的源端均连接至地，晶体管M32的漏端连接至晶体管M30的源端，晶体管M30的漏端同时连接至晶体管M34的漏端、晶体管M37的栅端及漏端、晶体管M38的栅端，晶体管M34的源端连接至晶体管M33的漏端，晶体管M37的源端与晶体管M35的栅端和漏端、晶体管M36的栅端相连，晶体管，晶体管M36的漏端连接至晶体管M38的源端，晶体管M38的漏端输出低温度区域的补偿电流I_LC。

8.根据权利要求1～4之一所述的一种分段多阶补偿的高精度电压及电流基准电路，其特征在于：所述稳压修调电路(103)包括晶体管M39、晶体管M40、晶体管M41、晶体管M42、晶体管M43、晶体管M44、晶体管M45、晶体管M46、晶体管M47、晶体管M48、晶体管M49、晶体管M50、晶体管M51、晶体管M52、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、放大器AMP2以及修调模块Vref_TRIM；

其中放大器AMP2正相输入端接经补偿后的带隙电压Vref，反相输入端接晶体管M42的源端及电阻R5的一端，输出端接晶体管M42的栅端，晶体管M42漏端同时与晶体管M39、晶体管M40、晶体管M49、晶体管M51的栅端以及晶体管M41的漏端相连接，晶体管M39、晶体管M40、晶体管M48、晶体管M49、晶体管M51的源端均与电源相连，晶体管M39漏端连接至晶体管M41的源端，晶体管M41的栅端同时与晶体管M48的栅端及漏端、晶体管M50的栅端、晶体管M52的栅端、晶体管M44的漏端相连接，电阻R5的另一端连接至修调模块Vref_TRIM，修调模块Vref_TRIM由输入信号TRIM<3:0>控制，其另一端与地相连，晶体管M40的漏端连接至晶体管M43的漏端及栅端、晶体管M44的栅端，晶体管M43的源端连接至晶体管M45的漏端及栅端、晶体管M46的栅端，晶体感M45及晶体管M46的源端同时与地相连，晶体管M46的漏端与晶体管M44的源端相连，晶体管M49漏端连接至晶体管M50的源端，晶体管M50的漏端输出偏置电流I_bias，晶体管M51的漏端与晶体管M52的源端相连，晶体管M52漏端连接至电阻R6，并在该端输出偏置电压V_bias0，R6的另一端连接至电阻R7，并输出偏置电压V_bias1，电阻R7的另一端连接至电阻R8，并输出偏置电压V_bias2，电阻R8的另一端连接至电阻R9，并输出偏置电压V_bias3，电阻R9的另一端与地相连。

9.根据权利要求8所述的一种分段多阶补偿的高精度电压及电流基准电路，其特征在于：所述修调模块Vref_TRIM包括电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、晶体管M53、晶体管M54、晶体管M55、晶体管M56，输入信号TRIM<3>、TRIM<2>、TRIM<1>、TRIM<0>分别连接至晶体管M53、晶体管M54、晶体管M55、晶体管M56的栅端，晶体管M53的漏端连接至电阻R14及电阻R10的一端，电阻R14的另一端为该模块输出端，连接至电阻R5，晶体管M53的源端同时连接电阻R10的另一端、电阻R11以及晶体管M54的漏端，晶体管M54源端同时与电阻R11的另一端、电阻R12以及晶体管M55的漏端连接，晶体管M55的源端同时与电阻R12的另一端、电阻R13、以及晶体管M56的漏端连接，晶体管M56的源端连接至电阻R13的另一端，并连接至地。

10.根据权利要求9所述的一种分段多阶补偿的高精度电压及电流基准电路，其特征在于：所述电阻R10、电阻R11、电阻R12、电阻R13的阻值比例为8：4：2：1。

11.根据权利要求2所述的一种分段多阶补偿的高精度电压及电流基准电路，其特征在于：所述修调逻辑电路(105)包括四个结构相同的Trim_pad模块，分别为：Trim_pad3、Trim_pad2、Trim_pad1、Trim_pad0，反相器IVN1、反相器IVN2、反相器IVN3、反相器IVN4、反相器IVN5、反相器IVN6、反相器IVN7。

其中Trim_pad3的输入端接BG_TRIM3，输出端连接反相器INV1输入端，反相器INV1输出端输出TRIM<3>信号，Trim_pad2的输入端接BG_TRIM2，输出端连接反相器INV2输入端，反相器INV2输出端连接反相器INV3输入端，反相器INV3输出端输出TRIM<3>信号，Trim_pad1的输入端接BG_TRIM1，输出端连接反相器INV4输入端，反相器INV4输出端连接反相器INV5输入端，反相器INV5输出端输出TRIM<1>信号，Trim_pad0的输入端接BG_TRIM0，输出端连接反相器INV6输入端，反相器INV6输出端连接反相器INV7输入端，反相器INV7输出端输出TRIM<0>信号。

12.根据权利要求11所述的一种分段多阶补偿的高精度电压及电流基准电路，其特征在于：所述修调逻辑电路(105)中每个Trim_pad模块均包括晶体管M57、晶体管M58、晶体管M59、晶体管M60、晶体管M61、晶体管M62、晶体管M63、晶体管M64、晶体管M65、电阻R14以及电阻R15；

其中输入信号BG_TRIM同时连接至晶体管M57、晶体管M58、晶体管M59及晶体管M60的栅极，晶体管M57源端与电源连接，晶体管M57漏端同时连接至晶体管M58的源端及晶体管M61的源端，晶体管M61的漏端连接至地，晶体管M58的漏端同时与晶体管M59的漏端、晶体管M61的栅端、晶体管M62的栅端、晶体管M63的栅端、晶体管M64的栅端相连接，晶体管M59的源端连接至晶体管M62的源端及晶体管M60的漏端，晶体管M62的漏端连接至电源，晶体管M63的源端与电源连接，晶体管M63的漏端连接至晶体管M64的漏端及晶体管M65的栅端，晶体管M64的源端接地，晶体管M65的漏端接电阻R14及电阻R15的一端，并输出TRIM_OUT信号，电阻R14的另一端接电源，电阻R15的另一端接地。