CN107992158A - 一种二次补偿低温漂的基准电流源 - Google Patents

Abstract

本发明实公开了一种二次补偿低温漂的基准电流源，具体的，包括第一补偿电路和第二补偿电路，在第一补偿电路中利用第一PTAT电流产生电路和第一CTAT电流产生电路进行一次补偿后，得到基准电流的温度特性曲线为下凹的抛物线；同时，在第二补偿电路中利用第二PTAT电流产生电路和第二CTAT电流产生电路进行一次补偿后，得到基准电流的温度特性曲线为上凸的抛物线。然后，将上述第一补偿电路和第二补偿电路所产生的两种相反变化趋势的基准电流相加，进行二次曲率补偿，使该基准电流源的输出的基准电流的温度特性曲线具有两个极值，进而获得低温漂系数的基准电流源。

Description

一种二次补偿低温漂的基准电流源

技术领域

本发明涉及电子电路及半导体技术领域，尤其涉及一种二次补偿低温漂的基准电流源。

背景技术

基准电流源是指在模拟集成电路中用来作为其他电路的电流基准的高精度、低温度系数的电流源。基准电流源最重要的一个指标是电流基准在宽温度范围内的工作稳定程度，其稳定度直接决定了整个电路系统的性能。基准电流源的温漂系数表示输出基准电流随温度变化的情况，单位为ppm/℃，表示当温度变化1℃时，输出电流变化的百万分比。

如图1所示，现有的一种基准电流产生电路的基本结构示意图，该电路中利用运算放大器将X和Y两点电压保持相等，三极管Q1和Q2的基极—发射极的差值与绝对温度成正比，产生的正温度系数电流通过MOS管MP0和MP1构成的电流镜输出，再通过负温度系数的电流通过一定比例相加，产生零温度系数的基准电流。

但是上述电路需要保证X和Y两点电压相等，然而由于工艺偏差等非理想因素的影响，运放输入端存在失调，不能保证X和Y节点电压相等。同时，基准电流源的性能会受到运放性能影响，这需要设计一个高稳定性的运放，增加了电路设计的难度。

发明内容

本发明提供了一种二次补偿低温漂的基准电流源，以解决现有基准电流源的温漂系数大的问题。

本发明实施例提供了一种二次补偿低温漂的基准电流源，该基准电流源包括温度特性曲线为下凹抛物线的第一补偿电路、温度特性曲线为上凸抛物线的第二补偿电路，其中：

所述第一补偿电路包括第一PTAT电流产生电路和第一CTAT电流产生电路，所述第一PTAT电流产生电路的输出端与PMOS管M4的栅极连接、第一CTAT电流产生电路的输出端与PMOS管M5的栅极连接，所述PMOS管M4和PMOS管M5的源极均与所述基准电流源的电压源连接；

所述第二补偿电路包括第二PTAT电流产生电路和第二CTAT电流产生电路，所述第二PTAT电流产生电路的输出端与PMOS管M15的栅极连接、第二CTAT电流产生电路的输出端与PMOS管M16的栅极连接，所述PMOS管M15和PMOS管M16的源极均与所述基准电流源的电压源连接；

所述PMOS管M4、PMOS管M5、PMOS管M15和PMOS管M16的漏极均与NMOS管M22的漏极连接，所述NMOS管M22的栅极与其漏极连接，所述NMOS管M22的源极接地。

可选地，所述第一PTAT电流产生电路包括PMOS管M0、PMOS管M1、NMOS管M2、NMOS管M3以及第一电阻R0，其中：

所述PMOS管M0的源极和所述PMOS管M1的源极均与所述电压源连接，所述PMOS管M0的栅极和所述PMOS管M1的栅极均与所述PMOS管M4的栅极连接，所述PMOS管M0的漏极分别与所述NMOS管M2的漏极和所述PMOS管M4的栅极连接，所述PMOS管M1的漏极分别与所述NMOS管M2的栅极、所述NMOS管M3的栅极和所述NMOS管M3的漏极连接；

所述NMOS管M2的源极与所述第一电阻R0的一端连接，所述第一电阻R0的另一端接地，所述NMOS管M3的源极接地。

可选地，所述第一CTAT电流产生电路包括PMOS管M6、PMOS管M7、NMOS管M8、NMOS管M9以及NMOS管M10，其中：

所述PMOS管M6的源极和所述PMOS管M7的源极均与所述电压源连接，所述PMOS管M6的栅极和所述PMOS管M7的栅极均与所述PMOS管M5的栅极连接，所述PMOS管M6的漏极与所述NMOS管M8的漏极连接，所述PMOS管M7的漏极分别与所述PMOS管M5的栅极和所述NMOS管M9的漏极连接；

所述NMOS管M8的栅极分别与其漏极和所述NMOS管M9的栅极连接，所述NMOS管M8的源极接地，所述NMOS管M9的源极与所述NMOS管M10的漏极连接；

所述NMOS管M10的栅极分别与所述PMOS管M5的栅极、所述PMOS管M6的栅极、所述PMOS管M7的栅极以及所述PMOS管M7的漏极连接，所述NMOS管M10的源极接地。

可选地，所述第二PTAT电流产生电路包括PMOS管M11、PMOS管M12、NMOS管M13、NMOS管M14以及第二电阻R1，其中：

所述PMOS管M11的源极和所述PMOS管M12的源极均与所述电压源连接，所述PMOS管M11的栅极和所述PMOS管M12的栅极均与所述PMOS管M15的栅极连接，所述PMOS管M11的漏极分别与所述NMOS管M13的漏极和所述PMOS管M15的栅极连接，所述PMOS管M12的漏极分别与所述NMOS管M13的栅极、所述NMOS管M14的栅极和所述NMOS管M14的漏极连接；

所述NMOS管M13的源极与所述第二电阻R1的一端连接，所述第二电阻R1的另一端接地，所述NMOS管M14的源极接地。

可选地，所述第二CTAT电流产生电路包括PMOS管M17、PMOS管M18、NMOS管M19、NMOS管M20、NMOS管M21以及第三电阻R2，其中：

所述PMOS管M17的源极和所述PMOS管M18的源极均与所述电压源连接，所述PMOS管M17的栅极和所述PMOS管M18的栅极均与所述PMOS管M16的栅极连接，所述PMOS管M17的漏极与所述NMOS管M19的漏极连接，所述PMOS管M18的漏极分别与所述PMOS管M16的栅极和所述NMOS管M20的漏极连接；

所述NMOS管M19的栅极分别与其漏极和所述NMOS管M20的栅极连接，所述NMOS管M19的源极与所述NMOS管M21的漏极连接，所述NMOS管M20的源极与所述第三电阻R2的一端连接，所述第三电阻R2的另一端接地；

所述NMOS管M21的栅极与其漏极连接，所述NMOS管M21的源极接地。

可选地，所述第一电阻R0为Poly电阻。

由以上技术方案可见，本发明实施例提供的二次补偿低温漂的基准电流源，在第一补偿电路中利用第一PTAT电流产生电路和第一CTAT电流产生电路进行一次补偿后，得到基准电流的温度特性曲线为下凹的抛物线；同时，在第二补偿电路中利用第二PTAT电流产生电路和第二CTAT电流产生电路进行一次补偿后，得到基准电流的温度特性曲线为上凸的抛物线。然后，将上述第一补偿电路和第二补偿电路所产生的两种相反变化趋势的基准电流相加，进行二次曲率补偿，使该基准电流源的输出的基准电流的温度特性曲线具有两个极值，进而可以获得低温漂系数的基准电流源。

附图说明

为了更清楚地说明本发明的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中的一种基准电流产生电路的基本结构示意图；

图2为本发明实施例提供的一种二次补偿低温漂的基准电流源的基本结构示意图；

图3为图2中的第一PTAT电流产生电路和第一CTAT电流产生电路所输出的基准电流示意图；

图4为图2中的第一补偿电路输出的基准电流示意图；

图5为图2中的第二补偿电路输出的基准电流示意图；

图6为图2中基准电流源所输出的基准电流示意图；

图7为图2中基准电流源的电源抑制比示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。

针对现有的基准电流源的温漂系数过高的问题，本发明实施例提供了利用一次补偿后产生两种相反变化趋势的输出电流相加，以进行二次补偿，获得低温漂系数的基准电流源。

图2为本发明实施例提供的一种二次补偿低温漂的基准电流源的基本结构示意图。如图2所示，该基准电流源包括产生的温度特性曲线为下凹抛物线的第一补偿电路10和温度特性曲线为上凸抛物线的第二补偿电路20。

其中，第一补偿电路10包括第一PTAT电流产生电路101和第一CTAT电流产生电路102，第一PTAT电流产生电路101的输出端与PMOS管M4的栅极连接、第一CTAT电流产生电路102的输出端与PMOS管M5的栅极连接，PMOS管M4和PMOS管M5的源极均与基准电流源的电压源30连接。第二补偿电路20包括第二PTAT电流产生电路201和第二CTAT电流产生电路202，第二PTAT电流产生电路201的输出端与PMOS管M15的栅极连接、第二CTAT电流产生电路202的输出端与PMOS管M16的栅极连接，PMOS管M15和PMOS管M16的源极均与基准电流源的电压源30连接。PMOS管M4、PMOS管M5、PMOS管M15和PMOS管M16的漏极均与NMOS管M22的漏极连接，NMOS管M22的栅极与其漏极连接，NMOS管M22的源极接地。

在上述基准电流源中，第一补偿电路10中利用PMOS管M4和PMOS管M5将第一PTAT电流产生电路101和第一CTAT电流产生电路102的输出电流比例的调整进行一次补偿，得到零温度系数的基准电流并且该基准电流的温度特性曲线为下凹的抛物线；同时，在第二补偿电路20中利用PMOS管M15和PMOS管M16将第二PTAT电流产生电路201和第二CTAT电流产生电路202输出电流比例的调整进行一次补偿，得到零温度系数的基准电流并且该基准电流的温度特性曲线为上凸的抛物线；然后，将上述第一补偿电路10和第二补偿电路20所产生的两种变化趋势相反、且温度特性曲线为对称或接近对称的基准电流相加，进行二次曲率补偿，使该基准电流源的温度特性曲线具有两个极值，进而可以得到低温漂系数的基准电流源。

具体的，上述第一PTAT电流产生电路101包括PMOS管M0、PMOS管M1、NMOS管M2、NMOS管M3以及第一电阻R0。其中，PMOS管M0的源极和PMOS管M1的源极均与电压源30连接，PMOS管M0的栅极和PMOS管M1的栅极均与PMOS管M4的栅极连接，PMOS管M0的漏极分别与NMOS管M2的漏极和PMOS管M4的栅极连接，PMOS管M1的漏极分别与NMOS管M2的栅极、NMOS管M3的栅极和NMOS管M3的漏极连接；NMOS管M2的源极与第一电阻R0的一端连接，第一电阻R0的另一端接地，NMOS管M3的源极接地。

在该第一PTAT电流产生电路101中，PMOS管M0和M1构成普通电流镜，主要作用是通过调整m的值调节两个支路中电流的大小，为尽可能的降低功耗，m的值尽可能小。NMOS管M2、NMOS管M3以及第一电阻R0构成Widlar电流镜，在MOS管宽长比确定的情况下，通过调节第一电阻R0的阻值改变电流的大小。

在不考虑MOS管的沟道长度调制效应、器件失配的情况下，可得:

V_GS3＝V_GS2+I_DS2R₀ (1)

根据公式(1)可得：ΔV_GS＝V_GS3-V_GS2＝I_DS2R₀ (2)

由于NMOS管M2和NMOS管M3工作在不同电流密度下，那么它们栅极—源极电压的差值与绝对温度成正比，所以，根据公式(2)得：

ΔV_GS/R₀＝I_DS2＝I_PTAT (3)

进一步的，第一CTAT电流产生电路102包括PMOS管M6、PMOS管M7、NMOS管M8、NMOS管M9以及NMOS管M10。其中，PMOS管M6的源极和PMOS管M7的源极均与电压源30连接，PMOS管M6的栅极和PMOS管M7的栅极均与PMOS管M5的栅极连接，PMOS管M6的漏极与NMOS管M8的漏极连接，PMOS管M7的漏极分别与PMOS管M5的栅极和NMOS管M9的漏极连接；NMOS管M8的栅极分别与其漏极和NMOS管M9的栅极连接，NMOS管M8的源极接地，NMOS管M9的源极与NMOS管M10的漏极连接；NMOS管M10的栅极分别与PMOS管M5的栅极、PMOS管M6的栅极、PMOS管M7的栅极以及PMOS管M7的漏极连接，NMOS管M10的源极接地。

在该第一CTAT电流产生电路102中，PMOS管M6和M7构成普通电流镜，用于调节两个支路中电流的大小，NMOS管M8、M9以及M10用于产生CTAT电流。

在不考虑MOS管的沟道长度调制效应、器件失配的情况下，可得:

V_GS8-V_GS9＝V_GS10 (4)

同时，由于NMOS管M10的栅极接PMOS管M7和M6的栅极，保证该NMOS管M10工作在线性区，因此：

ΔV_GS＝V_GS8-V_GS9＝R_GS10I_GS10 (5)

由于NMOS管M8和NMOS管M9工作在不同电流密度下，那么它们的栅极—源极电压的差值与绝对温度成正比，所以，根据公式(5)得：

ΔV_GS/R_GS10＝I_GS10＝I_CTAT (6)

图3为图2中的第一PTAT电流产生电路和第一CTAT电流产生电路所输出的基准电流示意图。如图3所示，利用第一PTAT电流产生电路输出PTAT电流、利用第一CTAT电流产生电路输出CTAT电流，将两路电流采用合适比例叠加后，使其生成如图4所示的温度系数为零且温度特性曲线为下凹的基准电流。

进一步的，第二PTAT电流产生电路201包括PMOS管M11、PMOS管M12、NMOS管M13、NMOS管M14以及第二电阻R1。其中，PMOS管M11的源极和PMOS管M12的源极均与电压源30连接，PMOS管M11的栅极和PMOS管M12的栅极均与PMOS管M15的栅极连接，PMOS管M11的漏极分别与NMOS管M13的漏极和PMOS管M15的栅极连接，PMOS管M12的漏极分别与NMOS管M13的栅极、NMOS管M14的栅极和NMOS管M14的漏极连接；NMOS管M13的源极与第二电阻R1的一端连接，第二电阻R1的另一端接地，NMOS管M14的源极接地。

本实施例中将第二PTAT电流产生电路201和第一PTAT电流产生电路101采用相同的电路结构，因此，可得：

ΔV_GS/R₁＝I_DS13＝I_PTAT (7)

进一步的，第二CTAT电流产生电路202包括PMOS管M17、PMOS管M18、NMOS管M19、NMOS管M20、NMOS管M21以及第三电阻R2。其中，PMOS管M17的源极和PMOS管M18的源极均与电压源30连接，PMOS管M17的栅极和PMOS管M18的栅极均与PMOS管M16的栅极连接，PMOS管M17的漏极与NMOS管M19的漏极连接，PMOS管M18的漏极分别与PMOS管M16的栅极和NMOS管M20的漏极连接；NMOS管M19的栅极分别与其漏极和NMOS管M20的栅极连接，NMOS管M19的源极与NMOS管M21的漏极连接，NMOS管M20的源极与第三电阻R2的一端连接，第三电阻R2的另一端接地；NMOS管M21的栅极与其漏极连接，NMOS管M21的源极接地。

在该第二CTAT电流产生电路202中，PMOS管M17和M18构成普通电流镜，用于调节两个支路中电流的大小，NMOS管M19、NMOS管M20、NMOS管M21和第二电阻R2构成的电流镜用于产生CTAT电流。

已知

同时，V_GS19+V_GS21-V_GS20＝I_CTATR₂ (9)

在公式(10)中，CTAT电流中包含PTAT和CTAT成分，令

因此，

同时，∑V_TH＝V_GS19+V_TH21-V_TH20，阈值电压随着温度的增加线性减小，因此该电路可以输出CTAT电流。

利用上述第二PTAT电流产生电路输出PTAT电流、利用第二CTAT电流产生电路输出CTAT电流，将两路电流采用合适比例叠加后，使其生成如图5所示的温度系数为零且温度特性曲线为上凸的基准电流。其中，本实施例中，两路电流比例的设计原则为，要保证温漂值尽可能小，一次补偿所产生的开口向上的抛物线和开口向下的抛物线电流大小尽可能接近，一次补偿产生的温漂值尽可能接近。

但是，根据上述的第一补偿电路10和第二补偿电路20的输出的基准电流的温度特性曲线，在-20℃～120℃内，上凸(开口向下)的抛物线温漂是176.2ppm/℃，下凹(开口向上)的抛物线温漂是171.5ppm/℃，温漂系数还比较大，不能满足高性能电路的需求。

因此，本实施例中的NMOS管M22采用二极管接法，NMOS管M22的漏极分别接NMOS管M4、M5、M15和M16的漏极，进而将上述两部分一次补偿后的,上半温度范围和下半温度范围内呈现相反的趋势的电流相加，由于第一补偿电路10的温度系数平均值在上半温度范围内比在下半温度范围内高，因此，通过在第一补偿电路10的输出端注入负温度系数的电流,使高温区域的基准电压正温度系数减小，实现二次曲率补偿，得到一个新的极值，进而可以降低该电流源的温漂系数。

如图6所示，即为本实施例提供的基准电流源所所输出的基准电流示意图，从图6中可以看出该电流源的温漂系数与一次补偿的电路的温漂系数相比，可以得到明显降低。同时，图7为本实施例中的基准电流源的电源抑制比示意图，从图7中可以看出提本实施例所提供二次补偿电路结构，不仅有效降低基准电流源的温漂系数，还具有较高的电源抑制比。另外，本实施例提供的基准电流源采用无运算放大器的结构，不仅可以降低电路设计难度，还可以提高系统稳定性。

本实施例中的电压源30的电压VDD为3.3V，电路中所使用MOS管3.3V的，所使用电阻为Poly电阻，但不限于所述参数。另外，上述第一补偿电路10和第二补偿电路20还可以在上述电路结构的基础上进行结构调整。

本说明书中各个实施例之间相同相似的部分互相参见即可。以上所述的本发明实施方式并不构成对本发明保护范围的限定。

Claims (6)

1.一种二次补偿低温漂的基准电流源，其特征在于，包括温度特性曲线为下凹抛物线的第一补偿电路、温度特性曲线为上凸抛物线的第二补偿电路，其中：

所述第一补偿电路包括第一PTAT电流产生电路和第一CTAT电流产生电路，所述第一PTAT电流产生电路的输出端与PMOS管M4的栅极连接、第一CTAT电流产生电路的输出端与PMOS管M5的栅极连接，所述PMOS管M4和PMOS管M5的源极均与所述基准电流源的电压源连接；

所述第二补偿电路包括第二PTAT电流产生电路和第二CTAT电流产生电路，所述第二PTAT电流产生电路的输出端与PMOS管M15的栅极连接、第二CTAT电流产生电路的输出端与PMOS管M16的栅极连接，所述PMOS管M15和PMOS管M16的源极均与所述基准电流源的电压源连接；

所述PMOS管M4、PMOS管M5、PMOS管M15和PMOS管M16的漏极均与NMOS管M22的漏极连接，所述NMOS管M22的栅极与其漏极连接，所述NMOS管M22的源极接地。

2.根据权利要求1所述的基准电流源，其特征在于，所述第一PTAT电流产生电路包括PMOS管M0、PMOS管M1、NMOS管M2、NMOS管M3以及第一电阻R0，其中：

所述PMOS管M0的源极和所述PMOS管M1的源极均与所述电压源连接，所述PMOS管M0的栅极和所述PMOS管M1的栅极均与所述PMOS管M4的栅极连接，所述PMOS管M0的漏极分别与所述NMOS管M2的漏极和所述PMOS管M4的栅极连接，所述PMOS管M1的漏极分别与所述NMOS管M2的栅极、所述NMOS管M3的栅极和所述NMOS管M3的漏极连接；

所述NMOS管M2的源极与所述第一电阻R0的一端连接，所述第一电阻R0的另一端接地，所述NMOS管M3的源极接地。

3.根据权利要求1或2所述的基准电流源，其特征在于，所述第一CTAT电流产生电路包括PMOS管M6、PMOS管M7、NMOS管M8、NMOS管M9以及NMOS管M10，其中：

所述PMOS管M6的源极和所述PMOS管M7的源极均与所述电压源连接，所述PMOS管M6的栅极和所述PMOS管M7的栅极均与所述PMOS管M5的栅极连接，所述PMOS管M6的漏极与所述NMOS管M8的漏极连接，所述PMOS管M7的漏极分别与所述PMOS管M5的栅极和所述NMOS管M9的漏极连接；

所述NMOS管M8的栅极分别与其漏极和所述NMOS管M9的栅极连接，所述NMOS管M8的源极接地，所述NMOS管M9的源极与所述NMOS管M10的漏极连接；

所述NMOS管M10的栅极分别与所述PMOS管M5的栅极、所述PMOS管M6的栅极、所述PMOS管M7的栅极以及所述PMOS管M7的漏极连接，所述NMOS管M10的源极接地。

4.根据权利要求1所述的基准电流源，其特征在于，所述第二PTAT电流产生电路包括PMOS管M11、PMOS管M12、NMOS管M13、NMOS管M14以及第二电阻R1，其中：

所述PMOS管M11的源极和所述PMOS管M12的源极均与所述电压源连接，所述PMOS管M11的栅极和所述PMOS管M12的栅极均与所述PMOS管M15的栅极连接，所述PMOS管M11的漏极分别与所述NMOS管M13的漏极和所述PMOS管M15的栅极连接，所述PMOS管M12的漏极分别与所述NMOS管M13的栅极、所述NMOS管M14的栅极和所述NMOS管M14的漏极连接；

所述NMOS管M13的源极与所述第二电阻R1的一端连接，所述第二电阻R1的另一端接地，所述NMOS管M14的源极接地。

5.根据权利要求1或4所述的基准电流源，其特征在于，所述第二CTAT电流产生电路包括PMOS管M17、PMOS管M18、NMOS管M19、NMOS管M20、NMOS管M21以及第三电阻R2，其中：

所述PMOS管M17的源极和所述PMOS管M18的源极均与所述电压源连接，所述PMOS管M17的栅极和所述PMOS管M18的栅极均与所述PMOS管M16的栅极连接，所述PMOS管M17的漏极与所述NMOS管M19的漏极连接，所述PMOS管M18的漏极分别与所述PMOS管M16的栅极和所述NMOS管M20的漏极连接；

所述NMOS管M19的栅极分别与其漏极和所述NMOS管M20的栅极连接，所述NMOS管M19的源极与所述NMOS管M21的漏极连接，所述NMOS管M20的源极与所述第三电阻R2的一端连接，所述第三电阻R2的另一端接地；

所述NMOS管M21的栅极与其漏极连接，所述NMOS管M21的源极接地。

6.根据权利要求1所述的基准电流源，其特征在于，所述第一电阻R0为Poly电阻。