CN103729009A - 参考电压产生器 - Google Patents
参考电压产生器 Download PDFInfo
- Publication number
- CN103729009A CN103729009A CN201210387322.7A CN201210387322A CN103729009A CN 103729009 A CN103729009 A CN 103729009A CN 201210387322 A CN201210387322 A CN 201210387322A CN 103729009 A CN103729009 A CN 103729009A
- Authority
- CN
- China
- Prior art keywords
- current
- voltage
- transistor
- reference voltage
- transistorized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
一种参考电压产生器,包括参考电压产生单元。参考电压产生单元接收第一偏压电流及第一映射电流,用以产生参考电压。参考电压产生单元包括第一金属氧化半导体晶体管、第二金属氧化半导体晶体管、第一阻抗提供元件以及第二阻抗提供元件。第一及第二金属氧化半导体晶体管操作在次临界(sub-threshold)区,以产生具有负温度系数的第一及第二栅源极电压。第一阻抗提供元件用以产生具有正温度系数的第一电流。第二阻抗提供元件用以在其第一端产生具有正温度系数的第一电压。其中,参考电压等于第二栅源极电压加上第一电压。
Description
技术领域
本发明涉及一种参考电压产生器,且特别涉及一种以金属氧化半导体晶体管为主要元件的参考电压产生器。
背景技术
数字模拟转换器(DAC)、模拟数字转换器(ADC)或稳压器(regulator)会需要至少一种固定且稳定的参考电压。参考电压最好在每次电源启动时能稳定地再生。理想的参考电压最好不受到工艺差异、操作温度变化与电源变异等影响。能带隙参考电路(bandgap reference circuit)因可提供较高稳定度与精准度参考电压,而在许多电子系统中扮演重要角色。
Brokaw在美国第4,250,445号专利中公开一种能带隙参考电路。请参照图1A,图1A为Brokaw所公开的能带隙参考电路的电路图。能带隙参考电路10包括一运算跨导放大器(Operational Transconductance Amplifier,OTA)11、双极接面晶体管Q1及Q2以及重复串迭结构的各电阻(如RC1、RC2、R及RL)。通过特定面积比例1:K的两双极接面晶体管Q1及Q2与电阻R产生正温度系数的电流IE1,电流IE1流入电阻RL可产生正温度系数的电压Vp。电压Vp与双极接面晶体管Q1的负温度系数的电压VBE2迭加后,在其基极输出近似零温度系数的参考电压VREF。
能带隙参考电路10以运算跨导放大器11来锁定两输入端的电压VIN+与电压VIN-,并且因电压VIN+=电压VIN-,而使两电阻Rc1及Rc2具备相同电流。故电流IE1=(VBE2-VBE1)/R=VTln(K)L/R且具备正温度系数,其中VT为热电压,电阻比例L=2RL/R。而双极接面晶体管Q2的VBE2具备负温度系数,故输出的参考电压VREF=VBE2+2×IE1×RL=VBE2+VTln(K)L。因此,可通过调整电阻比例L而使参考电压VREF近似零温度系数的电压。
能带隙参考电路10的优点为较佳的抗噪声能力以及可操作在比一般能带隙参考电路还要低的系统电压VDD。因其输出的参考电压VREF为运算跨导放大器11的输出端电压VOUT,且通过运算跨导放大器11形成的负反馈,故可抑制系统内的噪声,并使其具备较佳的电源抑制比(Power SupplyRejection Ratio,PSRR)。能带隙参考电路10的操作条件为系统电压而这较一般能带隙参考电路来得低。
然而在某些应用上仍需更低的系统电压VDD而不适用能带隙参考电路10。且能带隙参考电路10利用将双极接面晶体管Q1、Q2作为放大器使用,在互补式金属氧化物半导体元件(Complementary Metal-Oxide Semiconductor,CMOS)的工艺中仅有寄生的双极接面晶体管可以使用的情况下,这不仅较占用布局面积且元件特性不佳,双极接面晶体管Q1、Q2的基极电流将降低回路增益(loop-gain)以及影响高频特性,并会造成电压对温度的偏移程度。
除此之外,在某些应用上需要能带隙参考电路提供零温度系数的参考电流,但此电路仅能提供零温度系数的参考电压,故必须再由其他电路产生所需的参考电流。
Riehl在美国第20110062938号公开专利申请中公开另一种能带隙参考电路。图1B为Riehl所公开的能带隙参考电路的电路图。请同时参照图1A及图1B,与原始Brokaw架构的能带隙参考电路10不同之处在于,能带隙参考电路20直接使用双极接面晶体管Q1、Q2作为运算跨导放大器21的输入对(input-pair),再以一个P通道金属氧化半导体晶体管MP1作为输出级(outputstage)以锁定输出电压VREF。如此可减小并简化原始Brokaw架构的能带隙参考电路,并且仍可提供较佳的PSRR。
然而在此电路架构下,能带隙参考电路20的操作系统电压VDD须增加,而使系统电压其中VCE为双极接面晶体管Q1、Q2的集射极跨压,VGS为P通道金属氧化半导体晶体管MP的栅源极跨压。故能带隙参考电路20的操作系统电压VDD高于原始Brokaw架构的能带隙参考电路10的操作系统电压。且能带隙参考电路20同样将双极接面晶体管Q1、Q2当作放大器使用并作为运算跨导放大器21的输入对(input-pair),因此能带隙参考电路20同样具备上述图1A中原始Brokaw架构的缺点。
在Electronics Letters,p572-p573,Vol.41Issue10标题为“Low-powerlow-voltage reference using peaking current mirror circuit”的论文中公开了另一种能带隙参考电路。请参照图1C,图1C为上述论文中所公开的能带隙参考电路的电路图。如上所述,为简化能带隙参考电路且避免一般能带隙参考电路使用双极接面晶体管而占用较大布局面积,故图1C的能带隙参考电路30使用操作于次临界区(sub-threshold)的N通道金属氧化半导体晶体管Mn1、Mn2取代图1A或图1B中的双极接面晶体管Q1、Q2,并搭配简单架构的电流镜单元31以产生参考电压VREF。而能带隙参考电路30的操作条件为系统电压其中VDS为P通道金属氧化半导体晶体管Mp2的汲源极跨压。
当N通道金属氧化半导体晶体管Mn1、Mn2操作在次临界区的状态时,电流ID与N通道金属氧化半导体晶体管Mn1、Mn2彼此间具备了指数型关系并且可表示为其中VGS为N通道金属氧化半导体晶体管Mn1或Mn2的栅源极电压。此外,能带隙参考电路30会产生与图1A或图1B中使用双极接面晶体管Q1、Q2类似的正温度系数电流ID=(VGS2-VGS1)/R=VTln(K)/R。且因N通道金属氧化半导体晶体管Mn2的栅源极电压VGS2具备负温度系数,而可得到与双极接面晶体管Q1、Q2类似的近似零温度系数参考电压VREF,而参考电压VREF=VGS2+2×ID×RL=VGS2+VTln(K)L。
如前所述,使用N通道金属氧化半导体晶体管Mn1、Mn2取代双极接面晶体管Q1、Q2的好处,在于能够减少元件的布局面积且具备较佳的元件特性,但因N通道金属氧化半导体晶体管Mn1、Mn2的栅源极电压VGS1、VGS2的温度系数的线性度较差且易随工艺漂移,而使其输出的参考电压VREF仍会随温度有一定程度的变化。
相较于图1A及图1B中Brokaw型能带隙参考电路10、20的抗噪声能力,能带隙参考电路30的架构不具备Brokaw型能带隙参考电路中的运算跨导放大器11或21以负反馈方式来抑制系统内的噪声,因此能带隙参考电路30所输出的参考电压VREF的PSRR较差。
发明内容
本发明提供一种参考电压产生器,能够大量节省布局面积、具有良好的电源抑制比(PSRR)与较低的系统电压并且能够稳定参考电压。
本发明提出一种参考电压产生器,包括参考电压产生单元,接收第一偏压电流及第一映射电流,用以产生参考电压,参考电压产生单元包括第一金属氧化半导体晶体管、第二金属氧化半导体晶体管、第一阻抗提供元件以及第二阻抗提供元件。其中,第一金属氧化半导体晶体管的第一端接收该第一偏压电流,第一金属氧化半导体晶体管操作在次临界(sub-threshold)区,以产生具有负温度系数的第一栅源极电压。第二金属氧化半导体晶体管的第一端接收第一映射电流,其栅极端耦接第一金属氧化半导体晶体管的栅极端,第二金属氧化半导体晶体管操作在次临界区,以产生具有负温度系数的第二栅源极电压,且第一金属氧化半导体晶体管的宽长比为第二金属氧化半导体晶体管的宽长比的K1倍,其中K1为大于0的自然数且不等于1。第一阻抗提供元件的第一端耦接第一金属氧化半导体晶体管的第二端,其第二端耦接第二金属氧化半导体晶体管的第二端,用以产生具有正温度系数的第一电流。第二阻抗提供元件的第一端耦接第二金属氧化半导体晶体管的第二端,其第二端耦接接地电压,用以在其第一端产生具有正温度系数的第一电压,其中,参考电压等于第二栅源极电压加上该第一电压。
在本发明的一实施例中,参考电压产生器还包括电流镜单元,电性连接参考电压产生单元,电流镜单元用以提供第一偏压电流及该第一映射电流,其中该电流镜单元映射该第一偏压电流而产生该第一映射电流。
在本发明的一实施例中,电流镜单元包括第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管以及第八晶体管。其中,第三晶体管的第一端耦接系统电压,其第二端耦接第二金属氧化半导体晶体管的第一端。第四晶体管的第一端耦接系统电压,其栅极端耦接第三晶体管的栅极端,其第二端耦接第一金属氧化半导体晶体管的第一端。第五晶体管的第一端耦接第三晶体管的第二端,其栅极端接收第一偏压,其第二端耦接第三晶体管的栅极端。第六晶体管的第一端耦接第四晶体管的第二端,其栅极端接收第一偏压。第七晶体管的第一端耦接第五晶体管的第二端,其栅极端接收第二偏压,其第二端耦接接地电压。第八晶体管的第一端耦接第六晶体管的第二端,其栅极端接收第二偏压,其第二端耦接接地电压。
在本发明的一实施例中,参考电压产生器还包括输出级单元,耦接至参考电压产生单元及电流镜单元,输出级单元用以稳定参考电压且产生第一参考电流。
在本发明的一实施例中,输出级单元包括第九晶体管以及电压转电流电路。其中,第九晶体管的第一端耦接系统电压,其栅极端耦接第六晶体管的第二端,其第二端耦接第二金属氧化半导体晶体管的栅极端,用以稳定参考电压。电压转电流电路的第一端接收参考电压,其第二端耦接接地电压,电压转电流电路用以将参考电压转换为第一参考电流。
在本发明的一实施例中,电压转电流电路为第三阻抗提供元件,其第一端接收参考电压,其第二端耦接接地电压,用以产生第一参考电流。
在本发明的一实施例中,输出级单元还包括升压电路,升压电路的第二端接收参考电压,其第一端耦接第九晶体管的第二端,用以将参考电压升压为第二参考电压。
在本发明的一实施例中,升压电路为第四阻抗提供元件,其第二端接收参考电压,其第一端耦接第九晶体管的第二端,第四阻抗提供元件的阻抗值决定参考电压的升压幅度。
在本发明的一实施例中,参考电压产生器还包括降压电路,电性连接参考电压产生单元输出级单元之间,通过其汲取参考电压产生单元中电流的一部分以作为第一反馈电流,来调降参考电压。
在本发明的一实施例中,降压电路包括第十晶体管、第十一晶体管以及第十二晶体管。第十晶体管的第一端耦接系统电压,其栅极端耦接该第九晶体管的栅极端,第十晶体管的宽长比为第九晶体管的宽长比的M倍,用以映射M倍的第一参考电流来产生第二参考电流,其中M为大于0的自然数且第一参考电流与第二参考电流具有相同的温度系数。第十一晶体管的第一端耦接第十晶体管的第二端,其第二端耦接接地电压,其栅极端耦接第十晶体管的第二端。第十二晶体管的第一端耦接第二阻抗提供元件的第一端,其第二端耦接接地电压,其栅极端耦接第十一晶体管的栅极端,第十二晶体管的宽长比为第十一晶体管的宽长比的N倍,用以映射N倍的第二参考电流来产生第一反馈电流,第一反馈电流为其汲取两倍的第一电流中的一部分,其中N为大于0的自然数。
在本发明的一实施例中,参考电压产生器还包括温度补偿单元,耦接于参考电压产生单元及输出级单元之间,用以补偿参考电压的温度系数。
在本发明的一实施例中,温度补偿单元包括第十三晶体管以及自偏压电流镜电路。第十三晶体管的第一端耦接系统电压,其栅极端耦接第九晶体管的栅极端,第十三晶体管的宽长比为第九晶体管的宽长比的M倍,用以映射M倍的第一参考电流来产生第三参考电流。自偏压电流镜电路,用以产生具有正温度系数的自偏压电流,自偏压电流镜电路电性连接至第十三晶体管的第二端,其中由第三参考电流的一半与自偏压电流中最小值来决定第二电流的最小值,其中第一参考电流与第三参考电流具有相同的温度系数,且第三参考电流与自偏压电流具有不同的温度系数。
在本发明的一实施例中,温度补偿单元还包括第十四晶体管。第十四晶体管的第一端耦接第二阻抗提供元件的第一端,其第二端耦接接地电压,其栅极端电性连接自偏压电流镜电路,第十四晶体管映射第二电流以作为第二反馈电流,且第二反馈电流为其汲取两倍的第一电流中的一部分。其中,第三参考电流与自偏压电流的温度系数曲线上具有一温度交叉点,当温度小于温度交叉点时,第二电流为自偏压电流,当温度大于温度交叉点时,第二电流为第三参考电流的一半。
在本发明的一实施例中,自偏压电流镜电路包括第十五晶体管、第十六晶体管、第十七晶体管、第十八晶体管以及第五阻抗提供元件。第十五晶体管的第一端耦接第十三晶体管的第二端。第十六晶体管的第一端耦接第十五晶体管的第一端,其栅极端耦接至其第二端及第十五晶体管的栅极端。第十七晶体管的第一端耦接第十五晶体管的第二端及其栅极端,其第二端耦接接地电压,其中第十四晶体管的宽长比为第十七晶体管的宽长比的N倍,用以映射N倍的第二电流以作为第二反馈电流。第十八晶体管的第一端耦接第十六晶体管的第二端,其栅极端耦接第十七晶体管的栅极端,其中第十八晶体管的宽长比为第十七晶体管的宽长比的K2倍,其中。第五阻抗提供元件的第一端耦接第十八晶体管的第二端,其第二端耦接接地电压。其中,第十七及第十八晶体管操作在次临界区,以产生具有负温度系数的第十七栅源极电压及具有负温度系数的第十八栅源极电压,并且第五阻抗提供元件用以产生具有正温度系数的该自偏压电流。
基于上述,本发明所提出的参考电压产生器,主要利用将第一金属氧化半导体晶体管操作在次临界区并且同时将第二金属氧化半导体晶体管操作在次临界区,以产生负温度系数的第一及第二栅源极电压。并利用第一及第二栅源极电压于第一阻抗提供元件两端所形成的跨压来产生具有正温度系数的第一电流,且使用第二阻抗提供元件在其第二端产生具有正温度系数的第一电压。如此一来,所需要的参考电压等于第一电压加上第二栅源极电压,而此以金属氧化半导体晶体管为主要元件的电路架构下,可以避免因使用双极接面晶体管而占用大量布局面积。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1A为Brokaw所公开的能带隙参考电路的电路图。
图1B为Riehl所公开的能带隙参考电路的电路图。
图1C为另一现有技术的能带隙参考电路的电路图。
图2为依据本发明一实施例的参考电压产生器的示意图。
图3为依据本发明一实施例的参考电压产生器的电路示意图。
图4为说明图3实施例的具有温度系数参考电压的曲线示意图。
图5为依据本发明一实施例的具有升压电路的参考电压产生器的示意图。
图6为说明图5实施例的具有升压电路的参考电压产生器的曲线示意图。
图7为依据本发明一实施例的具有降压电路的参考电压产生器的系统架构图。
图8为依据本发明一实施例的具有降压电路的参考电压产生器的电路示意图。
图9为说明图8实施例的具有降压电路的参考电压产生器的曲线示意图。
图10为依据本发明一实施例的具有温度补偿单元的参考电压产生器的系统架构图。
图11为依据本发明一实施例的具有温度补偿单元的参考电压产生器的电路示意图。
图12为说明图11实施例的具有温度补偿单元的参考电压产生器的曲线示意图。
【主要元件符号说明】
10:能带隙参考电路
11:运算跨导放大器
20:能带隙参考电路
21:运算跨导放大器
30:能带隙参考电路
31:电流镜单元
200、300、500、700、800、1000、1100:参考电压产生器
210:参考电压产生单元
220、320:电流镜单元
230、330:输出级单元
332:电压转电流电路
334:升压电路
310:运算跨导放大器
410、420、430:曲线
610:曲线
710、810:降压电路
910、920、930:曲线
1010、1110:温度补偿单元
1112:自偏压电流镜电路
1210、1220、1230:曲线
I1、I2:电流
IB1:偏压电流
ID:电流
IE1:电流
IM1:映射电流
IREF1、IREF2、IREF3:参考电流
IFBK1、IFBK2:反馈电流
ISE:自偏压电流
M1、M2:金属氧化半导体晶体管
M3~M19:晶体管
Mn1、Mn2:N通道金属氧化半导体晶体管
Mp1、Mp2:P通道金属氧化半导体晶体管
n1~n5:节点
Q1、Q2:双极接面晶体管
RC1、RC2、R、RL:电阻
R1、R2、R3、R4、R5、R6、R7~Rn:阻抗提供元件
T:温度
TC:温度交叉点
V1:电压
VBE1、VBE2:电压
VGS1、VGS2:栅源极电压
VB1、VB2:偏压
VDD:系统电压
VIN+、VIN-:电压
VREF、VREF(6)~VREF(n):参考电压
VGS1、VGS2、VGS17、VGS18:栅源极电压
VOUT:输出端电压
VSS:接地电压
具体实施方式
本发明的设计机制主要是以金属氧化半导体晶体管为主要元件,并将其操作在次临界区,以使其栅源极电压为具有负温度系数的电压,藉此不仅能够避免因使用双极接面晶体管而占用大量布局面积,并且因为金属氧化半导体晶体管的栅极端不会有任何电流,所以不会像现有技术中使用双极接面晶体管可能会因工艺关系或其他因素影响到电流的大小,进而使得参考电压出现起伏不定的现象。
在本发明公开内容中的参考电压产生器,在多个实施例中之一,利用折迭式串迭结构的电流镜单元来提供偏压电流及映射电流,能够降低电路操作时的系统电压,进而减少整体电路的电能消耗。
本发明所公开内容以金属氧化半导体晶体管作为运算跨导放大器(Operational Transconductance Amplifier,OTA)的输入对,并以负反馈方式将参考电压反馈至OTA的输入对,藉此能够抵抗系统电压所产生的噪声干扰,藉以稳定参考电压。
在本发明公开内容中所利用的输出级单元,在多个实施例中之一,是用来锁定参考电压及利用电压转电流电路来将具有零温度系数的参考电压转换成具有零温度系数的第一参考电流。其中,在一实施例中,电压转电流电路为阻抗提供元件所构成。
本发明公开内容中所提出的参考电压产生器,在多个实施例中之一,利用升压电路来使得参考电压的电压值升压到符合电路设计需求。其中,在一实施例中,升压电路为阻抗提供元件所构成。在另一实施例中,升压电路可以是以多个电阻串联所构成的分压电路,以提供多段式的参考电压。
本发明公开内容中所提出的参考电压产生器,在多个实施例中之一,利用降压电路来使得参考电压的电压值调降至符合实际的电路设计需求。
本发明公开内容所使用的降压电路,在一实施例中,是从参考电压产生单元汲取电流至降压电路,以降低参考电压产生器内的电流,进而降低电流电阻降(current-resistor drop;IR drop),藉此可以将参考电压调降为符合电路设计需求的电压值。
本发明公开内容中所提出的参考电压产生器,在一实施例中,可以将升压电路与降压电路整合在同一参考电压产生器,藉此以提供多选择式的参考电压。
本发明公开内容中所提出的参考电压产生器,在多个实施例中之一,利用温度补偿单元来补偿参考电压的温度系数,藉此可以进一步地降低参考电压受到温度起伏变化的影响。
本发明公开内容,在一实施例中,温度补偿单元包括了用来产生正温度系数电流的自偏压电流镜电路。并且,将自偏压电流镜电路内的部分或全部金属氧化半导体晶体管操作在次临界区以产生具有负温度系数的栅源极电压,并利用阻抗提供元件来产生正温度系数的自偏压电流。
公开内容中所提出的参考电压产生器,在多个实施例中之一,其所使用的晶体管元件全部都是金属氧化半导体晶体管,藉此能够避免因使用双极接面晶体管而占用太多布局面积。
为使本发明的内容更为明了,以下特举多个实施例,以作为本发明能够据以实施的范例来进行说明。
图2为依据本发明一实施例的参考电压产生器的示意图。请参照图2,在本实施例中的参考电压产生器200包括参考电压产生单元210、电流镜单元220以及输出级单元230。其中,参考电压产生单元210接收来自电流镜单元220所提供的偏压电流IB1及映射电流IM1,使得参考电压产生单元210操作在一个能够产生接近或等于零温度系数的参考电压VREF的电路操作区域。电流镜单元220电性连接到参考电压产生单元210。输出级单元230耦接至参考电压产生单元210及电流镜单元220,所述输出级单元230是用来锁定且稳定来自参考电压产生单元210所产生的参考电压VREF。
在本发明所公开的内容中,参考电压产生单元210包括金属氧化半导体晶体管M1及M2与阻抗提供元件R1及R2。金属氧化半导体晶体管M1的第一端(例如为漏极)耦接至电流镜单元220。金属氧化半导体晶体管M2的第一端(例如为漏极)耦接至电流镜单元220,金属氧化半导体晶体管M2的栅极端耦接至金属氧化半导体晶体管M1的栅极端,并从此栅极端输出参考电压VREF。金属氧化半导体晶体管M1的宽长比为金属氧化半导体晶体管M2的宽长比的K1倍,其中K1为大于0的自然数且不等于1,在一实施例中,例如金属氧化半导体晶体管M1的宽30而长1,则宽长比为30,金属氧化半导体晶体管M2的宽20而长1,则宽长比为20,因此K1则为30/20=1.5。
阻抗提供元件R1的第一端耦接金属氧化半导体晶体管M1的第二端(例如为源极),阻抗提供元件R1的第二端耦接金属氧化半导体晶体管M2的第二端(例如为源极)。阻抗提供元件R2的第一端耦接金属氧化半导体晶体管M2的第二端,阻抗提供元件R2的第二端耦接接地电压VSS。
接下来要说明的,是关于参考电压产生单元210的相关作动。金属氧化半导体晶体管M1的第一端会接收到电流镜单元220所提供的偏压电流IB1,而偏压电流IB1会将金属氧化半导体晶体管M1偏压在次临界(sub-threshold)区。在本实施例中,所使用的金属氧化半导体晶体管M1为N型金属氧化半导体晶体管,但并不以本实施例为限。其中,操作在次临界区的金属氧化半导体晶体管M1会在其栅极端与其源极之间产生具有负温度系数的栅源极电压VGS 1,如此一来,可以避免因使用双极接面晶体管而占用的大量布局面积。
同样地,金属氧化半导体晶体管M2的第一端会接收到电流镜单元220所提供的映射电流IM1,而映射电流IM1为电流镜单元220映射偏压电流IB1而产生的映射电流IM1。并且映射电流IM1会将金属氧化半导体晶体管M2偏压在次临界区,在本实施例中,所使用的金属氧化半导体晶体管M1为N型金属氧化半导体晶体管,但并不以本实施例为限。因此,操作在次临界区的金属氧化半导体晶体管M2会在其栅极端与其源极之间产生具有负温度系数的栅源极电压VGS2。而上述所谓负温度系数是指随温度变化有负方向的响应变化。
接着,因为阻抗提供元件R1的两端之间的电压为栅源极电压VGS2减去栅源极电压VGS1,所以会产生一具有正温度系数的电流I1流经过阻抗提供元件R1,如下列方程式(1)所示:
I1=(VGS2-VGS1)/R1=VTln(K1)/R1(1)
其中VT为热电压。由于在对称的电路拓扑架构下,金属氧化半导体晶体管M2的源极也会流出具有正温度系数的电流I1。之后,两电流I1会同时注入阻抗提供元件R2。依据欧姆定律,当两倍的电流I1流经过阻抗提供元件R2时,在阻抗提供元件R2的两端会产生一个电流电阻电压降(IR drop)。
由于阻抗提供元件R2的第二端耦接至接地电压VSS,因此在阻抗提供元件R1的第一端会产生电压V1,而电压V1的电压值为两倍的电流I1的电流值乘上阻抗提供元件R2的阻抗值,如下列方程式(2)所示:
V1=2×I1×R2(2)
由于I1为具有正温度系数的电流,所以电压V1为具有正温度系数的电压。由上述可知,在图2中的参考电压VREF为具有负温度系数的栅源极电压VGS2加上具有正温度系数的电压V1,而其间的关系可以下列方程式(3)来表示:
VREF=VGS2+V1=VGS2+VTln(K1)L(3)
此外,阻抗提供元件R1与阻抗提供元件R2之间具有一比例值L,而比例值L如下列方程式(4)所示:
L=2×R2/R1(4)
依据上述方程式(3)及(4),设计者可以依照电路设计需求或工艺关系来调整比例值L使得参考电压VREF的温度系数接近或等于零温度系数。
附带一提的是,由于参考电压产生单元210中所使用的金属氧化半导体晶体管M1及M2,不会有已知技艺因使用双极接面晶体管而产生基极电流。亦即,金属氧化半导体晶体管M1及M2的栅极电流为零。因此,参考电压产生单元210不会像在已知技艺中所使用双极接面晶体管,其可能会因工艺关系或其他因素影响到电流I1的大小,而使得参考电压VREF出现起伏不定的现象。
图3为依据本发明一实施例的参考电压产生器300的电路示意图。请参照图3,在本实施例中的参考电压产生器300包括参考电压产生单元210、电流镜单元320以及输出级单元330。电流镜单元320以及输出级单元330的功能与电流镜单元220以及输出级单元230的功能大致相同。电流镜单元320用以提供偏压电流IB1及映射电流IM1,而输出级单元330用以稳定参考电压VREF且产生参考电流IREF1。电流镜单元320包括晶体管M3、M4、M5、M6、M7及M8。晶体管M3的第一端耦接系统电压VDD,晶体管M3的第二端耦接金属氧化半导体晶体管M2的第一端。晶体管M4的第一端耦接系统电压VDD,晶体管M4的栅极端耦接晶体管M3的栅极端,而晶体管M4的第二端耦接金属氧化半导体晶体管M1的第一端。
晶体管M5的第一端耦接晶体管M3的第二端,晶体管M5的栅极端接收一偏压VB1,而晶体管M5的第二端耦接晶体管M3的栅极端。晶体管M6的第一端耦接晶体管M4的第二端,而晶体管M6的栅极端接收一偏压VB1。晶体管M7的第一端耦接晶体管M5的第二端,晶体管M7的栅极端接收一偏压VB2,而晶体管M7的第二端耦接接地电压VSS。晶体管M8的第一端耦接晶体管M6的第二端,晶体管M8的栅极端接收一偏压VB2,而晶体管M8的第二端耦接接地电压VSS。在本实施例中,晶体管M3~M6为P通道金属氧化半导体晶体管,晶体管M7~M8为N通道金属氧化半导体晶体管,但并不以本实施例为限。
输出级单元330包括晶体管M9以及电压转电流电路332。其中,晶体管M9的第一端耦接系统电压VDD,晶体管M9的栅极端耦接晶体管M6的第二端,而晶体管M9的第二端耦接金属氧化半导体晶体管M2的栅极端。电压转电流电路332的第一端接收参考电压VREF,电压转电流电路332的第二端耦接接地电压VSS,而电压转电流电路332可以用来将参考电压VREF转换为参考电流IREF1。在本实施例中,晶体管M9为P通道金属氧化半导体晶体管,但并不以本实施例为限。
在本实施例中的电流镜单元320是直接耦接至参考电压产生单元210,而这样的电路拓扑架构会形成一个运算跨导放大器310,通过运算跨导放大器310与输出级单元330构成的负反馈路径,可用来稳定参考电压VREF。由于参考电压VREF是直接输入到运算跨导放大器310的输入对(亦即金属氧化半导体晶体管M1及M2),故当系统电压VDD遭受到噪声干扰时,例如影响到节点n1及n2上的电压时,依元件特性则会进一步影响到电流I1的电流值大小,循此进而影响到参考电压VREF的稳定度。接着,通过负反馈路径将节点n3上所受到的噪声干扰信号传送到晶体管M9的栅极端,此时因为晶体管M9是以共射极组态耦接,故进而会产生相位相反的噪声干扰信号迭加至将节点n4的参考电压VREF,藉此将已偏离的参考电压VREF再度稳定下来,因此运算跨导放大器310与输出级单元330构成的电路拓扑架构下具有良好的电源抑制比(Power Supply Rejection Ratio,PSRR),能够降低电源噪声(powernoise)的干扰。
此外,在本实施例中的电流镜单元230是以折迭式串迭(folded cascode)的电流镜形式耦接至参考电压产生单元210,故有助于降低电路操作时需要的系统电压VDD,进而节省整体电路的功率消耗。而在本发明实施例中,满足电路操作的条件下,系统电压VDD至少为参考电压VREF加上晶体管M3(或晶体管M4)的过驱电压(overdrive voltage)。另一方面,在本实施例中的电压转电流电路332为一阻抗提供元件R3,但并不以本实施例为限。阻抗提供元件R3的第一端接收参考电压VRREF,阻抗提供元件R3的第二端耦接接地电压VSS,可以用来产生参考电流IREF1,进一步来说,如同本领域技术人员所知,可以将流经晶体管M9的参考电流IREF1映射至有需要参考电流IREF1的多个电路区块或其他元件,并可通过调整宽长比或面积比的倍数来调整电流值大小。例如,在本发明一实施例中,输出级单元330可还包括晶体管M19,用以映射流经晶体管M9的参考电流IREF1,以作为外部电路的参考电流。晶体管M19的栅极耦接至晶体管M9的栅极,且晶体管M19的宽长比等于晶体管M9的宽长比。
接着,请同时参照图4,图4为说明图3实施例的具有温度系数参考电压的曲线示意图。图4中的水平轴为表示摄氏温度,图6中的垂直轴为表示电压伏特。如上述图2~图3实施例的说明可知,参考电压VREF为具有负温度系数的栅源极电压VGS2加上具有正温度系数的电压V1。在本实施例的实验结果中,具有负温度系数的栅源极电压VGS2的曲线420会随着温度增加而有递减的变化,而具有正温度系数的电压V1的曲线410会随着温度增加而有递增的变化。因此,从迭加原理来看,参考电压VREF的曲线430为具有负温度系数的栅源极电压VGS2的曲线420迭加具有正温度系数的电压V1的曲线410,故曲线430会为一接近或部分等于零温度系数的曲线。接着,以下要说明的,具有升压电路的参考电路产生器的实施例。
在此必须说明的是,下述实施例沿用前述实施例的元件标号与部分内容,其中采用相同的标号来表示相同或近似的元件,并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例,下述实施例不再重复赘述。
图5为依据本发明一实施例的具有升压电路的参考电压产生器的示意图。请参照图5,与图3实施例不同的是,在本实施例中,输出级单元330还包括升压电路334,升压电路334的第二端接收参考电压VREF,升压电路334的第一端耦接晶体管M9的第二端,升压电路334用以将参考电压VEF升压为参考电压VREF(n)。在本实施例中,升压电路334为阻抗提供元件R4,在其他实施例中,升压电路334可以是任何将参考电压VREF提升的电路,这并不以本实施例为限。阻抗提供元件R4的第二端接收参考电压VREF,阻抗提供元件R4的第一端耦接晶体管M9的第二端,并且阻抗提供元件R4决定参考电压VREF的升压幅度。因此,在参考电压产生器500中的参考电压关系式可以改写成如下列方程式(5)所示,依电路设计需求来调整阻抗提供元件R4的阻抗值,以设计出所需要的参考电压VREF(n)。
VREF(n)=[VGS2+VTln(K1)L]×((R3+R4)/R3)(5)
并且,在本发明的另一实施例中,可以将升压电路334设计成多个阻抗提供元件(如R6~Rn)串联而成的分压电路,依照电路设计需求,设计者可以通过调整设计各个阻抗提供元件(如R6~Rn)的阻抗值,藉以来提供已升压的多个参考电压(如VREF(6)~VREF(n)),并将多个不同参考电压(如VREF(6)~VREF(n))传送至多个电路区块或其他元件的端点。
图6为说明图5实施例的具有升压电路的参考电压产生器的曲线示意图。为了方便说明本实验的曲线结果,请同时参照图4及图6,而图6中的水平轴为表示摄氏温度,图6中的垂直轴为表示电压伏特。首先请注意的是,具有负温度系数的栅源极电压VGS2的曲线410与具有正温度系数的电压V1的曲线420并没有任何的改变,亦即在本发明实施例的参考电压产生器500中加入了升压电路334并不会影响到栅源极电压VGS2与电压V1。接着,比较图4及图6中的曲线430及610,可得知参考电压VREF(n)的曲线610比参考电压VREF的曲线430上升了约0.2伏特。
接下来要说明的,是关于本发明的另一实施例,亦即具有一降压电路的参考电压产生器,能够将图2实施例中的参考电压VREF调降下来。请参照图7,图7为依据本发明一实施例的具有降压电路710的参考电压产生器700的系统架构图。参考电压产生器700与参考电压产生器200的差别在于参考电压产生器700还包括降压电路710。降压电路710电性连接参考电压产生单元210及输出级单元230之间。降压电路710通过汲取参考电压产生单元210中电流的一部分以作为反馈电流IFBK1,来调降参考电压VREF。
请参照图8,图8为依据本发明一实施例的具有降压电路的参考电压产生器的电路示意图。与图3实施例不同的是,在本实施例中的参考电压产生器800还包括一降压电路810。降压电路810电性连接参考电压产生单元210及输出级单元230,通过汲取参考电压产生单元210中电流的一部分作为反馈电流IFBK1,藉此来调降参考电压VREF。降压电路810包括晶体管M10、晶体管M11以及晶体管M12。晶体管M10的第一端耦接系统电压VDD,晶体管M10的栅极端耦接晶体管M9的栅极端。晶体管M11的第一端耦接晶体管M10的第二端,晶体管M11的第二端耦接接地电压VSS,晶体管M11的栅极端耦接晶体管M10的第二端。晶体管M12的第一端耦接阻抗提供元件R2的第一端,晶体管M12的第二端耦接接地电压VSS,晶体管M12的栅极端耦接晶体管M11的栅极端。在本实施例中的晶体管为N通道金属氧化半导体晶体管,但并不以本实施例为限。接下来要以晶体管层次来进一步说明,本实施例中具有降压电路810的参考电压产生器800的作动。
本实施例中的晶体管M10的宽长比为晶体管M9的宽长比的M倍,其中M为大于0的自然数且晶体管M9及晶体管M10的栅极与源极都是同样电位,并假设晶体管M9在正常操作时处于主动区。在一实施例中,例如晶体管M10的宽30而长1,则宽长比为30,晶体管M9的宽20而长1,则宽长比为20,因此M则为30/20=1.5。
在不考虑通道长度调制效应(channel length modulation effect)的情况下,晶体管M10会映射M倍的流经晶体管M9的参考电流IREF1作为参考电流IREF2。也就是说,参考电流IREF2的电流值为M倍的参考电流IREF1的电流值,如下列方程式(6)所示。附带一提的是,参考电流IREF2与参考电流IREF1具有相同的温度系数。
IREF2=M×IREF1(6)
由于电路耦接关系,参考电流IREF2也会流经过晶体管M11,且在本实施例中,晶体管M12的宽长比为晶体管M11的宽长比的N倍,其中N为大于0的自然数。因为晶体管M10及晶体管M11的栅极与源极都是同样电位,且晶体管M11在正常操作下都处于主动区,因此,在不考虑通道长度调制效应的情况下,晶体管M12会映射N倍的流经晶体管M11的参考电流IREF2作为反馈电流IFBK1。换句话说,反馈电流IFBK1为M乘上N倍的参考电流IREF1,如下列方程式(7)所示。
IFBK1=M×N×IREF1(7)
进一步来说,反馈电流IFBK1为降压电路810汲取参考电压产生单元210中两倍的电流I1的一部分,以减少流经阻抗提供元件R2的电流。当流经阻抗提供元件R2的电流减少时,在阻抗提供元件R2两端的电压亦会随着调降下来。由于阻抗提供元件R2的第二端耦接接地电压VSS,所以阻抗提供元件R2两端所减少的电压就会反应在阻抗提供元件R2的第一端的电位(在此亦即电压V1),而其下降幅度为IFBK1×R2。回顾方程式(3),由于参考电压VREF为栅源极电压VGS2加上电压V1,所以参考电压亦会调降IFBK1×R2,最后参考电压VREF会改写成如下列方程式(8)所示。
VREF=[VGS2+VTln(K1)L]×[R3/(R3+M×N×R2)](8)
参照方程式(7)及方程式(8),设计者可以依照电路设计需求或考虑工艺关系,在选定完阻抗提供元件R2及R3后,可适当选择M及N的量值大小,以进一步决定参考电压VREF所要调降的幅度。
以下,将以曲线图来说明本实施例的实验结果。
图9为说明图8实施例的具有降压电路的参考电压产生器的曲线示意图。请参照图9,水平轴为表示摄氏温度,垂直轴为表示电压伏特,曲线910为调降前的参考电压,曲线930为调降后的参考电压,曲线920为参考电压调降的量值大小(亦即IFBK1×R2)。由图9中可以明确得知,曲线910往下调降的幅度几乎为对应于曲线920的电压值,亦即从迭加原理的观点来看,曲线930等于曲线910减去曲线920。这亦完全符合方程式(8)所列的数学式,呼应了图8实施例中作动的说明。
以下,将以图示说明本发明的另一实施例,亦即具有温度补偿单元的参考电压产生器。由于,在多个实施例之一,所使用的晶体管全都是金属氧化半导体晶体管,所以参考电压产生器的温度特性可能较已知技艺下使用双极接面晶体管来得差,并且容易随着工艺关系而使得温度系数产生漂移。因此,在此提出本发明的另一实施例,亦即具有温度补偿单元的参考电压产生器,以便能针对前述问题作一较佳的处理。
为了更方便了解本实施例,请参照图10,图10为依据本发明一实施例的具有温度补偿单元1010的参考电压产生器1000的系统架构图。与图2实施例不同的是,在本实施例中,参考电压产生器1000还包括温度补偿单元1010。温度补偿单元1010耦接参考电压产生单元210及输出级单元230之间,用以补偿参考电压VREF的温度系数。
请参照图11,图11为依据本发明一实施例的具有温度补偿单元1110的参考电压产生器1100的电路示意图。与图3的参考电压产生器300不同的是,参考电压产生器1100还包括温度补偿单元1110。温度补偿单元1110耦接参考电压产生单元210及输出级单元330之间,用以补偿参考电压VREF的温度系数。温度补偿单元1110包括晶体管M13、晶体管M14以及自偏压电流镜电路1112。晶体管M13的第一端耦接系统电压VDD,晶体管M13的栅极端耦接晶体管M9的栅极端。自偏压电流镜电路1112电性连接晶体管M13的第二端。晶体管M14的第一端耦接阻抗提供元件R2的第一端,晶体管M14的第二端耦接接地电压VSS,晶体管M13的栅极端电性连接自偏压电流镜电路1112。
自偏压电流镜电路1112包括晶体管M15、晶体管M16、晶体管M17、晶体管M18以及阻抗提供元件R5。晶体管M15的第一端耦接晶体管M13的第二端。晶体管M16的第一端耦接晶体管M15的第一端,晶体管M16的栅极端耦接至本身的第二端及晶体管M15的栅极端。晶体管M17的第一端耦接晶体管M15的第二端及本身的栅极端。晶体管M17的第二端耦接接地电压VSS。晶体管M18的第一端耦接晶体管M16的第二端,晶体管M18的栅极端耦接晶体管M17的栅极端。阻抗提供元件R5的第一端耦接晶体管M18的第二端,阻抗提供元件R5的第二端耦接接地电压VSS。在本实施例中,晶体管M15~M18为N通道金属氧化半导体晶体管,但并不以本实施例为限。
在自偏压电流镜电路1112中,晶体管M18的宽长比为晶体管M17的宽长比的K2倍,其中,K2为大于0的自然数且不等于1,在一实施例中,例如晶体管M18的宽30而长1,则宽长比为30,晶体管M17的宽20而长1,则宽长比为20,因此M则为30/20=1.5。并且,在本实施例中,晶体管M17及晶体管M18为操作在次临界区,主要是用来产生具有负温度系数的栅源极电压VGS17及具有负温度系数的栅源极电压VGS18,接着,因为栅源极电压VGS17及栅源极电压VGS18在阻抗提供元件R5的两端会形成一个电压差(VGS17-VGS18),所以阻抗提供元件R5会产生具有正温度系数的自偏压电流ISE。由于电路对称关系,因此流经晶体管M15~M18及阻抗提供元件R5的电流都是具有正温度系数的自偏压电流ISE。
在本实施例中,晶体管M13的宽长比为晶体管M9的宽长比的M倍,其中M为大于0的自然数,且晶体管M9及晶体管M13的栅极与源极都是同样电位,并假设晶体管M9在正常操作时处于主动区,因此,在不考虑通道长度调制效应的情况下,晶体管M13会映射M倍的流经晶体管M9的参考电流IREF1作为参考电流IREF3。也就是说,参考电流IREF3的电流值为M倍的参考电流IREF1的电流值,如下列方程式(9)所示:
IREF3=M×IREF1(9)
附带一提的是,参考电流IREF3与参考电流IREF1具有相同的温度系数,亦即皆同时具有接近或等于零温度系数的电流。
接着,由于自偏压电流镜电路1112本身会产生自偏压电流ISE,且在本实施例中,自偏压电流ISE为具有正温度系数的电流,这与具有接近或等于零温度系数的参考电流IREF3为不同温度系数。在本实施例中,由于流经晶体管M15~M18的电流都是一样的自偏压电流ISE,且于电流路径在节点n5一分为二的电路拓扑架构下,则会由参考电流IREF3的一半与自偏压电流ISE中的最小值来决定电流I2的电流值,如下列方程式(10)所示:
I2=min(ISE,IREF2/2)(10)
晶体管M14会映射电流I2以作为反馈电流IFBK2,而反馈电流IFBK2为温度补偿单元1110所汲取的参考电压产生单元210中两倍的电流I1的一部分。在一实施例中,晶体管M14的宽长比为晶体管M17的宽长比的N倍,因此会映射N倍的电流I2以作为反馈电流IFBK2,N大于0的自然数,在一实施例中,例如晶体管M18的宽30而长1,则宽长比为30,晶体管M17的宽20而长1,则宽长比为20,因此M则为30/20=1.5。
当然,如同图8实施例中的降压电路一样,这样的汲取方式会减少图3实施例中流经阻抗提供元件R2的电流,故同样地,参考电压VREF亦会调降IFBK2×R2。与图8实施例不同的是,本实施例中的反馈电流IFBK2可能会是映射N倍的具有正温度系数的自偏压电流ISE,或是,映射N倍的具有接近或等于零温度系数的参考电流IREF3的一半。此处不同温度系数的差别将可以补偿到参考电压VREF因工艺关系或其他因素使其温度系数产生偏移的现象,以下将进一步说明温度补偿单元210如何地补偿参考电压产生器1100的温度系数。
请同时参照下列方程式(11)~(12),
IFBK2=N×(VTln(K2))/R2,T<TC(11)
IFBK2=M×(VREF/2R3),T>TC(12)
其中TC为温度交叉点,T表示温度。由于,在本实施例中,参考电流IREF3与自偏压电流ISE的温度系数曲线上具有一个温度交叉点TC。故当温度T小于温度交叉点TC时,电流I2为具有正温度系数的自偏压电流ISE,而反馈电流IFBK2为晶体管14映射N倍的电流I2。当温度T大于温度交叉点TC时,电流I2为具有接近或等于零温度系数的参考电流IREF3的一半,而反馈电流IFBK2为晶体管14映射N倍的电流I2。因此,在本实施例中,能够依照温度T与温度交叉点TC的关系来决定电流I2的温度系数特性,进而决定反馈电流IFBK2的温度系数特性。
接着,请同时参照下列方程式(13)~(15):
VREF=VGS2+(2×I1-IFBK2)×R2(13)
VREF=VGS2+VT(R2/R1)[(2-N)ln(K1)],T<TC(14)
VREF=[VGS2+2VT(R2/R1)ln(K1)]×(2R3/(2R3+M×N×R2)),T>TC(15)
将上述方程式(11)~(12)分别带入方程式(13),并假设K1=K2,且R1=R2,则可得到方程式(14)~(15)的数学式。这也意谓着,当温度T小于温度交叉点TC时,两倍的电流I1会减去具有正温度系数的反馈电流IFBK2,进而补偿参考电压VREF的温度系数,如方程式(13)所示,可以通过调整阻抗提供元件R2及R1间的比值来使参考电压VREF接近或等于零温度系数。其中,值得注意的是,由方程式(14)中可明确知道N除了满足大于0的自然数的条件外,在本实施例中,N不能等于2,否则会使得方程式(14)变成VREF=VGS2,也就是说,参考电压VREF会为负温度系数。
当温度T大于温度交叉点TC时,两倍的电流I1会减去具有接近或等于零温度系数的反馈电流IFBK2,进而补偿参考电压VREF的温度系数,如方程式(15)所示,也可以通过调整阻抗提供元件R2及R1间的比值来使参考电压VREF接近或等于零温度系数。以下,将以曲线图来说明本实施例的实验结果。
以下,将以另一曲线图来说明本实施例中具有温度补偿单元1110的参考电压产生器1100的实验结果。
图12为说明图11实施例的具有温度补偿单元的参考电压产生器的曲线示意图。请参照图12,水平轴为表示摄氏温度,垂直轴为表示电压伏特,曲线1210为温度补偿前的参考电压,曲线1230为温度补偿后的参考电压,曲线1220为要对参考电压补偿的曲线(物理量为IFBK2×R2)。由图12可知,曲线1220在温度T小于温度交叉点TC时,曲线1220呈现出具有正温度系数的趋势。当温度T大于温度交叉点TC时,曲线1220呈现出具有接近或等于零温度系数的趋势。而这两种趋势会与受到工艺关系或其他因素影响的参考电压的曲线1210互相对应。
进一步来说,在温度T小于温度交叉点TC时,曲线1210及曲线1220为具有正温度系数的特性,亦即随温度T上升时,两曲线(亦即1210及1220)的上升幅度几乎相同。在温度T大于温度交叉点TC时,曲线1210及曲线1220为具有接近或等于零温度系数的特性,亦即随温度T上升时,两曲线(亦即1210及1220)的变化幅度几乎相同。再者,从迭加原理的观点来作一说明,曲线1230等于曲线1210减去曲线1220,故曲线1230几近于水平线,亦即整体曲线1230为具有接近或等于零温度系数的曲线。因此,通过上述机制,温度补偿后的参考电压在温度T小于或大于温度交叉点TC时,不会再因为温度T的变化而使得参考电压产生对应的变化,亦即本实施例中的参考电压产生器可以产生与温度无相关的参考电压。
本发明的实现方式并不限于上述诸实施例。所属领域具有通常知识者可以依据上述教示而类推。
综上所述,本发明实施例所提出的参考电压产生器至少具有下列优点。本发明利用将第一金属氧化半导体晶体管操作在次临界区并且同时将第二金属氧化半导体晶体管操作在次临界区,以产生负温度系数的第一及第二栅源极电压。并利用第一及第二栅源极电压于第一阻抗提供元件两端所形成的跨压来产生具有正温度系数的第一电流,且使用第二阻抗提供元件在其第二端产生具有正温度系数的第一电压。如此一来,所需要的参考电压等于第一电压加上第二栅源极电压,而此以金属氧化半导体晶体管为主要元件的电路架构下,可以避免因使用双极接面晶体管而占用大量布局面积。
并且,在一实施例中,参考电压产生器内更加入可提高参考电压的升压电路,并在另一实施例中,可利用串联电阻来形成分压电路进而提供多段式的参考电压,以符合各电路区块或元件的设计需求。
另外,在更一实施例中,参考电压产生器内更加入可调降参考电压的降压电路,以符合电路设计所需。
最后,为克服金属氧化半导体晶体管本身的元件特性与工艺关系对参考电压的温度系数所造成的偏移影响,本发明的另一实施例,更提供了一温度补偿单元,以便能使参考电压的温度系数达到不受工艺关系与元件特性的影响。
虽然本发明已以实施例公开如上,然其并非用以限定本发明,本领域技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视所附权利要求书所界定范围为准。
Claims (14)
1.一种参考电压产生器,包括:
一参考电压产生单元,接收一第一偏压电流及一第一映射电流,用以产生一参考电压,该参考电压产生单元包括:
一第一金属氧化半导体晶体管,其第一端接收该第一偏压电流,该第一金属氧化半导体晶体管操作在次临界(sub-threshold)区,以产生具有负温度系数的一第一栅源极电压;
一第二金属氧化半导体晶体管,其第一端接收该第一映射电流,其栅极端耦接该第一金属氧化半导体晶体管的栅极端,该第二金属氧化半导体晶体管操作在次临界区,以产生具有负温度系数的一第二栅源极电压,且该第一金属氧化半导体晶体管的宽长比为该第二金属氧化半导体晶体管的宽长比的K1倍,其中K1为大于0的自然数且不等于1;
一第一阻抗提供元件,其第一端耦接该第一金属氧化半导体晶体管的第二端,其第二端耦接该第二金属氧化半导体晶体管的第二端,用以产生具有正温度系数的一第一电流;以及
一第二阻抗提供元件,其第一端耦接该第二金属氧化半导体晶体管的第二端,其第二端耦接一接地电压,用以在其第一端产生具有正温度系数的一第一电压,
其中,该参考电压等于该第二栅源极电压加上该第一电压。
2.如权利要求1所述的参考电压产生器,还包括一电流镜单元,电性连接该参考电压产生单元,该电流镜单元用以提供该第一偏压电流及该第一映射电流,其中该电流镜单元映射该第一偏压电流而产生该第一映射电流。
3.如权利要求2所述的参考电压产生器,其中该电流镜单元包括:
一第三晶体管,其第一端耦接一系统电压,其第二端耦接该第二金属氧化半导体晶体管的第一端;
一第四晶体管,其第一端耦接该系统电压,其栅极端耦接该第三晶体管的栅极端,其第二端耦接该第一金属氧化半导体晶体管的第一端;
一第五晶体管,其第一端耦接该第三晶体管的第二端,其栅极端接收一第一偏压,其第二端耦接该第三晶体管的栅极端;
一第六晶体管,其第一端耦接该第四晶体管的第二端,其栅极端接收该第一偏压;
一第七晶体管,其第一端耦接该第五晶体管的第二端,其栅极端接收一第二偏压,其第二端耦接该接地电压;以及
一第八晶体管,其第一端耦接该第六晶体管的第二端,其栅极端接收该第二偏压,其第二端耦接该接地电压。
4.如权利要求1所述的参考电压产生器,还包括一输出级单元,耦接至该参考电压产生单元及该电流镜单元,该输出级单元用以稳定该参考电压且产生一第一参考电流。
5.如权利要求4所述的参考电压产生器,其中该输出级单元包括:
一第九晶体管,其第一端耦接该系统电压,其栅极端耦接该第六晶体管的第二端,其第二端耦接第二金属氧化半导体晶体管的栅极端,用以稳定该参考电压;以及
一电压转电流电路,其第一端接收该参考电压,其第二端耦接该接地电压,该电压转电流电路用以将该参考电压转换为该第一参考电流。
6.如权利要求5所述的参考电压产生器,其中该电压转电流电路为一第三阻抗提供元件,其第一端接收该参考电压,其第二端耦接该接地电压,用以产生该第一参考电流。
7.如权利要求4所述的参考电压产生器,其中该输出级单元还包括一升压电路,其第二端接收该参考电压,其第一端耦接该第九晶体管的第二端,用以将该参考电压升压为一第二参考电压。
8.如权利要求5所述的参考电压产生器,其中该升压电路为一第四阻抗提供元件,其第二端接收该参考电压,其第一端耦接该第九晶体管的第二端,该第四阻抗提供元件的阻抗值决定该参考电压的升压幅度。
9.如权利要求4所述的参考电压产生器,还包括一降压电路,电性连接该参考电压产生单元及该输出级单元之间,通过其汲取该参考电压产生单元中电流的一部分以作为一第一反馈电流,来调降该参考电压。
10.如权利要求9所述的参考电压产生器,其中该降压电路包括:
一第十晶体管,其第一端耦接该系统电压,其栅极端耦接该第九晶体管的栅极端,该第十晶体管的宽长比为该第九晶体管的宽长比的M倍,用以映射M倍的该第一参考电流来产生一第二参考电流,其中M为大于0的自然数且该第一参考电流与该第二参考电流具有相同的温度系数;
一第十一晶体管,其第一端耦接该第十晶体管的第二端,其第二端耦接该接地电压,其栅极端耦接该第十晶体管的第二端;
一第十二晶体管,其第一端耦接该第二阻抗提供元件的第一端,其第二端耦接该接地电压,其栅极端耦接该第十一晶体管的栅极端,该第十二晶体管的宽长比为该第十一晶体管的宽长比的N倍,用以映射N倍的该第二参考电流来产生该第一反馈电流,该第一反馈电流为其汲取两倍的该第一电流中的一部分,其中N为大于0的自然数。
11.如权利要求4所述的参考电压产生器,还包括一温度补偿单元,耦接于该参考电压产生单元及该输出级单元之间,用以补偿该参考电压的温度系数。
12.如权利要求11所述的参考电压产生器,其中该温度补偿单元包括:
一第十三晶体管,其第一端耦接该系统电压,其栅极端耦接该第九晶体管的栅极端,该第十三晶体管的宽长比为该第九晶体管的宽长比的M倍,用以映射M倍的该第一参考电流来产生一第三参考电流,其中M为大于0的自然数;以及
一自偏压电流镜电路,用以产生具有正温度系数的一自偏压电流,该自偏压电流镜电路电性连接至该第十三晶体管的第二端,其中由该第三参考电流的一半与该自偏压电流中的最小值来决定一第二电流的电流值,
其中,该第一参考电流与该第三参考电流具有相同的温度系数,且该第三参考电流与该自偏压电流具有不同的温度系数。
13.如权利要求12所述的参考电压产生器,其中该温度补偿单元还包括:
一第十四晶体管,其第一端耦接该第二阻抗提供元件的第一端,其第二端耦接该接地电压,其栅极端电性连接该自偏压电流镜电路,该第十四晶体管映射该第二电流以作为该第二反馈电流,且该第二反馈电流为其汲取两倍的该第一电流中的一部分,
其中,该第三参考电流与该自偏压电流的温度系数曲线上具有一温度交叉点,当温度小于该温度交叉点时,该第二电流为该自偏压电流,当温度大于该温度交叉点时,该第二电流为该第三参考电流的一半。
14.如权利要求12所述的参考电压产生器,其中该自偏压电流镜电路包括:
一第十五晶体管,其第一端耦接该第十三晶体管的第二端;
一第十六晶体管,其第一端耦接该第十五晶体管的第一端,其栅极端耦接至其第二端及该第十五晶体管的栅极端;
一第十七晶体管,其第一端耦接该第十五晶体管的第二端及其栅极端,其第二端耦接该接地电压,其中该第十四晶体管的宽长比为该第十七晶体管的宽长比的N倍,用以映射N倍的该第二电流以作为该第二反馈电流,其中N为大于0的自然数;
一第十八晶体管,其第一端耦接该第十六晶体管的第二端,其栅极端耦接该第十七晶体管的栅极端,其中该第十八晶体管的宽长比为该第十七晶体管的宽长比的K2倍,其中K2为大于0的自然数且不等于1;以及
一第五阻抗提供元件,其第一端耦接该第十八晶体管的第二端,其第二端耦接该接地电压,
其中,该第十七及该第十八晶体管操作在次临界区,以产生具有负温度系数的第十七栅源极电压及具有负温度系数的第十八栅源极电压,并且该第五阻抗提供元件用以产生具有正温度系数的该自偏压电流。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210387322.7A CN103729009A (zh) | 2012-10-12 | 2012-10-12 | 参考电压产生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210387322.7A CN103729009A (zh) | 2012-10-12 | 2012-10-12 | 参考电压产生器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103729009A true CN103729009A (zh) | 2014-04-16 |
Family
ID=50453123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210387322.7A Pending CN103729009A (zh) | 2012-10-12 | 2012-10-12 | 参考电压产生器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103729009A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109462398A (zh) * | 2018-10-31 | 2019-03-12 | 北京大学(天津滨海)新代信息技术研究院 | 一种基于动态补偿的低功耗参考电压电路系统 |
CN112882524A (zh) * | 2019-11-29 | 2021-06-01 | 意法半导体股份有限公司 | 带隙基准电路、对应的设备和方法 |
WO2021129210A1 (en) * | 2019-12-24 | 2021-07-01 | Shenzhen GOODIX Technology Co., Ltd. | Voltage generator with multiple voltage vs. temperature slope domains |
CN113721697A (zh) * | 2021-09-03 | 2021-11-30 | 龙骧鑫睿(厦门)科技有限公司 | 一种低温漂带隙基准电压源 |
CN114578891A (zh) * | 2022-05-06 | 2022-06-03 | 苏州贝克微电子股份有限公司 | 一种可降低温度影响的电路 |
CN115248613A (zh) * | 2021-04-28 | 2022-10-28 | 极创电子股份有限公司 | 具有温度补偿的参考电压电路 |
RU2813175C1 (ru) * | 2023-06-08 | 2024-02-07 | федеральное государственное бюджетное образовательное учреждение высшего образования "Воронежский государственный университет" (ФГБОУ ВО "ВГУ") | Малошумящий источник опорного напряжения |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4396883A (en) * | 1981-12-23 | 1983-08-02 | International Business Machines Corporation | Bandgap reference voltage generator |
US5570008A (en) * | 1993-04-14 | 1996-10-29 | Texas Instruments Deutschland Gmbh | Band gap reference voltage source |
US6201435B1 (en) * | 1999-08-26 | 2001-03-13 | Taiwan Semiconductor Manufacturing Company | Low-power start-up circuit for a reference voltage generator |
US20030080720A1 (en) * | 2001-10-31 | 2003-05-01 | Ghozeil Adam L. | Voltage stabilization circuit |
KR20040095891A (ko) * | 2003-04-29 | 2004-11-16 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 위들러형 기준전압 발생 장치 |
CN101093956A (zh) * | 2007-07-20 | 2007-12-26 | 开源集成电路(苏州)有限公司 | 带温度补偿的欠压锁定电路 |
TW201228476A (en) * | 2010-12-30 | 2012-07-01 | Himax Analogic Inc | LED circuit having LED driving circuit and operation method of the same |
-
2012
- 2012-10-12 CN CN201210387322.7A patent/CN103729009A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4396883A (en) * | 1981-12-23 | 1983-08-02 | International Business Machines Corporation | Bandgap reference voltage generator |
US5570008A (en) * | 1993-04-14 | 1996-10-29 | Texas Instruments Deutschland Gmbh | Band gap reference voltage source |
US6201435B1 (en) * | 1999-08-26 | 2001-03-13 | Taiwan Semiconductor Manufacturing Company | Low-power start-up circuit for a reference voltage generator |
US20030080720A1 (en) * | 2001-10-31 | 2003-05-01 | Ghozeil Adam L. | Voltage stabilization circuit |
KR20040095891A (ko) * | 2003-04-29 | 2004-11-16 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 위들러형 기준전압 발생 장치 |
CN101093956A (zh) * | 2007-07-20 | 2007-12-26 | 开源集成电路(苏州)有限公司 | 带温度补偿的欠压锁定电路 |
TW201228476A (en) * | 2010-12-30 | 2012-07-01 | Himax Analogic Inc | LED circuit having LED driving circuit and operation method of the same |
Non-Patent Citations (1)
Title |
---|
SONG LIU等: "Process and Temperature Performance of a CMOS Beta-Multiplier Voltage Reference", 《CIRCUITS AND SYSTEMS》 * |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109462398A (zh) * | 2018-10-31 | 2019-03-12 | 北京大学(天津滨海)新代信息技术研究院 | 一种基于动态补偿的低功耗参考电压电路系统 |
CN109462398B (zh) * | 2018-10-31 | 2022-10-04 | 北京大学(天津滨海)新一代信息技术研究院 | 一种基于动态补偿的低功耗参考电压电路系统 |
CN112882524A (zh) * | 2019-11-29 | 2021-06-01 | 意法半导体股份有限公司 | 带隙基准电路、对应的设备和方法 |
US11531365B2 (en) | 2019-11-29 | 2022-12-20 | Stmicroelectronics S.R.L. | Bandgap reference circuit, corresponding device and method |
WO2021129210A1 (en) * | 2019-12-24 | 2021-07-01 | Shenzhen GOODIX Technology Co., Ltd. | Voltage generator with multiple voltage vs. temperature slope domains |
US11392156B2 (en) | 2019-12-24 | 2022-07-19 | Shenzhen GOODIX Technology Co., Ltd. | Voltage generator with multiple voltage vs. temperature slope domains |
CN115248613A (zh) * | 2021-04-28 | 2022-10-28 | 极创电子股份有限公司 | 具有温度补偿的参考电压电路 |
CN113721697A (zh) * | 2021-09-03 | 2021-11-30 | 龙骧鑫睿(厦门)科技有限公司 | 一种低温漂带隙基准电压源 |
CN113721697B (zh) * | 2021-09-03 | 2022-09-16 | 龙骧鑫睿(厦门)科技有限公司 | 一种适用于集成电路的低温漂带隙基准电压源 |
CN114578891A (zh) * | 2022-05-06 | 2022-06-03 | 苏州贝克微电子股份有限公司 | 一种可降低温度影响的电路 |
CN114578891B (zh) * | 2022-05-06 | 2022-07-12 | 苏州贝克微电子股份有限公司 | 一种可降低温度影响的电路 |
RU2813175C1 (ru) * | 2023-06-08 | 2024-02-07 | федеральное государственное бюджетное образовательное учреждение высшего образования "Воронежский государственный университет" (ФГБОУ ВО "ВГУ") | Малошумящий источник опорного напряжения |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201413415A (zh) | 參考電壓產生器 | |
CN102270008B (zh) | 宽输入带曲率补偿的带隙基准电压源 | |
CN103729009A (zh) | 参考电压产生器 | |
CN102279611B (zh) | 一种可变曲率补偿的带隙电压基准源 | |
CN101930248B (zh) | 可调负电压基准电路 | |
CN106959723A (zh) | 一种宽输入范围高电源抑制比的带隙基准电压源 | |
CN106406412B (zh) | 一种高阶温度补偿的带隙基准电路 | |
CN106774616B (zh) | 一种高阶温度补偿的低温漂基准源电路 | |
CN102253684B (zh) | 一种采用电流相减技术的带隙基准电路 | |
CN105487587A (zh) | 高精度数字温度传感器校准电路 | |
CN100428105C (zh) | 1v电源非线性纠正的高温度稳定性基准电压源 | |
JP2002149252A (ja) | バンドギャップレファレンス回路 | |
CN113359929B (zh) | 带隙基准电路和低失调高电源抑制比带隙基准源 | |
CN105932976A (zh) | 一种用于晶体振荡器的温度补偿电路 | |
CN207067835U (zh) | 一种具有高阶温度补偿的带隙基准电压源电路 | |
CN204808100U (zh) | 一种无运放低压低功耗的带隙基准电路 | |
CN103901937B (zh) | 带隙基准电压源 | |
CN104977971A (zh) | 一种无运放低压低功耗的带隙基准电路 | |
CN104977963A (zh) | 一种无运放低功耗高电源抑制比的带隙基准电路 | |
CN104375554B (zh) | 一种双边温度补偿的带隙基准电路 | |
CN107992158A (zh) | 一种二次补偿低温漂的基准电流源 | |
CN115857608B (zh) | 耗尽管实现宽范围内高阶温度补偿的带隙基准源 | |
CN116880644A (zh) | 一种高阶曲率温度补偿带隙基准电路 | |
CN103631310A (zh) | 带隙基准电压源 | |
CN101999106A (zh) | 带隙基准电压发生器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140416 |