CN110471488A - 参考电压产生电路 - Google Patents

Abstract

一种参考电压产生电路，用以产生输出电压。参考电压产生电路包括带隙参考电路以及电压调整电路。带隙参考电路于输出节点产生输出电压且还产生参考电压。电压调整电路耦接带隙参考电路。电压调整电路接收输出电压以及参考电压，比较输出电压与参考电压以产生一比较结果，且根据比较结果调整输出电压。由此提供一种对于元件不匹配较为不敏感的参考电压产生电路。

Description

参考电压产生电路

技术领域

本发明有关于一种参考电压产生电路，特别有关于一种对于元件不匹配较不敏感的参考电压产生电路。

背景技术

集成电路通常需要参考电压，其在PVT(制程(process)、电压(voltage)，温度(temperature))变化下能保持稳定。带隙参考电路被提供来产生不随温度变化而改变的参考电压。然而，由带隙参考电路产生的参考电压可能因为制程变化引起的元件之间的不匹配而改变，例如带隙参考电路内电流镜电路的金属氧化物半导体(metal-oxide-semiconductor，MOS)晶体管之间的不匹配。因此，期望提供一种带隙参考电路，其对于元件不匹配较为不敏感。

发明内容

本发明提供一种参考电压产生电路，用以产生输出电压。参考电压产生电路包括带隙参考电路以及电压调整电路。带隙参考电路于输出节点产生输出电压且更产生参考电压。电压调整电路耦接带隙参考电路。电压调整电路接收输出电压以及参考电压，比较输出电压与参考电压以产生比较结果，且根据比较结果调整输出电压。

本发明另提供一种参考电压产生电路，用以于输出节点上产生输出电压。参考电压产生电路包括第一双极晶体管、第二双极晶体管、第一电阻器、第二电阻器、第三电阻器、第一运算放大器、第一电流镜电路、以及电压调整电路。第一双极晶体管具有耦接接地端的基极、耦接接地端的集极、以及耦接第一节点的射极。第二双极晶体管具有耦接接地端的基极、耦接接地端的集极、以及耦接第二节点的射极。第一电阻器耦接于第二节点与第三节点之间。第一电阻器耦接于第二节点与第三节点之间。第三电阻器耦接于参考节点与第三节点之间。第一运算放大器具有耦接第三节点的非反相输入端、耦接第一节点的反相输入端、以及输出端。第一电流镜电路耦接电压源，且更耦接输出节点以及参考节点。电压调整电路耦接输出节点以及参考节点以分别接收输出电压以及参考电压。电压调整电路比较输出电压与参考电压以产生比较结果，且根据比较结果调整输出电压。

本发明更提供一种参考电压产生电路，用以于输出节点上产生输出电压。参考电压产生电路包括第一双极晶体管、第二双极晶体管、第一电阻器、第二电阻器、第三电阻器、运算放大器、第四电阻器、第五电阻器、第六电阻器、电流镜电路、第一电压调整电路、以及第二电压调整电路。第一双极晶体管具有耦接接地端的基极、耦接接地端的集极、以及耦接第一节点的射极。第二双极晶体管具有耦接接地端的基极、耦接接地端的集极、以及耦接第二节点的射极。第一电阻器耦接于第二节点与第三节点之间。第二电阻器耦接于第一参考节点与第一节点之间。第三电阻器耦接于第二参考节点与第三节点之间。运算放大器具有耦接第三节点的非反相输入端、耦接第一节点的反相输入端、以及输出端。第四电阻器耦接于第三节点与接地端之间。第五电阻器耦接于第三参考节点与输出节点之间。第六电阻器耦接于输出节点与接地端之间。电流镜电路耦接电压源，且更耦接第一参考节点、第二参考节点、以及第三参考节点。第一电压调整电路耦接第一参考节点以及第二参考节点以分别接收第一参考电压以及第二参考电压。第一电压调整电路比较第一参考电压与第二参考电压以产生第一比较结果，且根据第一比较结果调整第一参考电压。第二电压调整电路耦接第二参考节点以及第三参考节点以分别接收第二参考电压以及第三参考电压。第二电压调整电路比较第二参考电压与第三参考电压以产生第二比较结果，且根据第二比较结果调整输出电压。

由此提供一种对于元件不匹配较为不敏感的参考电压产生电路。

附图说明

图1表示根据本发明一实施例的参考电压产生电路。

图2表示根据本发明另一实施例的参考电压产生电路。

图3表示根据本发明另一实施例的参考电压产生电路。

图4表示根据本发明另一实施例的参考电压产生电路。

附图标记说明

1、1’：参考电压产生电路；10、10’：带隙参考电路；11：电压调整电路；12：偏移电流产生电路；13：电压调整电路；20：运算放大器；21、21’：电流镜电路；22：比较器；23：路径控制电路；30：运算放大器；31：电流镜电路；40：比较器；41：路径控制电路；GND：接地端；I1…I4：电流；I1a…I4a：电流；Ib、Io：电流；M1…M3：PMOS晶体管；M1a…M4a：PMOS晶体管；Ma：PMOS晶体管；Mb：NMOS晶体管；Mc：PMOS晶体管；Md：NMOS晶体管；N20…N23：节点；N30…N32：节点；Nout：输出节点；Nref10：参考节点；Nref40、Nref41：参考节点；Q1、Q2：双极晶体管；Q1a、Q2a：双极晶体管；R1…R4：电阻器；R1a：电阻器；Rb、Ro：电阻器；S22、S40：控制信号；V1…V3：电压；VDD：供应电压；Vo：输出电压；Vos：偏移电压；Vref10：参考电压；Vref40、Vref41：参考电压；VS：电压源。

具体实施方式

为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图示，作详细说明如下。

图1是表示根据本发明一实施例的参考电压产生电路。参见图1，参考电压产生电路1包括带隙参考电路10和电压调整电路11。带隙参考电路10操作以产生输出电压Vo，输出电压Vo不随温度变化而改变并且作为耦接参考电压产生电路1之积体电路(未显示)的参考电压。在理想情况下，输出电压Vo应该等于一预设值。然而，在用于分别产生输出电压Vo和参考电压Vref10的两个元件之间由于制程变化而发生不匹配的情况下，当没有补偿或调整操作时，输出电压Vo变为大于或小于预设值。根据此实施例，带隙参考电路10还进行操作以产生参考电压Vref10，该参考电压Vref10也不随温度变化而改变。电压调整电路11接收输出电压Vo和参考电压Vref10，并将输出电压Vo与参考电压Vref10进行比较。电压调整电路11根据比较结果来调整输出电压Vo，使得输出电压Vo最终等于预设值。因此，通过比较和调整操作，输出电压Vo保持在预设值，即是，输出电压不会受到元件不匹配的不利影响。

参见图2，在参考电压产生电路1的一实施例中，带隙参考电路10包括一对双极晶体管Q1和Q2、电阻器R1～R3、运算放大器20、以及电流镜电路21。双极晶体管Q1的基极耦接接地端GND，其集极耦接接地端GND，且其射极耦接节点N21。双极晶体管Q2的基极耦接接地端GND，其集极耦接接地端GND，并且其射极耦接节点N20。在图2的实施例中，双极晶体管Q2的尺寸是双极晶体管Q1的尺寸A的n倍(双极晶体管Q2的尺寸由n×A表示)。在一个例子中，n为正整数，例如，n等于8(n＝8)。电阻器R1耦接于节点N22和节点N20之间。电阻器R2耦接于输出节点Nout和节点N21之间。电阻器R3耦接于参考节点Nref10和节点N22之间。在此实施例中，电阻器R2的电阻值等于电阻器R3的电阻值。运算放大器20的非反相输入端(+)耦接节点N22，其反相输入端(-)耦接节点N21，且其输出端于节点N23处耦接电流镜像电路21。在此实施例中，电流镜电路21包括金属氧化物半导体(metal-oxide-semiconductor，MOS)晶体管M1和M2。在此实施例中，MOS晶体管M1和M2由P型MOS(P-type MOS，PMOS)晶体管来实施。PMOS晶体管M1的栅极耦接节点N23，其源极耦接电压源VS，且其漏极耦接输出节点Nout。PMOS晶体管M2的栅极耦接节点N23，其源极耦接电压源VS，且其漏极耦接参考节点Nref10。根据电流镜电路21的架构，PMOS晶体管M1和M2由运算放大器20的输出端的输出所控制。在此实施例中，PMOS晶体管M1的宽度与长度之比为PMOS晶体管M2的宽度与长度之比(W/L)的m倍(PMOS晶体管M1的宽度与长度之比由m(W/L)来表示)。

当参考电压产生电路1通过电压源VS接收供应电压VDD时，参考电压产生电路1操作。基于电流镜电路21的操作以及运算放大器20的特性，产生了分别流经电阻器R2和R3的电流I1和I2，并且分别在输出节点Nout以及参考节点Nref10生成输出电压Vo以及参考电压Vref10。基于参考电压产生电路1的操作，电流I2表示为：

其中，V1表示节点N21处的电压，V3表示节点N20处的电压，ΔV_BE表示双极晶体管Q1和Q2的基极-射极电压之间的差，V_T表示双极晶体管的阈值电压。电流I2与绝对温度成比例(即PTAT)，也就是，电流I2具有一正温度系数。由于PMOS晶体管M1的宽度与长度之比是PMOS晶体管M2的宽度与长度之比(W/L)的m倍，因此电流I1是电流I2的m倍，表示为：

I1＝m×I2 式(2)

电流I1也与绝对温度成正比。输出电压Vo则表示为：

其中，V_BE1表示双极晶体管Q1的基极-射极电压，其与绝对温度成反比(即IPTAT)，也就是，基极-射极电压V_BE1具有负温度系数。由于PTAT电流I1和IPTAT基极-射极电压V_BE1，输出电压Vo具有零温度系数。

在PMOS晶体管M1和M2之间不存在不匹配的情况(理想情况)(即，m＝1)下，式(3)被重写为：

在此理想情况下，电流I1等于电流I2，因此，输出电压Vo和参考电压Vref10都等于预设值，例如1.25伏特(V)。然而，在一些情况下，由于制程变化，PMOS晶体管M1和M2之间可能发生不匹配，这意味着m大于或小于1(m>1或m<1)。在这些情况下，电流I1变得不等于电流I2，使得输出电压Vo不等于参考电压Vref10，并且输出电压Vo也不等于预设值。

根据此实施例，电压调整电路11被提供来补偿PMOS晶体管M1和M2之间的不匹配。参见图2，电压调整电路11包括比较器22和路径控制电路23。比较器22的非反相输入端(+)接收输出电压Vo，且其反相输入端(-)接收参考电压Vref10。在参考电压产生电路1的操作期间，比较器22将输出电压Vo与参考电压Vref10进行比较，并根据上述比较的比较结果在其输出端产生控制信号S22。路径控制电路23包括由PMOS晶体管Ma和N型MOS(N-typeMOS，NMOS)晶体管Mb组成的反相器。PMOS晶体管Ma的栅极耦接比较器22的输出端以接收控制信号S22，其源极耦接电压源VS以接收供应电压VDD，且其漏极耦接输出节点Nout。NMOS晶体管Mb的栅极耦接比较器22的输出端以接收控制信号S22，其漏极耦接输出节点Nout，且其源极耦接接地端GND。

当输出电压Vo由于PMOS晶体管M1和M2之间的不匹配而小于参考电压Vref10时(即在m<1的情况下)，比较器22产生具有一低电压电平的控制信号S22，以导通PMOS晶体管Ma，使得在电压源VS和输出节点Nout之间形成一充电路径。因此，输出节点Nout由此充电路径充电借以增加电流I1。由于运算放大器20的虚拟接地，反相输入端的电压V1等于非反相输入端的电压V2。基于相等的电压V1和V2、具有相同电阻值的电阻器R2和R3、以及电流镜电路21的操作，电流I1增加并最终等于电流I2，这使得输出电压Vo等于参考电压Vref10。因此，输出电压Vo最终被调整到预设值。

当输出电压Vo由于PMOS晶体管M1和M2之间的不匹配而大于参考电压Vref10时(即在m>1的情况下)，比较器22产生具有一高电压电平的控制信号S22，以导通NMOS晶体管Mb，使得在输出节点Nout和接地端GND之间形成一放电路径。因此，输出节点Nout由放电路径放电以减小电流I1。基于相等的电压V1和V2、具有相同电阻值的电阻器R2和R3、以及电流镜电路21的操作，电流I1减小并最终等于电流I2，这使得输出电压Vo等于参考电压Vref10。因此，输出电压Vo最终被调整到预设值。

根据上述实施例，通过电阻器R2和R3的配置以及电压调整电路11的操作，可以调整输出电压Vo以补偿PMOS晶体管M1和M2之间的不匹配，使得参考电压产生电路1对由制程变化引起的不匹配较不敏感。

根据参考电压产生电路1的架构，具有一个运算放大器20。一般而言，一运算放大器的偏移电压在1～10mV的范围内。当运算放大器20具有偏移电压时，电压输出Vo可能具有高达20％的误差。为了消除偏移电压的影响，参考电压产生电路1还包括偏移电流产生电路12，如图3所示。在以下段落中，为了清楚地讨论偏移电流产生电路12的操作和偏移电压的消除，假设m等于1(m＝1)，此外省略了与输出电压Vo之上述调整有关的操作被省略。须注意，在图3的实施例中，双极晶体管Q2的尺寸是双极晶体管Q1的尺寸A的2×n倍(双极晶体管Q2的尺寸由2×n×A来表示)，即双极晶体管Q2与Q1的尺寸比等于2×n。此外，运算放大器20的偏移电压由运算放大器20的非反相输入端处的电压Vos来表示。

参见图3，偏移电流产生电路12包括一对双极晶体管Q1a和Q2a、电阻器R1a、运算放大器30、以及由MOS晶体管M1a～M4a所组成的一电流镜电路31。双极晶体管Q1a的基极耦接接地端GND，其集电极耦接接地端GND，且其射极耦接节点N31。双极晶体管Q2a的基极耦接接地端GND，其集电极耦接接地端GND，且其射极耦接节点N30。在图3的实施例中，双极晶体管Q1a的尺寸等于双极晶体管Q1的尺寸A，且双极晶体管Q2a的尺寸是双极晶体管Q1a的尺寸的两倍(即，双极晶体管Q2a的尺寸是等于双极晶体管Q1的尺寸A的两倍，由2×A来表示)。换句话说，双极晶体管Q2的尺寸是双极晶体管Q2a尺寸的n倍。电阻器R1a耦接于节点N32和节点N30之间。在该实施例中，电阻器R1a的电阻值等于电阻器R1的电阻值。运算放大器30的非反相输入端(+)耦接节点N32，且其反相输入端(-)耦接节点N31。如图3所示，运算放大器30的偏移电压由运算放大器30的非反相输入端处的电压Vos来表示。在本实施例中，电流镜电路的MOS晶体管M1a～M4a由PMOS晶体管来实现。PMOS晶体管M1a的栅极耦接运算放大器30的输出端，其源极耦接电压源VS，且其漏极耦接节点N31。PMOS晶体管M2a的栅极耦接运算放大器30的输出端，其源极耦接电压源VS，且其漏极耦接节点N32。PMOS晶体管M3a的栅极耦接运算放大器30的输出端，其源极耦接电压源VS，并且其漏极耦接节点N21。PMOS晶体管M4a的栅极耦接运算放大器30的输出端，其源极耦接电压源VS，并且其漏极耦接节点N22。根据电流镜电路的架构，PMOS晶体管M1a～M4a由运算放大器30的输出端的输出所控制。

在考虑运算放大器20的偏移电压的情况下，由于m等于1，所以电流I3等于流过电阻器R1的电流，并且电流I3表示为：

通过偏移电流产生电路12的电流镜电路的操作，电流I1a、I2a、I3a、和I4a彼此相等。因此，当考虑运算放大器30的偏移电压时，电流I3a表示为：

参见图3，电流I1表示为：

I1＝I3-I3a 式(7)

由于电阻器R1a的电阻值等于电阻器R1的电阻值，因此基于式(5)～式(7)，式(7)重写为：

根据电流I4以及电阻器R2，输出电压Vo表示为：

可以发现式(9)与式(4)相同，这意味着，通过电流I3a(偏移电流)的产生来消除运算放大器20的偏移电压Vos。根据图3的实施例，通过电压调整电路11和偏移电流产生电路12的操作，补偿了PMOS晶体管M1和M2之间的不匹配，并且消除了运算放大器20的偏移电压Vos，这增强了输出电压Vo的稳定性。

在上述实施例中，参考电压产生电路1产生大于1V的输出电压Vo，例如1.25V。在某些应用中，可能需要小于1V的稳定参考电压。因此，根据其他实施例，提供了参考电压产生电路以产生小于1V的输出电压，例如0.5V。参见图4，参考电压产生电路1'包括带隙参考电路10'、电压调整电路11、和电压调整电路13。带隙参考电路10'包括一对双极晶体管Q1和Q2、电阻器R1～R4、Rb、和Ro、运算放大器20、以及电流镜电路21'。电流镜电路21'包括PMOS晶体管M1～M3。参见图2以及图4，在图4实施例中的双极晶体管Q1和Q2、电阻器R1～R3、运算放大器20、以及PMOS晶体管M1和M2的连接架构类似于图2的实施例，因此，这里省略了与这些元件的连接有关的描述。须注意，在图4中，PMOS晶体管M1和电阻器R2之间的接合节点是以Nref40来表示，取代了图2中的节点Nout，且在此接合节点处的电压称为参考电压Vref40，取代了图2中的输出电压Vo。此外，图4的实施例中的电压调整电路11的架构相似于图2的实施例，因此，也省略了相关描述。在下文中，将描述图2中未显示的元件的连接。

参见图4，电阻器Rb耦接于节点N22与接地端GND之间。电阻器Ro耦接于输出节点Nout和接地端GND之间。电阻器R4耦接于参考节点Nref41和输出节点Nout之间。在此实施例中，电阻器R4的电阻值等于电阻器R2和R3的电阻值。PMOS晶体管M3的栅极耦接节点N23，其源极耦接电压源VS，且其漏极耦接参考节点Nref41。

在图4的实施例中，双极晶体管Q1和Q2、电阻器R1～R3、运算放大器20、以及PMOS晶体管M1和M2的操作与图2的实施例相同，这里省略相关描述。基于双极晶体管Q1和Q2、电阻器R1～R3、运算放大器20、以及和PMOS晶体管M1和M2的操作，产生了流经电阻器Rb的电流Ib，其表示为：

其中，由于V1具有负温度系数，因此电流Ib也具有负温度系数。在此实施例中，电流I2表示为：

I2＝I4+Ib 式(11)

其中，电流I4流经电阻器R1并具有正温度系数。因此，在此实施例中，电流I2具有零温度系数。通过PMOS晶体管M1和M3的电流镜操作以及电阻器R4和Ro的分压，在输出节点Nout处产生输出电压Vo。

在理想情况下，PMOS晶体管M1和M2之间不存在不匹配(即，m＝1)且PMOS晶体管M2和M3之间不存在不匹配。然而，在一些情况下，PMOS晶体管M1和M2之间可能发生不匹配(m>1或m<1)，并且PMOS晶体管M2和M3之间可能发生不匹配，这导致输出电压Vo不等于一预设值，例如0.5V。如上所述，可以通过电压调整电路11的操作来补偿PMOS晶体管M1和M2之间的不匹配。在此实施例中，参考电压发生电路1'还包括电压调整电路13以补偿在PMOS晶体管M2和M3之间的不匹配。参见图4，电压调整电路13包括比较器40和路径控制电路41。比较器40的非反相输入端(+)接收参考电压Vref41，其反相输入端(-)接收参考电压Vref10。在参考电压产生电路1'的操作期间，比较器40将参考电压Vref41与参考电压Vref10进行比较，并根据上述比较的比较结果在其输出端产生控制信号S40。路径控制电路41包括由PMOS晶体管Mc和NMOS晶体管Md组成的反相器。PMOS晶体管Mc的栅极耦接比较器40的输出端以接收控制信号S40，其源极耦接电压源VS以接收供应电压VDD，且其漏极耦接输出节点Nout。NMOS晶体管Md的栅极耦接比较器40的输出端以接收控制信号S40，其漏极耦接输出节点Nout，且其源极耦接接地端GND。

当参考电压Vref41由于MOS晶体管M2和M3之间的不匹配而小于参考电压Vref10时，比较器40产生具有一低电压电平的控制信号S40以导通PMOS晶体管Mc，使得在电压源VS和输出节点Nout之间形成一充电路径。因此，参考节点Nref41通过此充电路径充电，借以增加电流Io。基于具有相同电阻值的电阻器R3和R4以及电流镜电路21'的操作，电流Io增加并最终等于电流I2，这使得参考电压Vref41等于参考电压Vref10。通过分压，输出电压Vo随着电流Io的增加而最终等于预设值。

当参考电压Vref41由于MOS晶体管M2和M3之间的不匹配而大于参考电压Vref10时，比较器40产生具有一高电压电平的控制信号S40以导通NMOS晶体管Md，从而在输出节点Nout和接地端GND之间形成一放电路径。因此，参考节点Nref41通过此放电路径放电，借以减小电流Io。基于具有相同电阻值的电阻器R3和R4以及电流镜电路21'的操作，电流Io减小并最终等于电流I2，这使得参考电压Vref41等于参考电压Vref10。通过分压，输出电压Vo随着电流Io的减小而最终等于预设值。

根据上述实施例，通过电阻器R2～R4的配置以及电压调整电路11和13的操作，可以调整小于1V的输出电压Vo，以补偿PMOS晶体管M1和M2之间的不匹配以及PMOS晶体管M2和M3之间的不匹配，使得参考电压发生电路1'对由制程变化引起的不匹配较不敏感。

以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可以在此基础上做进一步的改进和变化，因此本发明的保护范围应当以本申请的权利要求书所界定的范围为准。

Claims (21)

1.一种参考电压产生电路，其特征在于，用以产生输出电压，包括：

带隙参考电路，于输出节点产生该输出电压且还产生参考电压；以及

电压调整电路，耦接该带隙参考电路，接收该输出电压以及该参考电压，比较该输出电压与该参考电压以产生比较结果，且根据该比较结果调整该输出电压。

2.根据权利要求1所述的参考电压产生电路，其中，该带隙参考电路包括：

第一双极晶体管，具有耦接接地端的基极、耦接该接地端的集极、以及耦接第一节点的射极；

第二双极晶体管，具有耦接该接地端的基极、耦接该接地端的集极、以及耦接第二节点的射极；

第一电阻器，耦接于该第二节点与第三节点之间；

第二电阻器，耦接于该输出节点与该第一节点之间；

第三电阻器，耦接于参考节点与该第三节点之间；

第一金属氧化物半导体晶体管，具有耦接第四节点的栅极、耦接电压源的源极、以及耦接该输出节点的漏极；

第二金属氧化物半导体晶体管，具有耦接该第四节点的栅极、耦接该电压源的源极、以及耦接该参考节点的漏极；以及

运算放大器，具有耦接该第三节点的非反相输入端、耦接该第一节点的反相输入端、以及耦接该第四节点的输出端；

其中，响应于该电压源接收供应电压，该参考电压产生电路操作以分别在该输出节点以及该参考节点产生该输出电压以及该参考电压。

3.根据权利要求1所述的参考电压产生电路，其中，该电压调整电路包括：

比较器，具有接收该输出电压的非反相输入端、接收该参考电压的反相输入端、以及产生控制信号的输出端，该控制信号指示该比较结果；以及

路径控制电路，耦接于电压源与接地端之间，且由该控制信号所控制以提供充电路径或放电路径至该输出节点。

4.根据权利要求3所述的参考电压产生电路，其中，响应于该输出电压大于该参考电压，该路径控制电路根据该控制信号提供该放电路径至该输出节点，且响应于该输出电压小于该参考电压，该路径控制电路根据该控制信号提供该充电路径至该输出节点。

5.根据权利要求3所述的参考电压产生电路，其中，该路径控制电路包括：

第一金属氧化物半导体晶体管，具有接收该控制信号的栅极、耦接该电压源的源极、以及耦接该输出节点的漏极；以及

第二金属氧化物半导体晶体管，具有接收该控制信号的栅极、耦接该输出节点的漏极、以及耦接该接地端的源极。

6.根据权利要求1所述的参考电压产生电路，还包括：

偏移电流产生电路，产生偏移电流至该带隙参考电路，以消除该带隙参考电路的第一运算放大器的偏移电压。

7.根据权利要求6所述的参考电压产生电路，其中，该带隙参考电路还包括耦接于该第一运算放大器与接地端之间的一对第一双极晶体管，且该对第一双极晶体管之间的尺寸比等于2×n，n为正整数；以及

其中，该偏移电流产生电路包括第二运算放大器且还包括耦接于该第二运算放大器与该接地端之间的一对第二双极晶体管，且该对第二双极晶体管之间的尺寸比等于2。

8.根据权利要求7所述的参考电压产生电路，其中，该对第二双极晶体管中的一个具有耦接该接地端的基极、耦接该接地端的集极、以及耦接第一节点的射极；

其中，该对第二双极晶体管中的另一个具有耦接该接地端的基极、耦接该接地端的集极、以及耦接第二节点的射极；

其中，该偏移电流产生电路还包括耦接于该第二节点与第三节点之间的电阻器且还包括电流镜电路；

其中，该第二运算放大器具有耦接该第三节点的非反相输入端、耦接该第一节点的反相输入端、以及输出端；以及

其中，该电流镜电路耦接于电压源与该对第二双极晶体管之间，且由该第二运算放大器的该输出端上的输出所控制以产生该偏移电流。

9.一种参考电压产生电路，其特征在于，用以于输出节点上产生输出电压，包括：

第一双极晶体管，具有耦接接地端的基极、耦接该接地端的集极、以及耦接第一节点的射极；

第二双极晶体管，具有耦接该接地端的基极、耦接该接地端的集极、以及耦接第二节点的射极；

第一电阻器，耦接于该第二节点与第三节点之间；

第二电阻器，耦接于该输出节点与该第一节点之间；

第三电阻器，耦接于参考节点与该第三节点之间；

第一运算放大器，具有耦接该第三节点的非反相输入端、耦接该第一节点的反相输入端、以及输出端；

第一电流镜电路，耦接电压源，且还耦接该输出节点以及该参考节点；以及

电压调整电路，耦接该输出节点以及该参考节点以分别接收该输出电压以及参考电压，比较该输出电压与该参考电压以产生比较结果，且根据该比较结果调整该输出电压。

10.根据权利要求9所述的参考电压产生电路，其中，该电压调整电路包括：

比较器，具有接收该输出电压的非反相输入端、接收该参考电压的反相输入端、以及产生控制信号的输出端，该控制信号指示该比较结果；以及

路径控制电路，耦接于该电压源与该接地端之间，且由该控制信号所控制以提供充电路径或放电路径至该输出节点。

11.根据权利要求10所述的参考电压产生电路，其中，响应于该输出电压大于该参考电压，该路径控制电路根据该控制信号提供该放电路径至该输出节点，且响应于该输出电压小于该参考电压，该路径控制电路根据该控制信号提供该充电路径至该输出节点。

12.根据权利要求10所述的参考电压产生电路，其中，该路径控制电路包括：

第一金属氧化物半导体晶体管，具有接收该控制信号的栅极、耦接该电压源的源极、以及耦接该输出节点的漏极；以及

第二金属氧化物半导体晶体管，具有接收该控制信号的栅极、耦接该输出节点的漏极、以及耦接该接地端的源极。

13.根据权利要求9所述的参考电压产生电路，还包括：

第三双极晶体管，具有耦接该接地端的基极、耦接该接地端的集极、以及耦接第四节点的射极；

第四双极晶体管，具有耦接该接地端的基极、耦接该接地端的集极、以及耦接第五节点的射极；

第四电阻器，耦接于该第五节点与第六节点之间；

第二运算放大器，具有耦接该第六节点的非反相输入端、耦接该第四节点的反相输入端、以及输出端；以及

第二电流镜电路，耦接该电压源，且还耦接该第四节点以及该第六节点；

其中，该第二电流镜电路产生偏移电流至该第一节点，以消除该第一运算放大器的偏移电压。

14.根据权利要求13所述的参考电压产生电路，其中，该第二双极晶体管与该第一双极晶体管的尺寸比等于2×n，n为正整数；以及

其中，该第二双极晶体管与该第四双极晶体管的尺寸比等于n。

15.一种参考电压产生电路，其特征在于，用以于输出节点上产生输出电压，包括：

第一双极晶体管，具有耦接接地端的基极、耦接该接地端的集极、以及耦接第一节点的射极；

第二双极晶体管，具有耦接该接地端的基极、耦接该接地端的集极、以及耦接第二节点的射极；

第一电阻器，耦接于该第二节点与第三节点之间；

第二电阻器，耦接于第一参考节点与该第一节点之间；

第三电阻器，耦接于第二参考节点与该第三节点之间；

运算放大器，具有耦接该第三节点的非反相输入端、耦接该第一节点的反相输入端、以及输出端；

第四电阻器，耦接于该第三节点与该接地端之间；

第五电阻器，耦接于第三参考节点与该输出节点之间；

第六电阻器，耦接于该输出节点与该接地端之间；

电流镜电路，耦接电压源，且还耦接该第一参考节点、该第二参考节点、以及该第三参考节点；

第一电压调整电路，耦接该第一参考节点以及该第二参考节点以分别接收第一参考电压以及第二参考电压，比较该第一参考电压与该第二参考电压以产生第一比较结果，且根据该第一比较结果调整该第一参考电压；以及

第二电压调整电路，耦接该第二参考节点以及该第三参考节点以分别接收该第二参考电压以及第三参考电压，比较该第二参考电压与该第三参考电压以产生第二比较结果，且根据该第二比较结果调整该输出电压。

16.根据权利要求15所述的参考电压产生电路，其中，该第一电压调整电路包括：

比较器，具有接收该第一参考电压的非反相输入端、接收该第二参考电压的反相输入端、以及产生控制信号的输出端，该控制信号指示该第一比较结果；以及

路径控制电路，耦接于该电压源与该接地端之间，且由该控制信号所控制以提供充电路径或放电路径至该第一参考节点。

17.根据权利要求16所述的参考电压产生电路，其中，响应于该第一参考电压大于该第二参考电压，该路径控制电路根据该控制信号提供该放电路径至该第一参考节点，且响应于该第一参考电压小于该第二参考电压，该路径控制电路根据该控制信号提供该充电路径至该第一参考节点。

18.根据权利要求16所述的参考电压产生电路，其中，该路径控制电路包括：

第一金属氧化物半导体晶体管，具有接收该控制信号的栅极、耦接该电压源的源极、以及耦接该第一参考节点的漏极；以及

第二金属氧化物半导体晶体管，具有接收该控制信号的栅极、耦接该第一参考节点的漏极、以及耦接该接地端的源极。

19.根据权利要求15所述的参考电压产生电路，其中，该第二电压调整电路包括：

比较器，具有接收该第三参考电压的非反相输入端、接收该第二参考电压的反相输入端、以及产生控制信号的输出端，该控制信号指示该第二比较结果；以及

路径控制电路，耦接于该电压源与该接地端之间，且由该控制信号所控制以提供充电路径或放电路径至该输出节点。

20.根据权利要求19所述的参考电压产生电路，其中，响应于该第三参考电压大于该第二参考电压，该路径控制电路根据该控制信号提供该放电路径至该输出节点，且响应于该第三参考电压小于该第二参考电压，该路径控制电路根据该控制信号提供该充电路径至该输出节点。

21.根据权利要求19所述的参考电压产生电路，其中，该路径控制电路包括：

第一金属氧化物半导体晶体管，具有接收该控制信号的栅极、耦接该电压源的源极、以及耦接该输出节点的漏极；以及

第二金属氧化物半导体晶体管，具有接收该控制信号的栅极、耦接该输出节点的漏极、以及耦接该接地端的源极。