CN102890526B

CN102890526B - 一种cmos带隙基准电压源

Info

Publication number: CN102890526B
Application number: CN201110204365.2A
Authority: CN
Inventors: 刘明; 张君宇; 张满红; 霍宗亮; 谢常青; 潘立阳; 陈映平; 刘阿鑫
Original assignee: Institute of Microelectronics of CAS
Current assignee: Institute of Microelectronics of CAS
Priority date: 2011-07-21
Filing date: 2011-07-21
Publication date: 2014-08-13
Anticipated expiration: 2031-07-21
Also published as: CN102890526A

Abstract

本发明涉及一种CMOS带隙基准电压源。所述电压源包括输入电流源Iref、PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、NMOS管MN1、NMOS管MN2、NMOS管MN3、电阻R1、电阻R2、电阻R3、三极管Q1和三极管Q2。本发明CMOS带隙基准电压源由于未采用运算放大器和自启动电路，版图上占用面积会显著减小，结构简单，需要规避的风险更小，有助于提高产品良率；同时由于没有运算放大器，也不会受到运算放大器的失调影响，有利于精度的提高。

Description

一种CMOS带隙基准电压源

技术领域

本发明涉及一种CMOS带隙基准电压源，尤其涉及一种无需运算放大器和启动电路的CMOS带隙基准电压源，属于模拟集成电路技术领域。

背景技术

基准电压源是在电路系统中为其它功能模块提供高精度的电压基准，或由其转化为高精度电流基准，为其它功能模块提供精确、稳定的偏置的电路。它是模拟集成电路和混合集成电路中非常重要的模块。基准源输出的基准信号稳定，与电源电压、温度以及工艺的变化无关。

随着如今集成电路的飞速发展，竞争日益激烈。如何压缩制作成本，提高产品精度和质量成为了能否立足的关键。在相同的工艺条件下，占用更小的面积往往意味着更低的成本。电路结构的复杂程度也影响着产品的良率，进而影响成本。因此，简单而又实用的电路模块还是有其存在价值的。

发明内容

本发明针对随着如今集成电路的飞速发展，竞争日益激烈，如何压缩制作成本，提高产品精度和质量成为了能否立足的关键的需求，提供一种CMOS带隙基准电压源。

本发明解决上述技术问题的技术方案如下：一种CMOS带隙基准电压源包括输入电流源Iref、PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、NMOS管MN1、NMOS管MN2、NMOS管MN3、电阻R1、电阻R2、电阻R3、三极管Q1和三极管Q2；所述PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6的源端和衬底均接到最高电位电源电压VDD；所述PMOS管MP1的栅端和漏端同时接到输入电流源Iref，同时栅端接到PMOS管MP2和PMOS管MP3的栅端；所述PMOS管MP2的漏端接到电阻R1的一端，所述电阻R1的另一端接三极管Q1的发射极，所述三极管Q1的基极和集电极同时接地；所述PMOS管MP3的漏端接到电阻R2的一端，所述电阻R2的另一端接三极管Q2的发射极，所述三极管Q2的基极和集电极同时接地；所述PMOS管MP2的漏端还连接到NMOS管MN1的栅端；所述PMOS管MP3的漏端还同时连接到NMOS管MN2和NMOS管MN3的栅端；所述PMOS管MP4的栅端和漏端同时连接到NMOS管MN1的漏端；所述PMOS管MP5的栅端和漏端同时连接到NMOS管MN2的漏端作为负载二极管；所述PMOS管MP4的栅端和PMOS管MP6的栅端相连，起到镜像电流的作用；所述NMOS管MN1、NMOS管MN2和NMOS管MN3的源端和衬底均同时接地；所述PMOS管MP6的漏端和NMOS管MN3的漏端连接在一起后同时连接到电阻R3的一端，从而获得基准电压VREF，所述电阻R3的另一端接地。

本发明的有益效果是：本发明CMOS带隙基准电压源由于未采用运算放大器和自启动电路，版图上占用面积会显著减小，结构简单，需要规避的风险更小，有助于提高产品良率；同时由于没有运算放大器，也不会受到运算放大器的失调影响，有利于精度的提高；在本发明中将两个具有负温度系数的值相减，得到一个与温度近似无关的电流，让此电流通过一个电阻，最终转化为与温度近似无关的电压，利用泰勒级数展开原理，通过调整参数，可将变量中随温度变化的一阶和二阶分量同时消除，达到二阶补偿的效果。

附图说明

图1为本发明CMOS带隙基准电压源的电路结构图；

图2为本发明CMOS带隙基准电压源的版图；

图3为本发明CMOS带隙基准电压源的仿真波形图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

在模拟电路中，一般需要一个与温度无关的基准电压，一直以来，都是采用带隙基准电压源来实现这一功能，在传统的带隙基准源中，通常需要一个高增益的运算放大器和防止“零工作点”的启动电路，这些无疑给电路设计增加了难度，同时也占用了大量的面积。本发明带隙基准电压源无需运算放大器和启动电路，不存在零工作点的状态，且面积占用很小，利用一个与温度成正比的电压和一个与温度成反比的电压以一定比例叠加，将两个具有负温度系数的值相减，调整参数，利用泰勒级数展开原理获得二阶补偿的效果，即可在需要的温度区间得到温度系数近似0的电压，从而得到一个与温度无关的基准电压。

如图1及2所示，所述CMOS带隙基准电压源包括输入电流源Iref、PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、NMOS管MN1、NMOS管MN2、NMOS管MN3、电阻R1、电阻R2、电阻R3、三极管Q1和三极管Q2；所述PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6的源端和衬底均接到最高电位电源电压VDD；所述PMOS管MP1的栅端和漏端同时接到输入电流源Iref，同时栅端接到PMOS管MP2和PMOS管MP3的栅端；所述PMOS管MP2的漏端接到电阻R1的一端，所述电阻R1的另一端接三极管Q1的发射极，所述三极管Q1的基极和集电极同时接地；所述PMOS管MP3的漏端接到电阻R2的一端，所述电阻R2的另一端接三极管Q2的发射极，所述三极管Q2的基极和集电极同时接地；所述PMOS管MP2的漏端还连接到NMOS管MN1的栅端；所述PMOS管MP3的漏端还同时连接到NMOS管MN2和NMOS管MN3的栅端；所述PMOS管MP4的栅端和漏端同时连接到NMOS管MN1的漏端；所述PMOS管MP5的栅端和漏端同时连接到NMOS管MN2的漏端作为负载二极管；所述PMOS管MP4的栅端和PMOS管MP6的栅端相连，起到镜像电流的作用；所述NMOS管MN1、NMOS管MN2和NMOS管MN3的源端和衬底均同时接地；所述PMOS管MP6的漏端和NMOS管MN3的漏端连接在一起后同时连接到电阻R3的一端，从而获得基准电压VREF，所述电阻R3的另一端接地。

在输入端的电阻R1和电阻R2是为了抬高引入NMOS管MN1和NMOS管MN2栅端的电压。由于在固定电流下，三极管Q1和三极管Q2的射极电压会随着温度的升高显著减小，会低于NMOS管的阈值电压，使得电路无法开启，功能无法实现，故引入两个相同类型的电阻，将电压抬高，使得在整个温度范围内，引入NMOS栅端的电压始终高于阈值电压，电路始终可以正常工作。

本发明CMOS带隙基准电压源由输入电流源Iref输入一个直流电流，通过PMOS管MP1、PMOS管MP2和PMOS管MP3的比例关系镜像到PMOS管MP2和PMOS管MP3所在支路，再分别流过电阻R1、三极管Q1和电阻R2、三极管Q2所在支路，从而在电阻R1和电阻R2上方的引出端获得具有两个具有负温度系数的电压V1和V2。将这两个电压分别接入两个支路的NMOS管MN1和NMOS管MN2的栅端，获得两个具有负温度系数的电流I1和I2，NMOS管MN2和NMOS管MN3的栅端接同一个电压，那么两路形成电流镜像关系，流过NMOS管MN2和NMOS管MN3的电流比将仅由NMOS管MN2和NMOS管MN3的宽长比决定；将电流I1通过PMOS管MP4和PMOS管MP6镜像成IP，电流I2通过PMOS管MN2和PMOS管MN3镜像成IN，IP和IN镜像到一个支路上，即可得到两个电流的差值，其中，PMOS管MP5作为NMOS管MN2支路的负载二极管。通过调整电路中各个器件的参数，利用泰勒级数展开原理可将参考电压的构成变量中的一阶分量和二阶分量同时抵消掉，以很小的代价获得二阶补偿的效果，从而可获得温度系数近似为零的电流。此处引入一个电阻R3，令此零温度系数电流流过电阻，即可获得一个与温度无关的参考电压VREF。本发明CMOS带隙基准电压源中所有PMOS管和NMOS管的比例选取要取决于温度系数和基准电压的要求。

如下为简单的公式推导，推导过程忽略阶数高于(△T)²的项,其中k’是一个常数，W为晶体管的栅宽，L为晶体管的栅长，V_THN为MN1和MN2的阈值电压：

根据泰勒级数展开原理，V1和V2必可写成如下形式：

V1＝V1₀+a(△T)+b(△T)² (1)

V2＝V2₀+c(△T)+d(△T)² (2)

根据电流方程：

I₁＝k’(W₁/L₁)(V₁-V_THN)²＝k’(W₁/L₁)[V1₀+a(△T)+b(△T)²–V_THN]² (3)

I₂＝k’(W₂/L₂)(V₂-V_THN)²＝k’(W₂/L₂)[V2₀+c(△T)+d(△T)²–V_THN]² (4)

假设宽长比MN1:MN2:MN3＝1:1:m，MP3:MP4:MP5＝1:1:n，则流过MP6的电流I_P和流过MN3的电流I_N分别为：

I_P＝n I₁ (5)

I_N＝m I₂ (6)

则流过R3的电流I_OUT为：

I_OUT＝I_P-I_N＝n I₁-m I₂

＝n k’(W₁/L₁){(V1₀-V_THN)²+2a(V1₀-V_THN)△T

+[a²+2b(V1₀-V_THN)](△T)²}

-m k’(W₁/L₁){(V2₀-V_THN)²+2c(V2₀-V_THN)△T

+[c²+2d(V2₀-V_THN)](△T)²} (7)

只需令：

2n a(V1₀-V_THN)＝2m c(V2₀-V_THN) (8)

n[a²+2b(V1₀-V_THN)]＝m[c²+2d(V2₀-V_THN)] (9)

就可以得到温度系数为0的二阶补偿电流I_OUT,进而得到二阶补偿的输出参考电压:

V_REF＝R3*I_OUT

＝R3*k’(W₁/L₁)[n(V1₀-V_THN)²–m(V2₀-V_THN)²] (10)

如图3所示，由图3可看到在160℃范围内，输出基准电压波动只有2.4mV，为7.6ppm/℃,性能较好。

本发明CMOS带隙基准电压源不同于传统的带隙基准源，不需要两个完全相等的电压，故不需要运算放大器；同时，由于没有运算放大器，使用外接电流源，故不需要自启动电路。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种CMOS带隙基准电压源，其特征在于，包括输入电流源Iref、PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、NMOS管MN1、NMOS管MN2、NMOS管MN3、电阻R1、电阻R2、电阻R3、三极管Q1和三极管Q2；所述PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6的源端和衬底均接到最高电位电源电压VDD；所述PMOS管MP1的栅端和漏端同时接到输入电流源Iref，同时栅端接到PMOS管MP2和PMOS管MP3的栅端；所述PMOS管MP2的漏端接到电阻R1的一端，所述电阻R1的另一端接三极管Q1的发射极，所述三极管Q1的基极和集电极同时接地；所述PMOS管MP3的漏端接到电阻R2的一端，所述电阻R2的另一端接三极管Q2的发射极，所述三极管Q2的基极和集电极同时接地；所述PMOS管MP2的漏端还连接到NMOS管MN1的栅端；所述PMOS管MP3的漏端还同时连接到NMOS管MN2和NMOS管MN3的栅端；所述PMOS管MP4的栅端和漏端同时连接到NMOS管MN1的漏端；所述PMOS管MP5的栅端和漏端同时连接到NMOS管MN2的漏端作为负载二极管；所述PMOS管MP4的栅端和PMOS管MP6的栅端相连，起到镜像电流的作用；所述NMOS管MN1、NMOS管MN2和NMOS管MN3的源端和衬底均同时接地；所述PMOS管MP6的漏端和NMOS管MN3的漏端连接在一起后同时连接到电阻R3的一端，从而获得基准电压VREF，所述电阻R3的另一端接地。