CN103399611A - 高精度无电阻带隙基准电压源 - Google Patents

Abstract

本发明涉及一种高精度无电阻带隙基准电路。本发明公开了一种高精度无电阻带隙基准电压源，包括负温电流产生电路，正温电流产生电路，一阶正温电压叠加电路，低温电流补偿电路，高温电流补偿电路。负温电流产生电路用于产生负温电流，所述正温电流产生电路用于产生正温电流，所述正温电流产生电路的一个基极和集电极接地的PNP三极管Q1的发射极连接到一阶正温电压叠加电路，所述正温电流为一阶正温电压叠加电路提供偏置电流，一阶正温电压叠加电路实现正温电压和负温电压的叠加，并输出基准电压V_REF。本发明具有很好的温度特性，能够提供更高的基准电压精度。本发明未采用电阻模型，能够很好兼容一些无电阻或者电阻模型精度不高的工艺。

Description

高精度无电阻带隙基准电压源

技术领域

本发明涉及一种高精度无电阻带隙基准电路，属于模拟集成电路技术领域。

背景技术

基准电压源是集成电路电子技术领域非常重要的一个基本电路单元，被广泛应用于模拟与数字转换器、功率转换器、功率放大器等电路，为系统提供不随温度和供电电压变化的电压基准。

传统的带隙基准电压源如图1所示，通过运放OP的嵌位保证X与Y两点电压相等，PMOS管M1和M2以及M3构成的电流镜使两路电流相等。根据双极型晶体管的电压电流特性得到基准输出电压：

$V_{\mathrm{REF}}=V_{\mathrm{EBT}3}+\frac{R_2}{R_1}{V}_T\ln N$

其中V_EBT3是双极型晶体管T3的发射极与基极电压差；

K是波尔兹曼常数，q是单位电荷的电量，T是温度。通过合理的设置R₂与R₁的比值，可以实现对V_BE温度系数的一阶补偿，实现V_REF在某个温度点下温度系数为零，从而提供一个随温度变化较小的基准电压。

$V_{\mathrm{BE}}\left(T\right)=V_{G0}-[V_{G0}-V_{\mathrm{BE}}\left(T_0\right)]\frac{T}{T_0}-(\mathrm{\η}-\mathrm{\α})V_T\ln \left(\frac{T}{T_0}\right)$

上式为极型晶体管的基极与发射极电压差，其中由于V_G0为0K时硅的外推带隙电压，V_BE(T₀)为温度为T₀时的基极与发射极电压差，η为与温度无关与工艺相关的参数，α为流过晶体管电流的温度依赖参数。为高阶项，所以VBE的温度特性表现为非线性，使得低温时候的VBE负温系数偏小，高温时候的VBE负温系数偏大，传统的带隙基准只对其进行了一阶补偿，获得的基准电压V_REF的温度特性曲线如图2中所示，可以看出基准电压V_REF的温度特性并不理想。同时，传统的带隙基准电路多含有电阻，而许多工艺不能提供电阻模型，这增加了传统带隙基准应用的局限性。

发明内容

本发明的目的是为了解决传统基准电压源所存在的上述问题，提供一种高精度无电阻带隙基准电压源。

本发明的技术方案是，高精度无电阻带隙基准电压源，包括负温电流产生电路，正温电流产生电路，一阶正温电压叠加电路，低温电流补偿电路，高温电流补偿电路；

所述负温电流产生电路由5个PMOS管：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管，7个NMOS管：第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管，第五NMOS管、第六NMOS管、第七NMOS管，以及第一电容组成；具体连接关系：五个PMOS管的源极接电源电压，第一PMOS管、第二PMOS管、第三PMOS管、第五PMOS管栅极连接在一起，第一PMOS管的栅极和漏极短接，第四PMOS管的栅极与第五PMOS管的漏极连接，第二PMOS管和第四PMOS管的漏极连接；第一NMOS管的漏极接到第一PMOS管漏极，栅极与第三NMOS管以及第二PMOS管和第四PMOS管的漏极连接在一起，源极连接到第二NMOS管的栅极和漏极，第三NMOS管、第五NMOS管、第六NMOS管的栅极和第五NMOS管的漏极一起连接到第三PMOS管的漏极，第四NMOS的栅极和漏极连接第三NMOS的源极，第二NMOS管、第四NMOS管、第六NMOS管的源极与第七NMOS管的漏极和源极连接地电位；第一电容的正端接第五PMOS管的漏极，负端接地电位；

所述正温电流产生电路，由5个PMOS管：第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管，5个NMOS管：第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管，三个PNP管：第一PNP管、第二PNP管、第三PNP管，以及第二电容组成；具体连接关系：五个PMOS管的源极接电源电压，第六PMOS管、第七PMOS管、第第八PMOS管、第十PMOS管栅极连接在一起，第六PMOS管的栅极和漏极短接，第九PMOS管的栅极与第十PMOS管的漏极连接，第七PMOS管和第九PMOS管的漏极连接；第八NMOS管的漏极连接第六PMOS管的漏极，栅极与第十二NMOS管的栅极连接到第九PMOS管的漏极，第十NMOS管的栅极和漏极、第九NMOS管、第十一NMOS管的栅极连接第八PMOS管的漏极，第十NMOS管的源极和第十一NMOS管的漏极相连，第十二管的源极和漏极接地电位；第一PNP管的发射极接第八NMOS管的源极，第二PNP管的发射极接第九NMOS管的源极，第三PNP管的发射极接第十一NMOS管的源极，第一PNP管、第二PNP管、第三PNP管的基极和集电极接地电位；第二电容正端接第十PMOS管的漏极，负端接地电位；

一阶正温电压叠加电路由7个PMOS管：第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第十七PMOS管，4个NMOS管：第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管组成；具体连接关系：第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管的源极接电源电压，第十一PMOS管、第十二PMOS管、第十五PMOS管的栅极接正温电流产生电路中第六PMOS管的栅极，第十三PMOS管的栅极和漏极连接第十四PMOS管栅极，第十六PMOS管的源极接第十二PMOS管的漏极，栅极接正温电流产生电路中第一PNP管的发射极，漏极接地电位，第十七PMOS管的源极接第十五PMOS管的漏极，栅极接第十四PMOS管的漏极，源极接地电位；第十三NMOS管的漏极接第十三PMOS管的漏极，栅极接十二PMOS管的漏极，第十四NMOS管的漏极接第十四PMOS管的漏极，栅极接第十五PMOS管的漏极，第十三NMOS管和第十四NMOS管的源极接第十六NMOS管的漏极，第十五NMOS的漏极和栅极、第十六NMOS管的栅极接第十一PMOS管的漏极，两个管子的源极接地电位；

低温电流补偿电路由5个PMOS管：第十八PMOS管、第十九PMOS管、第二十PMOS管、第二十一PMOS管、第二十二PMOS管，2个NMOS管：第十七NMOS管，第十八NMOS管组成；具体连接关系：五个PMOS管的源极连接电源电压，第十八PMOS管的栅极接正温电流产生电路第六PMOS管的栅极，第十九PMOS管的栅极和漏极连第二十PMOS管的栅极，第二十PMOS管的漏极、第二十二PMOS管的栅极、第二十一PMOS管的栅极和漏极相连，第二十二PMOS管的漏极接正温电流产生电路中第一PNP管的发射极；第十七NMOS的栅极和漏极、第十八NMOS的栅极接第十八PMOS管的漏极，第十八NMOS的漏极接第十九PMOS管的漏极，两个NMOS的源极接地电位；

高温电流补偿电路由5个PMOS管：第二十三PMOS管、第二十四PMOS管、第二十五PMOS管、第二十六PMOS管、第二十七PMOS管，4个NMOS管：第十九NMOS管、第二十NMOS管、第二十一NMOS管、第二十二NMOS管组成；具体连接关系：五个PMOS的源极接电源电压，第二十三PMOS管的栅极接负温电流产生电路第一PMOS管的栅极，第二十四PMOS管的栅极和漏极接第二十五PMOS管的栅极，第二十五PMOS管的漏极、第二十六PMOS管的栅极和漏极、第二十七PMOS管的栅极相接，第二十七PMOS管的漏极接正温电流产生电路第一PNP管的发射极；第十九NMOS管的栅极和漏极、第二十NMOS管和第二十一NMOS管的栅极接第二十三PMOS管的漏极，第二十NMOS管的漏极接低温电流补偿电路第二十PMOS管的漏极，第二十一NMOS管的漏极接第二十四PMOS管的漏极，第二十二NMOS管的漏极接第二十五PMOS管的漏极，栅极接低温电流补偿电路中第十七NMOS管的栅极，电路中4个NMOS管的源极接地电位。

所述负温电流产生电路用于产生负温电流，所述正温电流产生电路用于产生正温电流，所述正温电流产生电路的第一PNP三极管的发射极连接到一阶正温电压叠加电路，所述正温电流为一阶正温电压叠加电路提供偏置电流，一阶正温电压叠加电路实现正温电压和负温电压的叠加，并输出基准电压V_REF；低温电流补偿电路对负温电流和正温电流进行比较，低温时将负温电流注入所述第一PNP三极管的发射极，增大其BE结电压低温时的负温系数；高温电流补偿电路对正温电流和负温电流进行比较，高温时将正温电流注入所述第一PNP三极管的发射极，减小BE结电压的负温系数；通过上述电流注入，将BE结电压的温度曲线线性化，从而实现高阶温度补偿。

所述正温电流产生电路和负温电流产生电路分别具有相应的启动电路。

本发明的有益成果是，通过在低温的时候向BE结注入负温系数的低温补偿电流，高温时向BE结注入正温系数的高温补偿电流，从而实现对BE结电压的温度曲线线性化，实现BE结的高阶温度补偿。然后在线性化的BE结电压上叠加合适的与温度成正比的电压，最后得到的带隙基准电压VREF，具有很好的温度特性，能够提供更高的基准电压精度。另外本发明的带隙基准电压源未采用电阻模型，所以能够很好兼容一些无电阻或者电阻模型精度不高的工艺，例如标准数字CMOS工艺等，避免了由于电阻模型带来的问题。

附图说明

图1为传统带隙基准电压源电路；

图2为传统带隙基准电压源基准电压温度特性曲线示意图；

图3为本发明高精度无电阻带隙基准电压源基准电压温度特性曲线示意图；

图4为本发明的电路架构示意图；

图5为负温电流产生电路及其启动电路示意图；

图6为正温电流产生电路及其启动电路示意图；

图7为一阶正温电压叠加电路示意图；

图8为高温电流补偿电路和低温电流补偿电路示意图。

其中：MP1～MP27分别为第一至第二十七PMOS管；MN1～MN22分别为第一至第二十二NMOS管；Q1～Q3分别为第一至第三PNP管；C1、C2分别为第一电容和第二电容。

具体实施方案

下面结合附图和具体的实施例对本发明作进一步的阐述。

本发明的高精度无电阻带隙基准电压源，包括负温电流产生电路，正温电流产生电路，一阶正温电压叠加电路，低温电流补偿电路，高温电流补偿电路。负温电流产生电路用于产生负温电流，所述正温电流产生电路用于产生正温电流，所述正温电流产生电路的一个基极和集电极接地的PNP三极管Q1的发射极连接到一阶正温电压叠加电路，所述正温电流为一阶正温电压叠加电路提供偏置电流，一阶正温电压叠加电路实现正温电压和负温电压的叠加，并输出基准电压V_REF。低温电流补偿电路对负温电流和正温电流进行比较，低温时将负温电流注入所述三极管Q1的发射极，增大其BE结电压低温时的负温系数。高温电流补偿电路对正温电流和负温电流进行比较，高温时将正温电流注入Q1的发射极，减小BE结电压的负温系数。通过上述电流注入，将BE结电压的温度曲线线性化，从而实现高阶温度补偿。通过这种方法可以将BE结电压的温度曲线线性化，从而实现高阶温度补偿，输出基准电压V_REF的补偿曲线如图3中实线所示。

本发明的负温电流产生电路由5个PMOS管，他们分别是：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管；7个NMOS管，他们分别是：第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管；以及第一电容组成。具体连接关系是：五个PMOS管的源极接电源电压，第一PMOS管、第二PMOS管、第三PMOS管、第五PMOS管栅极连接在一起，第一PMOS管的栅极和漏极短接，第四PMOS管的栅极与第五PMOS管的漏极连接，第二PMOS管和第四PMOS管的漏极连接；第一NMOS管的漏极接到第一PMOS管漏极，栅极与第三NMOS管以及第二PMOS管和第四PMOS管的漏极连接在一起，源极连接到第二NMOS管的栅极和漏极，第三NMOS管、第五NMOS管、第六NMOS管的栅极和第五NMOS管的漏极一起连接到第三PMOS管的漏极，第四NMOS的栅极和漏极连接第三NMOS的源极，第二NMOS管、第四NMOS管、第六NMOS管的源极与第七NMOS管的漏极和源极连接地电位；第一电容的正端接第五PMOS管的漏极，负端接地电位。

本发明的正温电流产生电路，由5个PMOS管，他们分别是：第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管；5个NMOS管，他们分别是：第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管；三个PNP管，他们分别是：第一PNP管、第二PNP管、第三PNP管；以及第二电容组成。具体连接关系是：五个PMOS管的源极接电源电压，第六PMOS管、第七PMOS管、第第八PMOS管、第十PMOS管栅极连接在一起，第六PMOS管的栅极和漏极短接，第九PMOS管的栅极与第十PMOS管的漏极连接，第七PMOS管和第九PMOS管的漏极连接；第八NMOS管的漏极连接第六PMOS管的漏极，栅极与第十二NMOS管的栅极连接到第九PMOS管的漏极，第十NMOS管的栅极和漏极、第九NMOS管、第十一NMOS管的栅极连接第八PMOS管的漏极，第十NMOS管的源极和第十一NMOS管的漏极相连，第十二管的源极和漏极接地电位；第一PNP管的发射极接第八NMOS管的源极，第二PNP管的发射极接第九NMOS管的源极，第三PNP管的发射极接第十一NMOS管的源极，第一PNP管、第二PNP管、第三PNP管的基极和集电极接地电位；第二电容正端接第十PMOS管的漏极，负端接地电位。

本发明的一阶正温电压叠加电路由7个PMOS管，他们分别是：第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第十七PMOS；4个NMOS管，他们分别是：第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管组成。具体连接关系是：第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管的源极接电源电压，第十一PMOS管、第十二PMOS管、第十五PMOS管的栅极接正温电流产生电路中第六PMOS管的栅极，第十三PMOS管的栅极和漏极连接第十四PMOS管栅极，第十六PMOS管的源极接第十二PMOS管的漏极，栅极接正温电流产生电路中第一PNP管的发射极，漏极接地电位，第十七PMOS管的源极接第十五PMOS管的漏极，栅极接第十四PMOS管的漏极，源极接地电位；第十三NMOS管的漏极接第十三PMOS管的漏极，栅极接十二PMOS管的漏极，第十四NMOS管的漏极接第十四PMOS管的漏极，栅极接第十五PMOS管的漏极，第十三NMOS管和第十四NMOS管的源极接第十六NMOS管的漏极，第十五NMOS的漏极和栅极、第十六NMOS管的栅极接第十一PMOS管的漏极，两个管子的源极接地电位。

本发明的低温电流补偿电路由5个PMOS管，他们分别是：第十八PMOS管、第十九PMOS管、第二十PMOS管、第二十一PMOS管、第二十二PMOS管；2个NMOS管，他们分别是：第十七NMOS管，第十八NMOS管组成。具体连接关系是：五个PMOS管的源极连接电源电压，第十八PMOS管的栅极接正温电流产生电路第六PMOS管的栅极，第十九PMOS管的栅极和漏极连第二十PMOS管的栅极，第二十PMOS管的漏极、第二十二PMOS管的栅极、第二十一PMOS管的栅极和漏极相连，第二十二PMOS管的漏极接正温电流产生电路中第一PNP管的发射极；第十七NMOS的栅极和漏极、第十八NMOS的栅极接第十八PMOS管的漏极，第十八NMOS的漏极接第十九PMOS管的漏极，两个NMOS的源极接地电位。

本发明的高温电流补偿电路由5个PMOS管，他们分别是：第二十三PMOS管、第二十四PMOS管、第二十五PMOS管、第二十六PMOS管、第二十七PMOS管；4个NMOS管，他们分别是：第十九NMOS管、第二十NMOS管、第二十一NMOS管、第二十二NMOS管组成。具体连接关系：五个PMOS的源极接电源电压，第二十三PMOS管的栅极接负温电流产生电路第一PMOS管的栅极，第二十四PMOS管的栅极和漏极接第二十五PMOS管的栅极，第二十五PMOS管的漏极、第二十六PMOS管的栅极和漏极、第二十七PMOS管的栅极相接，第二十七PMOS管的漏极接正温电流产生电路第一PNP管的发射极；第十九NMOS管的栅极和漏极、第二十NMOS管和第二十一NMOS管的栅极接第二十三PMOS管的漏极，第二十NMOS管的漏极接低温电流补偿电路第二十PMOS管的漏极，第二十一NMOS管的漏极接第二十四PMOS管的漏极，第二十二NMOS管的漏极接第二十五PMOS管的漏极，栅极接低温电流补偿电路中第十七NMOS管的栅极，电路中4个NMOS管的源极接地电位。

本发明的高精度无电阻带隙基准电压源电路架构如图4所示，包括负温电流产生电路，正温电流产生电路，一阶正温电压叠加电路，低温电流补偿电路，高温电流补偿电路。正温电流产生电路的第一PNP三极管Q1的发射极连接到一阶正温电压叠加电路，正温电流产生电路产生的电流为一阶正温电压叠加电路提供偏置电流，一阶正温电压叠加电路输出基准电压V_REF，低温电流补偿电路将负温电流和正温电流比较，低温时将负温电流注入Q1的发射极，高温电流补偿电路将正温电流和负温电流比较，高温时将正温电流注入Q1的发射极，正温电流产生电路和负温电流产生电路带有相应的启动电路。

上述负温电流产生电路如图5所示，其由5个PMOS管MP1、MP2、MP3、MP4、MP5，7个NMOS管MN1、MN2、MN3、MN4、MN5、M6、MN7和1个电容C1构成，具体连接关系：五个PMOS管的源极接电源电压VCC，MP1、MP2、MP3、MP5的栅极连接VB1，MP1的栅极和漏极短接，MP4的栅极与MP5的漏极连接，MP2和MP4的漏极连接；MN1的漏极接到MP1的漏极，MN1的栅极与MN3以及MP2、MP4的漏极连接在一起，MN1的源极极连接到MN2的栅极和漏极，MN3、MN5、MN6的栅极和MN5管的漏极连接到MP3的漏极，MN4的栅极和漏极连接MN3的源极，MN2、MN4、MN6的源极与MN7的漏极和源极连接地电位VSS；电容C1的正端接MP5的漏极，负端接地电位。

负温电流产生电路启动过程：启动电路由MP1、MP2和电容C1组成，芯片上电时，电容C1的正端电压为0，从而使得MP4导通，开始对MN7形成的MOS电容充电，MN1的栅极电压慢慢上升，直到MN1导通，MP1也导通。流过MN1和MP1的电流通过电流镜镜像出去，使得整个电路的电流偏置建立起来。此时，MP5有电流流过并对C1充电，直至MP4进入截止区，从而启动完成，启动电路关闭，不影响其余电路的正常工作。

负温电流产生电路的原理：负温电流产生电路采用带有负反馈的自偏置结构，MP2、MP3、MN3、MN4、MN5、MN6构成电流源的核心电路，MP1、MN1、MN2是反馈部分，用来稳定电流，MN7形成的MOS电容用于稳定反馈环路。其中MN3、MN4、MN5工作在饱和区，MN6工作在线性区，流过MN3、MN4的电流为I₁，流过MN5、MN6的电流为I₂：

$V_{\mathrm{GSMN}3}=\sqrt{\frac{{2I}_1}{K_{\mathrm{MN}3}}}+V_{\mathrm{THN}}$

$V_{\mathrm{GSMN}4}=\sqrt{\frac{{2I}_1}{K_{\mathrm{MN}4}}}+V_{\mathrm{THN}}$

$V_{\mathrm{GSMN}5}=\sqrt{\frac{{2I}_2}{K_{\mathrm{MN}5}}}+V_{\mathrm{THN}}$

V_DSMN6=V_GSMN3+V_GSMN4-V_GSMN5

其中V_THN为NMOS的阈值电压，μ_n是电子迁移率，C_ox表示栅极氧化物单位面积电容，

是宽长比。取

所以I₂=4I₁。又因K_MN3＝K_MN4＝K_MN5，则可得V_DSMN6=V_THN，则：

$I_2=I_{\mathrm{MN}6}=K_{\mathrm{MN}6}[(V_{\mathrm{GSMN}6}-V_{\mathrm{THN}})V_{\mathrm{DSMN}6}-\frac{1}{2}{V_{\mathrm{DSMN}6}}^2]$

$=K_{\mathrm{MN}6}(V_{\mathrm{GSMN}6}\·V_{\mathrm{THN}}-\frac{3}{2}{V_{\mathrm{THN}}}^2)$

又因： $V_{\mathrm{GSMN}6}=V_{\mathrm{DSMN}6}+V_{\mathrm{GSMN}5}=V_{\mathrm{THN}}+\sqrt{\frac{{2I}_2}{K_{\mathrm{MN}5}}}+V_{\mathrm{THN}}$

可得：

$I_2=\frac{{(1+\sqrt{2})}^2{K}_{\mathrm{MN}6}{V_{\mathrm{THN}}}^2}{2}=\frac{{(1+\sqrt{2})}^2{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_{\mathrm{MN}6}{V_{\mathrm{THN}}}^2}{2}$

其中μ_n＝CT^-n，其中C为常数，n值为1.5左右的常数，则I₂=λT^-nV_THN ²其中

是一个与温度无关的常数。而V_THN=V_TH0(1-λT)随温度升高线性减小（其中V_TH0为温度为0时的阈值电压），可知I₂为一负温系数电流

正温电流产生电路如图6所示，由5个PMOS管MP6、MP7、MP8、MP9、MP10，5个NMOS管MN8、MN9、MN10、MN11、MN12，三个PNP管Q1、Q2、Q3，一个电容第C2组成。具体连接关系：五个PMOS管的源极接电源电压，MP6、MP7、MP8、MP10的栅极连接在一起MP6的栅极和漏极短接，MP9的栅极与第MP10的漏极连接，MP7、MP9的漏极和MN8、MN12的栅极以及MN9的漏极连接，MN8的漏极连接MP6的漏极，MN10的栅极和漏极连接MN9、MN11的栅极与MP8的漏极，MN10的源极和MN11的漏极相连，MN12的源极和漏极接地电位；Q1的发射极接MN8的源极，Q2的发射极接MN9的源极，Q3的发射极接MN11的源极，Q1、Q2、Q3的基极和集电极接地电位；C2正端接MP10的漏极，负端接地电位VSS。

正温电流产生电路启动过程：启动电路由MP9、MP10和电容C2组成，芯片上电时，电容C2的正端电压为0，从而使得MP9导通，开始对MN12形成的MOS电容充电，MN8的栅极电压慢慢上升，直到MN8导通，MP6也导通。流过MN8和MP6的电流通过电流镜镜像出去，使得整个电路的电流偏置建立起来。此时，MP10有电流流过并对C2充电，直至MP9进入截止区，从而启动完成，启动电路关闭，不影响其余电路的正常工作。

正温电流产生电路的原理：与负温电流产生电路相似，正温电流产生电路也采用带有负反馈的自偏置结构，MP7、MP8、MN3、MN9、MN10、MN11、Q1、Q2构成电流源的核心电路，MP6、MN8、Q1是反馈部分，用来稳定电流，MN12形成的MOS电容用于稳定反馈环路。其中MN9、MN10工作在饱和区，MN11工作在线性区，流过MN9的电流为I₃，流过MN10、MN11的电流为I₄，由于MP7和MP8的宽长比相同，所以I₃=I₄，Q2和Q3的发射极面积之比A_Q1：A_Q2=N，所以：

V_EBQ2-V_EBQ2＝V_DSMN11＝V_TlnN

$I_4=I_{\mathrm{MN}11}=K_{\mathrm{MN}11}[(V_{\mathrm{GSMN}11}-V_{\mathrm{THN}})V_{\mathrm{DSMN}11}-\frac{1}{2}{V_{\mathrm{DSMN}11}}^2]$

V_GSMN11＝V_GSMN10+V_DSMN11

$V_{\mathrm{GSMN}10}=\sqrt{\frac{{2I}_4}{K_{\mathrm{MN}10}}}+V_{\mathrm{THN}}$

由以上各式可得：

$I_4=\frac{{(1+\sqrt{2})}^2{K}_{\mathrm{MN}11}{\left(V_T\ln N\right)}^2}{2}=\frac{{(1+\sqrt{2})}^2{\mathrm{\μ}}_n{C}_{\mathrm{ox}}(\frac{W}{L}{)}_{\mathrm{MN}11}{\left(V_T\ln N\right)}^2}{2}$

因为μ_n＝CT^-n，其中C为常数，n值为1.5左右的常数，

可得：I₄＝σT^2-n，σ为与温度无关的常数，可知I₄为正温度系数电流。

一阶正温电压叠加电路如图7所示，由7个PMOS管MP11、MP12、MP13、MP14、MP15、MP16、MP17，4个NMOS管第MN13、MN14、MN15、MN16。具体连接关系：MP11、MP12、MP13、MP14、MP15的源极接电源电压，MP11、MP12、MP15的栅极接正温电流产生电路的VB2，MP13的栅极和漏极、MP14栅极接MN13的漏极，MP16的源极接MP12的漏极和MN13的栅极，MP16的栅极接正温电流产生电路中Q1的发射极V_EB，漏极接地电位VSS，MP17的源极、MP15的漏极和MN14的栅极相接为基准的输出电压V_REF，栅极接MP14和MN14的漏极，源极接地电位，MN13、MN14的源极接MN16的漏极，MN15的漏极和栅极、MN16的栅极接MP11的漏极，MN15、MN16源极接地电位VSS。

一阶正温电压叠加电路的工作原理：正温电流产生电路产生的正温电流通过MP6和MP11、MP12、MP15构成的电流镜镜像给MP11、MP12、MP15，然后通过MN15、MN16构成的电流镜以一定比例镜像给MN16，然后提供给MN13、MN14。假设MP13和MP14、MN13和MN14的宽长比分别为K₁、K₂，即：

${\left(\frac{W}{L}\right)}_{\mathrm{MP}13}:{\left(\frac{W}{L}\right)}_{\mathrm{MP}14}=K_1$

$K_{\mathrm{MN}13}:K_{\mathrm{MN}14}={\left(\frac{W}{L}\right)}_{\mathrm{MN}13}:{\left(\frac{W}{L}\right)}_{\mathrm{MN}14}=K_2$

则有：I_{DS_MN13}＝K₁I_{DS_MN14}＝mI₄，其中m为MN13的电流与正温电流I₄的镜像关系。

设定MP12和MP15的宽长比相同，MP16和MP17宽长比相同，MP16和MP17的栅源电压相等，即：

V_SGMP16=V_SGMP17

则有：

V_EB+V_SGMP16-V_GSMN13＝V_REF+V_SGMP17-V_GSMN14

V_TEF=V_EB+V_GSMN14一V_GSMN13

因为MN13，MN14工作在饱和区，则：

$V_{\mathrm{GSMN}13}=\frac{\sqrt{{2I}_{\mathrm{DS}\_\mathrm{MN}13}}}{K_{\mathrm{MN}13}}+V_{\mathrm{THN}}$

$V_{\mathrm{GSMN}14}=\frac{\sqrt{{2I}_{\mathrm{DS}\_\mathrm{MN}14}}}{K_{\mathrm{MN}14}}+V_{\mathrm{THN}}$

则：

$V_{\mathrm{REF}}=V_{\mathrm{EB}}+\frac{\sqrt{{2I}_{\mathrm{DS}\_\mathrm{MN}14}}}{K_{\mathrm{MN}14}}-\frac{\sqrt{{2I}_{\mathrm{DS}\_\mathrm{MN}13}}}{K_{\mathrm{MN}13}}$

因为I_{DS_MN13}，I_{DS_MN14}均为正温系数电流，V_EB为负温系数，合理调节I_{DS_MN13}，I_{DS_MN14}和K_MN14、K_MN13的比例，可以使输出电压VREF在某个温度点具有零温度系数，从而实现对V_EB3的一阶温度补偿。

低温电流补偿电路如图8中所示，由5个PMOS管MP18、MP19、MP20、MP21、MP22，2个NMOS管MN17，MN18构成。具体连接关系：五个PMOS管的源极连接电源电压，MP18的栅极接正温电流产生电路的V_B2，MP19的栅极和漏极连MP20的栅极，MP20的漏极、MP22的栅极、MP21的栅极和漏极相连，MP22的漏极接正温电流产生电路中VEB；MN17栅极和漏极、MN18的栅极接MP18的漏极，MN18的漏极接MP19的漏极，两个NMOS的源极接地电位VSS。

高温电流补偿电路如图8中所示，高温电流补偿电路由5个PMOS管MP23、MP24、MP25、MP26、MP27，4个NMOS管MN19、MN20、MN21、MN22。具体连接关系：MP23、MP24、MP25、MP26、MP27的源极接电源电压，MP23的栅极接负温电流产生电路的VB1，MP24的栅极和漏极接MP25的栅极，MP25的漏极、MP26的栅极和漏极、MP27栅极接MN22的漏极，MP27的漏极接正温电流产生电路第的VEB；MN19的栅极和漏极、MN20和MN21的栅极接MP23的漏极，MN20的漏极接低温电流补偿电路MP20的漏极，MN21的漏极接MP24的漏极，MN22的漏极接MP25的漏极，MN22的栅极接低温电流补偿电路中MN17的栅极，电路中4个NMOS管的源极接地电位VSS。

低温电流补偿电路和高温电流补偿电路的工作原理：正温电流产生电路产生的正温电流通过电流镜镜像给MP18，然后又通过MN17、MN18、MN22以及MP19、MP20构成的电流镜以一定比例镜像给MP20和MN22；同样，负温温电流产生电路产生的负温电流通过电流镜镜像给MP23，然后又通过MN19、MN20、MN21以及MP24、MP25构成的电流镜以一定比例镜像给MN20和MP25。MP20的负温电流和MN20正温电流相减，得到一个在低温时温度系数更负，而在高温时电流为零的分段电流，即为MP21的电流，然后通过电流镜镜像给MP22，MP22再将此电流流入三极管Q1，使得其BE结电压在低温时的负温系数更大，达到线性化BE结电压温度曲线的目的。MP25的正温电流和MN22的负温电流相减，得到一个在高温时温度系数更正，而在低温时电流为零的分段电流，MP26通过电流镜镜像给MP27，MP27再将此电流流入三极管Q1再将此电流流入三极管Q3，使得其BE结电压在高温时的负温系数减小，达到线性化BE结电压温度曲线的目的。

本发明所提出的高精度无电阻带隙基准电压源，通过hspice仿真表明，在温度范围从-40℃至100℃，其温度系数仅有1.9ppm/℃。电源电压从2.5V变化到5V时，该基准电路的线性调整率为830μV/V。在输入电压3.6V、25℃且无外挂电容的情况下低频PSRR（Power SupplyRejection Ratio）高达65dB。

Claims (3)

1.高精度无电阻带隙基准电压源，包括负温电流产生电路，正温电流产生电路，一阶正温电压叠加电路，低温电流补偿电路，高温电流补偿电路；

所述负温电流产生电路由5个PMOS管：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管，7个NMOS管：第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管，第五NMOS管、第六NMOS管、第七NMOS管，以及第一电容组成；具体连接关系：五个PMOS管的源极接电源电压，第一PMOS管、第二PMOS管、第三PMOS管、第五PMOS管栅极连接在一起，第一PMOS管的栅极和漏极短接，第四PMOS管的栅极与第五PMOS管的漏极连接，第二PMOS管和第四PMOS管的漏极连接；第一NMOS管的漏极接到第一PMOS管漏极，栅极与第三NMOS管以及第二PMOS管和第四PMOS管的漏极连接在一起，源极连接到第二NMOS管的栅极和漏极，第三NMOS管、第五NMOS管、第六NMOS管的栅极和第五NMOS管的漏极一起连接到第三PMOS管的漏极，第四NMOS的栅极和漏极连接第三NMOS的源极，第二NMOS管、第四NMOS管、第六NMOS管的源极与第七NMOS管的漏极和源极连接地电位；第一电容的正端接第五PMOS管的漏极，负端接地电位；

所述正温电流产生电路，由5个PMOS管：第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管，5个NMOS管：第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管，三个PNP管：第一PNP管、第二PNP管、第三PNP管，以及第二电容组成；具体连接关系：五个PMOS管的源极接电源电压，第六PMOS管、第七PMOS管、第第八PMOS管、第十PMOS管栅极连接在一起，第六PMOS管的栅极和漏极短接，第九PMOS管的栅极与第十PMOS管的漏极连接，第七PMOS管和第九PMOS管的漏极连接；第八NMOS管的漏极连接第六PMOS管的漏极，栅极与第十二NMOS管的栅极连接到第九PMOS管的漏极，第十NMOS管的栅极和漏极、第九NMOS管、第十一NMOS管的栅极连接第八PMOS管的漏极，第十NMOS管的源极和第十一NMOS管的漏极相连，第十二管的源极和漏极接地电位；第一PNP管的发射极接第八NMOS管的源极，第二PNP管的发射极接第九NMOS管的源极，第三PNP管的发射极接第十一NMOS管的源极，第一PNP管、第二PNP管、第三PNP管的基极和集电极接地电位；第二电容正端接第十PMOS管的漏极，负端接地电位；

一阶正温电压叠加电路由7个PMOS管：第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第十七PMOS管，4个NMOS管：第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管组成；具体连接关系：第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管的源极接电源电压，第十一PMOS管、第十二PMOS管、第十五PMOS管的栅极接正温电流产生电路中第六PMOS管的栅极，第十三PMOS管的栅极和漏极连接第十四PMOS管栅极，第十六PMOS管的源极接第十二PMOS管的漏极，栅极接正温电流产生电路中第一PNP管的发射极，漏极接地电位，第十七PMOS管的源极接第十五PMOS管的漏极，栅极接第十四PMOS管的漏极，源极接地电位；第十三NMOS管的漏极接第十三PMOS管的漏极，栅极接十二PMOS管的漏极，第十四NMOS管的漏极接第十四PMOS管的漏极，栅极接第十五PMOS管的漏极，第十三NMOS管和第十四NMOS管的源极接第十六NMOS管的漏极，第十五NMOS的漏极和栅极、第十六NMOS管的栅极接第十一PMOS管的漏极，两个管子的源极接地电位；

低温电流补偿电路由5个PMOS管：第十八PMOS管、第十九PMOS管、第二十PMOS管、第二十一PMOS管、第二十二PMOS管，2个NMOS管：第十七NMOS管，第十八NMOS管组成；具体连接关系：五个PMOS管的源极连接电源电压，第十八PMOS管的栅极接正温电流产生电路第六PMOS管的栅极，第十九PMOS管的栅极和漏极连第二十PMOS管的栅极，第二十PMOS管的漏极、第二十二PMOS管的栅极、第二十一PMOS管的栅极和漏极相连，第二十二PMOS管的漏极接正温电流产生电路中第一PNP管的发射极；第十七NMOS的栅极和漏极、第十八NMOS的栅极接第十八PMOS管的漏极，第十八NMOS的漏极接第十九PMOS管的漏极，两个NMOS的源极接地电位；

高温电流补偿电路由5个PMOS管：第二十三PMOS管、第二十四PMOS管、第二十五PMOS管、第二十六PMOS管、第二十七PMOS管，4个NMOS管：第十九NMOS管、第二十NMOS管、第二十一NMOS管、第二十二NMOS管组成；具体连接关系：五个PMOS的源极接电源电压，第二十三PMOS管的栅极接负温电流产生电路第一PMOS管的栅极，第二十四PMOS管的栅极和漏极接第二十五PMOS管的栅极，第二十五PMOS管的漏极、第二十六PMOS管的栅极和漏极、第二十七PMOS管的栅极相接，第二十七PMOS管的漏极接正温电流产生电路第一PNP管的发射极；第十九NMOS管的栅极和漏极、第二十NMOS管和第二十一NMOS管的栅极接第二十三PMOS管的漏极，第二十NMOS管的漏极接低温电流补偿电路第二十PMOS管的漏极，第二十一NMOS管的漏极接第二十四PMOS管的漏极，第二十二NMOS管的漏极接第二十五PMOS管的漏极，栅极接低温电流补偿电路中第十七NMOS管的栅极，电路中4个NMOS管的源极接地电位。

2.根据权利要求1所述的高精度无电阻带隙基准电压源，其特征在于，所述负温电流产生电路用于产生负温电流，所述正温电流产生电路用于产生正温电流，所述正温电流产生电路的第一PNP三极管的发射极连接到一阶正温电压叠加电路，所述正温电流为一阶正温电压叠加电路提供偏置电流，一阶正温电压叠加电路实现正温电压和负温电压的叠加，并输出基准电压V_REF；低温电流补偿电路对负温电流和正温电流进行比较，低温时将负温电流注入所述第一PNP三极管的发射极，增大其BE结电压低温时的负温系数；高温电流补偿电路对正温电流和负温电流进行比较，高温时将正温电流注入所述第一PNP三极管的发射极，减小BE结电压的负温系数；通过上述电流注入，将BE结电压的温度曲线线性化，从而实现高阶温度补偿。

3.根据权利要求1所述的高精度无电阻带隙基准电压源，其特征在于，所述正温电流产生电路和负温电流产生电路分别具有相应的启动电路。

Images