CN202177844U - 一种带隙电压基准源 - Google Patents

Abstract

本实用新型公开了一种带隙电压基准源，包括：偏置电路、启动电路和一阶基准电路，其特征在于，还包括，温度补偿电路和误差放大器电路，所述的温度补偿电路包括第三NPN管、第一NMOS管、第五电阻、第六电阻和第七电阻。本实用新型的带隙基准电压源通过将双极型器件的集电极电流和亚阈值区的MOS管漏电流加入到传统的一阶温度补偿带隙基准电路中，即通过温度补偿电路中的第三NPN管和第一NMOS管实现温度补偿，得到基准电压，使得输出基准电压具有较小的温度系数。

Description

一种带隙电压基准源

技术领域

本实用新型属于电子技术领域，具体涉及一种电压基准源(Voltage Reference)的设计。

背景技术

电压基准源广泛应用于振荡器、锁相环(PLL，Phase Locked Loop)和数据转换器等各种模拟和数模混合集成电路中，其温度系数(TC，Temperature Coefficient)和电源抑制比(PSRR，Power Supply Rejection Ratio)很大程度上决定了系统性能的优劣。

传统的基于V_BE和热电压V_T相互补偿的带隙电压基准源应用较广泛，如图1所示，由于误差放大器的钳位作用，使得V_X与V_Y两点的电压基本相等，即V_X＝V_Y＝V_BE2，同时，两边电路中的电流也相等，则有： $I_X=I_Y=\frac{V_{\mathrm{BE}2}-V_{\mathrm{BE}1}}{R_1}=\frac{V_T\ln N}{R_1}.$

由于则电流为正比于绝对温度(PTAT，Proporational To Absolute Temperature)电流，此电流经过电流镜的镜像以后，便成为整个芯片的偏置电流。

根据电流的表达式，可以得出带隙电压的表达式为：

由于V_T为正温度系数，同时V_BE2为负温度系数，合理的调节系数

的大小，便可以在一定温度下实现基准随温度的变化为零，从而为整个芯片提供了一个随温度变化很小的基准参考电压。

然而由于V_BE的非线性，只进行一阶补偿，电压基准源的温度系数较大。

实用新型内容

本实用新型的目的是为了解决现有的一阶补偿带隙电压基准源存在的问题，提出了一种带隙电压基准源。

本实用新型的技术方案是：一种带隙电压基准源包括：包括：偏置电路、启动电路和一阶基准电路，其特征在于，还包括，温度补偿电路和误差放大器电路，其中，所述的偏置电路为所述的带隙电压基准源提供偏置电压，所述的启动电路用于使一阶基准电路正常工作，所述一阶基准电路产生低温度系数的基准电压，所述的温度补偿电路用于对一阶基准电路进行温度补偿，所述误差放大器电路用于稳定一阶基准电路的工作点；

所述一阶基准电路包括第一NPN管、第二NPN管、第一PMOS管、第二PMOS管、第一电阻、第二电阻、第三电阻和第四电阻；

所述的温度补偿电路包括第三NPN管、第一NMOS管、第五电阻、第六电阻和第七电阻；

所述的启动电路包括第四NPN管、第五NPN管、第六NPN管、第三PMOS管、第四PMOS管、第八电阻、第九电阻和第十电阻；

具体连接关系如下：

第一NPN管的基极与第二NPN管的基极、所述启动电路的第四NPN管的发射极相连，同时作为基准输出电压，第一NPN管和第二NPN管的集电极分别与第一电阻和第二电阻的一端相连，同时第一NPN管和第二NPN管的集电极分别与误差放大器电路的负向输入端和正向输入端相连，第一电阻和第二电阻的另一端与第二PMOS管的漏极相连，第二PMOS管的源极与外部电源相连，栅极与所述启动电路的第四PMOS管的栅极相连，第一PMOS管的源极与第二PMOS管的漏极相连，栅极连接于所述启动电路的第八电阻和第九电阻的之间，漏极与地相连，第一NPN管的发射极与第三电阻的一端相连，第三电阻的另一端通过第四电阻接地；

第五电阻、第六电阻和第七电阻顺次相连于一阶基准电路中第一NPN管与第二NPN管的基极与地之间，第三NPN管的集电极与一阶基准电路中第二NPN管集电极相连，第三NPN管的基极与第六电阻和第七电阻有共同连接的那一端相连；第一NMOS管的漏极与第三NPN管QN6的集电极相连，栅极与第五电阻和第六电阻有共同连接的那一端相连，第三NPN管的发射极和第一NMOS管的源极相连，并与一阶基准电路中的第三电阻和第四电阻有共同连接的那一端相连；

第五NPN管的基极与集电极短接，并与第六NPN管的发射极相连，第五NPN管的发射极与地相连，第六NPN管的基极与集电极短接，并分别连接于第四NPN管的基极和第四PMOS管管的漏极，第四PMOS管的栅极与偏置电路的一个输出端相连，同时连接于一阶基准电路的第二PMOS管的栅极，第八电阻、第九电阻和第十电阻顺次连接于第四NPN管的发射极与地之间，第四NPN管的集电极与第三PMOS管的漏极相连，第三PMOS管的栅极与漏极短接，第三PMOS管和第四PMOS管的源极与外部电源相连。

本实用新型的有益效果：本实用新型的带隙基准电压源通过将双极型器件的集电极电流和亚阈值区的MOS管漏电流加入到传统的一阶温度补偿带隙基准电路中，即通过温度补偿电路中的第三NPN管和第一NMOS管实现温度补偿，得到基准电压，运用这种技术，可以使得输出基准电压具有较小的温度系数。

附图说明

图1为传统的带隙电压基准源结构示意图。

图2为本实用新型的带隙电压基准源的电路结构示意图。

图3为本实用新型的误差放大器电路结构示意图。

图4为本实用新型的带隙电压基准源I_{C_QN3}的温度特性和dI_{C_QN3}/dT的温度特性示意图。

图5为本实用新型的带隙电压基准源I_{DS_MN1}的温度特性和dI_{DS_MN1}/dT的温度特性示意图。

图6为本实用新型的带隙电压基准源输出电压的温度特性示意图。

图7为本实用新型的带隙电压基准源的启动时间示意图。

图8为本实用新型带隙电压基准源的电源抑制比示意图。

图9为本实用新型带隙电压基准源的输出电压与电源电压的关系示意图。

具体实施方式

下面结合附图和具体的实施例对本实用新型作进一步的阐述。

本实用新型的带隙电压基准源如图2所示，包括：偏置电路、启动电路、一阶基准电路、温度补偿电路和误差放大器电路，其中，所述的偏置电路为所述的带隙电压基准源提供偏置电压，所述的启动电路用于使一阶基准电路正常工作，所述一阶基准电路产生低温度系数的基准电压，所述的温度补偿电路用于对一阶基准电路进行温度补偿，所述误差放大器电路用于稳定一阶基准电路的工作点。

这里，一阶基准电路包括第一NPN管QN1、第二NPN管QN2、第一PMOS管MP1、第二PMOS管MP2、第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4。

这里，温度补偿电路包括第三NPN管QN3、第一NMOS管MN1、第五电阻R5、第六电阻R6和第七电阻R7；

这里，启动电路包括第四NPN管QN4、第五NPN管QN5、第六NPN管QN6、第三PMOS管MP3、第四PMOS管MP4、第八电阻R8、第九电阻R9和第十电阻R10；

具体连接关系如下：

第一NPN管QN1的基极与第二NPN管QN2的基极、启动电路的第四NPN管QN4的发射极相连，同时作为基准输出电压，第一NPN管QN1和第二NPN管QN2的集电极分别与第一电阻R1和第二电阻R2的一端相连，同时第一NPN管QN1和第二NPN管QN2的集电极分别与误差放大器电路的负向输入端V2和正向输入端V1相连，第一电阻R1和第二电阻R2的另一端与第二PMOS管MP2的漏极相连，第二PMOS管MP2的源极与外部电源相连，栅极与启动电路的第四PMOS管MP4的栅极相连，第一PMOS管MP1的源极与第二PMOS管MP2的漏极相连，栅极连接于启动电路的第八电阻R8和第九电阻R9的之间，漏极与地相连，第一NPN管QN1的发射极与第三电阻R3的一端相连，第三电阻R3的另一端通过第四电阻R4接地；

第五电阻R5、第六电阻R6和第七电阻R7顺次相连于一阶基准电路中第一NPN管QN1与第二NPN管QN2的基极与地之间，第三NPN管QN3的集电极与一阶基准电路中第二NPN管集电极QN2相连，第三NPN管QN3的基极与第六电阻R6和第七电阻R7有共同连接的那一端相连；第一NMOS管MN1的漏极与第三NPN管QN3的集电极相连，栅极与第五电阻R5和第六电阻R6有共同连接的那一端相连，第三NPN管QN3的发射极和第一NMOS管MN1的源极相连，并与一阶基准电路中的第三电阻R3和第四电阻R4有共同连接的那一端相连；

第五NPN管QN5的基极与集电极短接，并与第六NPN管QN6的发射极相连，第五NPN管QN5的发射极与地相连，第六NPN管QN6的基极与集电极短接，并分别连接于第四NPN管QN4的基极和第四PMOS管MP4的漏极，第四PMOS管MP4的栅极与偏置电路的一个输出端相连，同时连接于一阶基准电路的第二PMOS管MP2的栅极，第八电阻R8、第九电阻R9和第十电阻R9顺次连接于第四NPN管QN4的发射极与地之间，第四NPN管QN4的集电极与第三PMOS管MP3的漏极相连，第三PMOS管MP3的栅极与漏极短接，第三PMOS管MP3和第四PMOS管MP4的源极与外部电源相连。

启动电路使得一阶基准电路正常工作，产生基准输出电压。启动电路只在电压基准源上电时发挥作用，当电压基准源启动完成以后，启动电路停止工作，避免了启动电路对后面电路的影响。

偏置电路包括：NPN管QN8、QN9、QN10、QN11和QN12，PMOS管MP6、MP7、MP8、MP9、MP10和MP0，NMOS管MN2，电阻R11和R12。其中，QN8、QN9、QN10、QN11、QN12和R11用来产生PTAT电流，MP6、MP7、MP8、MP9和MN2用来镜像产生的PTAT电流以此来给其它电路提供偏置电流；MP0为启动管，VBIAS接MP0的栅极作为输入端，MP9和MP10、MP6和MP7、MN2的栅极电压VB1、VB2、VB3作为偏置电路的输出端为误差放大器电路以及启动电路提供偏置电压。

这里误差放大器电路可以采用如下一种方案，具体如图3所示，包括：NPN管QAN1、QAN2、QAN3、QAN4、QAN5和QAN6，PNP管QAP1和QAP2，PMOS管MAP1、MAP2、MAP3、MAP4、MAP5、MAP6、MAP7和MP5，NMOS管MAN1、MAN2、MAN3和MAN4，电阻RAP1、RAP2、RAP3和RAP4，电容C0。其中，MAP1、MAP3、MAP5和MAP7的源极与电源相连，栅极相连，并连接于偏置电路的VB2点，MAP1、MAP3和MAP5的漏极分别与MAP2、MAP4和MAP6的源极相连，MAP2、MAP4和MAP6的栅极相连，并连接于偏置电路的VB3点，MP7的漏极与MAN4的漏极相连，并作为误差放大器电路的输出端，MAN4的源极与地相连，栅极与MAN3的漏极相连，MAN1、MAN2和MAN3的源极接地，栅极相连，并接于偏置电路的VB1点；QAN1和QAN2的基极为误差放大器电路的输入端，集电极与电源相连，QAN1的发射极与QAP1的基极、MAN1的漏极相连，QAN2的发射极与QAP2的基极、MAN2的漏极相连，QAP1和QAP2的发射极相连，并连接与MAP2的漏极相连，QAP1的集电极(即为SS点)与QAN3的发射极、MP4的源极相连，QAP2的集电极与QAN4的发射极相连，QAN3和QAN4的基极、QAN5的发射极相连，QAN3和QAN4的集电极分别与MAP4和MAP6的漏极相连，QAN5的基极与QAN3的发射极相连，集电极与电源相连，电阻RAP1、RAP2、RAP3分别连接与QAN3、QAN4和QAN5的发射极与地之间，QAN6的基极、发射极与QAN4的集电极、MAN3的漏极相连，电阻RA4和电容C0顺次连接于QAN6的基极MP5的源极和MAN4的漏极之间，MP5的漏极与外部电源相连。

作为一个较佳的方案，将误差放大器电路中的PMOS管MP5栅极与启动电路的第三PMOS管MP3的栅极相连，这样，在刚刚上电时引入失调电流到误差放大器电路，以此来缩短启动时间。

此外还有NPN管QN7、NMOS管MN0和电容C1连接于此带隙电压基准源，其中QN7的集电极接外部电源，基极与误差放大器电路输出端相连，发射极与MN0漏极相连，MN0源极接地，栅极接于误差放大器电路中MAN4的栅极中。C1一端与地相连，另一端接电压基准源的输出。这里，QN7和MN0作为电压基准源的输出缓冲级，C0作为滤波电容。

分别从以下几个方面进行阐述。

1.本实用新型的电压基准源的整体原理说明：

不考虑基极电流，误差放大器电路使得V1＝V2，因此电压基准源的输出电压V_REF为：

$V_{\mathrm{REF}}\≈V_{\mathrm{BE}2}+\frac{2R_4}{R_3}{V}_T\ln N\frac{I_{C1}-I_{\mathrm{DS}\_\mathrm{MN}1}-I_{C\_\mathrm{QN}3}}{I_{C1}}+I_{\mathrm{DS}\_\mathrm{MN}1}{R}_4+I_{C\_\mathrm{QN}3}{R}_4---\left(1\right)$

其中，N是QN1和QN2的发射极面积之比，V_T为热电压，I_{DS_MN1}是MN2的漏电流，I_{C_QN3}为QN3的发射极电流，同时所有的电阻都是用相同材料实现的。其中BE结电压为：

V_BE＝V_G0+mV_T-(η-α)V_TlnT         (2)

$V_T\ln =\frac{k}{q}[(T-T_0)+\frac{1}{2}{(T-T_0)}^2-\frac{1}{6}{(T-T_0)}^3+\frac{1}{12}{(T-T_0)}^4]---\left(3\right)$

由图2及式(2)、(3)可知，电压基准源的输出电压V_REF为：

$V_{\mathrm{REF}}=V_{G0}+m{V}_T-(\mathrm{\η}-\mathrm{\α})V_T\ln T+\frac{2R_4}{R_3}+V_T\ln N\frac{I_{C1}-I_{\mathrm{DS}\_\mathrm{MN}1}-I_{C\_\mathrm{QN}3}}{I_{C1}}+I_{\mathrm{DS}\_\mathrm{MN}1}{R}_4+I_{C\_\mathrm{QN}3}{R}_4---\left(4\right)$

这里的m是与温度无关的常数，α为I_C关于温度的表达式中的阶数，R₃、R₄分别为第三电阻R3和第四电阻R4的阻值，V_T为热电压，V_T＝kT/q，V_G0是硅在0K时的本征带隙电压，η是一个介于3和4之间的常数，通常情况下为3.45左右。从(3)可知，V_TlnT显示出V_BE的高阶温度非线性项，而一阶温度补偿仅仅抵消温度T的一次项，因此需要进行高阶温度补偿。对(4)求导可得：

$\frac{\∂V_{\mathrm{REF}}}{\∂T}=m\frac{k}{q}-(\mathrm{\η}-\mathrm{\α})\frac{k}{q}(1+\ln T)+\frac{2R_4}{R_3}\frac{k}{q}\ln N\frac{I_{C1}-I_{\mathrm{DS}\_\mathrm{MN}1}-I_{C\_\mathrm{QN}3}}{I_{C1}}$ (5)

$+\frac{2R_4}{R_3}{V}_T\frac{1}{I_{C1}-I_{\mathrm{DS}\_\mathrm{MN}1}-I_{C\_\mathrm{QN}3}}(-\frac{\∂I_{\mathrm{DS}\_\mathrm{MN}1}}{\∂T}-\frac{\∂I_{C\_\mathrm{QN}3}}{\∂T})+R_4\frac{\∂I_{\mathrm{DS}\_\mathrm{MN}1}}{\∂T}+R_4\frac{\∂I_{C\_\mathrm{QN}3}}{\∂T}$

由于I_{DS_MN1}和I_{C_QN3}远远小于QN1和QN2的集电极电流，因I_C1-I_{DS_MN1}-I_{C_QN3}≈I_C1。所以上式可以近似为：

$\frac{\∂V_{\mathrm{REF}}}{\∂T}=m\frac{k}{q}-(\mathrm{\η}-\mathrm{\α})\frac{k}{q}(1+\ln T)+\frac{2R_4}{R_3}\frac{k}{q}\ln N-R_4(\frac{2V_T}{R_3{I}_{C1}}\frac{\∂I_{\mathrm{DS}\_\mathrm{MN}1}}{\∂T}-1)-R_4(\frac{2V_T}{R_3{I}_{C1}}\frac{\∂I_{\mathrm{DS}\_\mathrm{MN}1}}{\∂T}-1)---\left(6\right)$

通过对一阶温度补偿的带隙基准进行温度补偿，即可得到三个极值点，即在T₁，T₂，T₃时的温度系数为零，其中T₁＜T₂＜T₃，令：

$f_1\left(T\right)=m\frac{k}{q}-(\mathrm{\η}-\mathrm{\α})\frac{k}{q}(1+\ln T)+\frac{2R_4}{R_3}\frac{k}{q}\ln N---\left(7\right)$

$f_2\left(T\right)=\frac{\∂I_{\mathrm{DS}\_\mathrm{MN}1}}{\∂T}{R}_4(\frac{2V_T}{R_3{I}_{\mathrm{PTAT}}}-1)+\frac{\∂I_{C\_\mathrm{QN}3}}{\∂T}{R}_4(\frac{2V_T}{R_3{I}_{\mathrm{PTAT}}}-1)---\left(8\right)$

在T₁和T₃点为零，即为f₁(T₁)＝f₂(T₁)，f₁(T₂)＝f₂(T₂)，f₁(T₃)＝f₂(T₃)，联立以上三个式子，即可得到

(后面将详细介绍)和

来满足上述三个式子。

2.双极性器件集电极电流的温度特性：

曲率补偿是通过MN1和QN3来实现的，其中QN3的集电极电流为I_{C_QN3}为：

$I_{C\_\mathrm{QN}3}=I_{\mathrm{ES}3}[\exp \left(\frac{q{V}_{\mathrm{BE}3}}{\mathrm{kT}}\right)-1]---\left(9\right)$

其中，QN3的基极电压是与V_REF成比例的，是与温度无关的电压，而它的发射极电压是一阶基准电路产生的PTAT电流在电阻上产生的PTAT电压，所以为正温系数的电压，因此V_BE3是与温度成负温系数的电压。

$I_{C\_\mathrm{QN}3}=I_{\mathrm{ES}3}[\exp \left(\frac{q(\frac{R_7}{R_5+R_6+R_7}{V}_{\mathrm{REF}}-2I_{\mathrm{PTAT}2}{R}_4)}{\mathrm{kT}}\right)-1]---\left(10\right)$

而I_ES3为发射结反偏时的饱和电流，通常为一常数，可以写成：

$I_{\mathrm{ES}3}={\mathrm{ET}}^{\mathrm{\γ}}\exp (-\frac{q{V}_G}{\mathrm{kT}})---\left(11\right)$

其中，E是与温度无关的常数，γ＝4-n，而n与基极的掺杂水平相关。由(10)、(11)及图2可得：

$I_{C\_\mathrm{QN}3}\≈{\mathrm{ET}}^{\mathrm{\γ}}\exp \left[-\frac{q(V_G-\frac{R_7}{R_5+R_6+R_7}{V}_{\mathrm{REF}}+2I_{\mathrm{PTAT}2}{R}_4)}{\mathrm{kT}}\right]---\left(12\right)$

其中，V_G大约为1.2V， $\frac{R_7}{R_5+R_6+R_7}{V}_{\mathrm{REF}}-2I_{\mathrm{PTAT}2}{R}_4<1.2V,$ 所以：

$V_G-\frac{R_7}{R_5+R_6+R_7}{V}_{\mathrm{REF}}+2I_{\mathrm{PTAT}2}{R}_4>0,$ 因此I_{C_QN3}随温度的增加而增加。

本实用新型进行温度补偿所用到的QN3管电流I_{C_QN3}和dI_{C_QN3}/dT的温度特性仿真曲线如图4所示，可以看出在整个温度范围内，温度系数为正，且随温度升高而逐渐增大。

3.亚阈值区的MOS管漏电流的温度特性：

MN1工作在弱反型区，MN1的漏电流为：

$I_{\mathrm{DS}\_\mathrm{MN}1}=\frac{W}{L}\mathrm{\&mu;}\left(T_0\right){\left(\frac{T}{T_0}\right)}^{-n}{\left(\frac{\mathrm{kT}}{q}\right)}^2{C}_D\exp \left(\frac{q}{\mathrm{kT}}\frac{V_{\mathrm{GS}\_\mathrm{MN}1}-V_{\mathrm{TH}}}{n}\right)[1-\exp (-\frac{q{V}_{\mathrm{DS}\_\mathrm{MN}1}}{\mathrm{kT}})]---\left(13\right)$

其中，μ_n为电子迁移率，C_D为沟道下的耗尽层电容，并且n＝1+C_D/C_OX，C_OX为从栅极到沟道的单位面积的氧化物电容。

当V_{DS_MN1}？kT/q时，式(13)可以近似为：

$I_{\mathrm{DS}\_\mathrm{MN}1}\&ap;\frac{W}{L}\mathrm{\&mu;}\left(T_0\right){\left(\frac{T}{T_0}\right)}^{-n}{\left(\frac{\mathrm{kT}}{q}\right)}^2{C}_D\exp \left(\frac{q}{\mathrm{kT}}\frac{V_{\mathrm{GS}\_\mathrm{MN}1}-V_{\mathrm{TH}}}{n}\right)---\left(14\right)$

$V_{\mathrm{GS}\_\mathrm{MN}1}=\frac{{R_6+R}_7}{R_5+R_6+R_7}{V}_{\mathrm{REF}}-\frac{2R_4}{R_3}{V}_T\ln N---\left(15\right)$

将式(15)代入(14)并进行求导可得：

$\frac{d{I}_{\mathrm{DS}\_\mathrm{MN}1}}{\mathrm{dT}}=\frac{W}{L}{C}_D{\left(\frac{k}{q}\right)}^2\mathrm{\&mu;}\left(T_0\right)\frac{1}{T_0^{-n}}\exp \left(\frac{q(A-V_{\mathrm{TH}})}{\mathrm{nkT}}\right)T^{-n}[(2-n)T-\frac{\mathrm{qT}}{\mathrm{kn}}\frac{\&PartialD;V_{\mathrm{TH}}}{\&PartialD;T}-\frac{q}{\mathrm{kn}}(A-V_{\mathrm{TH}})]---\left(16\right)$

$V_t={\mathrm{\&phi;}}_{\mathrm{ms}}+2{\mathrm{\&phi;}}_f-\frac{Q_{\mathrm{ss}}}{C_{\mathrm{ox}}}+\mathrm{\&gamma;}(\sqrt{2{\mathrm{\&phi;}}_f+V_{\mathrm{SB}}}-\sqrt{2{\mathrm{\&phi;}}_f})---\left(17\right)$

$\frac{d{V}_t}{\mathrm{dT}}=-\frac{1}{T}(\frac{E_g}{2q}-{\mathrm{\&phi;}}_f)(2+\frac{\mathrm{\&gamma;}}{\sqrt{2{\mathrm{\&phi;}}_f}})---\left(18\right)$

因此，阈值电压与温度不是线性关系，温度系数绝对值会随着温度的增加而减小。可以看出，(2-n)T＞0，

随温度的升高，(2-n)T逐渐增大，

逐渐减小，且减小速率大于(2-n)T增大的速率，

保持不变，由此可以得到如图5关于I_{DS_MN1}和dI_{DS_MN1}/dT的仿真曲线图，在温度较低(经测量为-38℃)时，温度系数为正；当温度升高时，温度系数为负。

4.误差放大器电路分析：

从图3中可以看出，误差放大器电路(运放)采用折叠式两级结构，误差放大器电路的输入端采用射极跟随器将输入电压降低一个BE结电压，然后再将输入电压连接到运放的输入对管QAP1和QAP2，以满足运放的输入电压范围。QAN5的作用是将运放从双端输出变成单端输出，QAN5和电阻RA3的作用是增大QAN5上的电流，防止在某些情况下QAN5的电流为零，不能完成双端转单端。误差放大器电路的增益越大，其钳位性能越好，由有限增益所引起的系统误差越小，其中误差放大器电路的直流增益为：

A_V＝A_V1A_V2＝g_mg_mq[g_mr_op3r_op4||r_oq(g_mqR_A1||r_oq)]r_op7r_0n4    (19)

其中，A_V1和A_V2分别为误差放大器电路第一级和第二级增益，g_m和g_mq分别为MOS管和双极型晶体管的跨导，r_oq为双极性晶体管的输出电阻，r_op3、r_op4、r_op7和r_on4分别为MAP3、MAP4、MAP7和MAN4的输出电阻。

这里，电容C0为密勒电容，用于实现极点分离，确保环路具有足够的相位裕度，实现电路稳定；电阻RA4是零点补偿电阻，用于抵消右半平面零点对环路稳定性的影响；两级运放的高增益也保证了电压基准源的高PSRR。

5.偏置电路说明：

当QN8和QN9基极有电流注入，使得MP6和MP7所在支路摆脱零简并点开始正常工作，为一阶基准电路提供一股PTAT电流，建立正常的工作点，其中：

V_BEQN8+V_BEQN11＝V_BEQN10+V_BEQN9+V_R11         (20)

忽略基极电流，I_CQN8＝I_CQN10，I_CQN9＝I_CQN11，而且QN9和QN10的并联数是分别为QN8和QN11的3倍，则有：

$\mathrm{\&Delta;}{V}_{\mathrm{BE}}=V_{\mathrm{BEQN}8}-V_{\mathrm{BEQN}10}+V_{\mathrm{BEQN}11}-V_{\mathrm{BEQN}9}=V_T\ln \left(\frac{I_{\mathrm{SQN}10}}{I_{\mathrm{SQN}8}}\right)+V_T\ln \left(\frac{I_{\mathrm{SQN}9}}{I_{\mathrm{SQN}11}}\right)=2V_T\ln 3=V_{R11}---\left(21\right)$

可得： $I_{\mathrm{PTAT}1}=I_{R11}=\frac{V_{R11}}{R_{11}}=\frac{2V_T\ln 3}{R_{11}}---\left(22\right)$

从上式可以看出，R11上的电流为PTAT电流，则该电流通过MP6的镜像作用为其它支路提供偏置电流。通过MP2镜像到一阶基准电路电流为KI_PTAT1，其中K为MP2与MP6的宽长比的比例。有前面的分析可知，一阶基准电路产生另外一股PTAT电流为：

$I_{\mathrm{PTAT}2}=I_{R3}=\frac{V_{\mathrm{BEQN}2}-V_{\mathrm{BEQN}1}}{R_3}=\frac{\mathrm{\&Delta;}{V}_{\mathrm{BE}}}{R_3}=\frac{V_T\ln 8}{R_3}---\left(23\right)$

则通过MP2的电流为2I_PTAT2，当两股PATA电流在MP2上产生的电流不相等时，需要设计均流电路，以使得基准源能够产生一个稳定的工作点。因此MP1即实现均流，使得在MP2上镜像得到的KI_PTAT1与一阶基准电路产生的2I_PTAT2相等。当KI_PTAT1＞2I_PTAT2，则多余的电流会流入到MP1中。

6.启动过程说明：

首先是通过MP0管注入一股电流到QN8和QN9的基极，偏置电路启动，使MP8和MP9所在支路及MP10和QN12所在支路导通，并基准的其它部分提供偏置电压。

偏置电路启动之后，MP4管导通，使得这一路导通，QN6集电极电压为2V_BE，由于此时一阶基准电路关断，V_REF为零，所以此时QN4管导通，这样启动电路会给一阶基准电路注入一股电流，使得一阶基准电路摆脱零工作状态。

同时，由于QN6导通，使得MP3所在支路导通，MP5镜像MP3的电流会给误差放大器的节点SS注入一股失调电流，此时电阻RA1的电流大于电阻RA2的电流，这种情况相当于负端电压V1低于正端V2，通过运放的放大，VREF电压会被拉高，从而加快电压基准源的启动时间。其中，引入的失调电压ΔV_BE为：

$\mathrm{\&Delta;}{V}_{\mathrm{BE}}=V_{\mathrm{BEQAP}1}-V_{\mathrm{BEQAP}2}=V_T\ln \left(\frac{I_{\mathrm{CQAP}1}}{I_{\mathrm{CQAP}2}}\right)=V_T\ln \left(\frac{I_{\mathrm{PTAT}1}+K_2{I}_{\mathrm{PTAT}1}}{I_{\mathrm{PTAT}1}}\right)=V_T\ln (1+K_2)---\left(24\right)$

其中K₂为注入通过MP5注入到SS的I_PTAT1电流倍数。输入失调电压通过误差放大器电路进行放大后输出到QN1和QN2的基极，加速电压基准源的启动。

当VREF稳定后，由于QN4管的基极电压不变，而发射极电压上升到VREF，使得QN4关断，启动电路停止工作，MP5关断，不会再有电流注入到误差放大器电路中，误差放大器电路正常工作，启动过程完成。

图6为电压基准源输出电压在电源电压分别为3.0V、4.5V、5.5V时的温度特性曲线，其中横坐标为温度，纵坐标为基准输出电压；图7为电压基准源输出电压启动时间的曲线，其中横坐标为时间，纵坐标为电压基准源的输出电压；图8为电压基准源的电源电压抑制特性，横坐标为频率，纵坐标为PSRR的值，可以看到在该电压基准源在低于10K范围内PSRR为87dB，在10K～100K都大于60dB；图9为电压基准源输出电压随电源电压的变化情况，其中横坐标为电源电压，纵坐标为电压基准源输出电压。

在输入电压3.6～5.5V，温度范围为-40℃～125℃下，用Hspice进行仿真。结果表明，在温度范围为-40℃～125℃该带隙电压基准源达到了1.74ppm/℃的温度系数，低频时电源电压抑制比为87dB，启动时间仅为8us，线性调整率为0.032mV/V。

本实用新型的带隙电压基准源主要有以下两个特点：

1.利用双极型器件的集电极电流和亚阈值区的MOS管漏电流的温度特性对传统的一阶带隙基准进行曲率补偿来减小温度系数，具体为在整个温度范围内，通过在基准输出电压曲线上产生多个零温系数的点来代替单个极值点。

2.误差放大器电路的设计，不仅起到稳定工作点作用，同时可以减小电压基准源的启动时间。

Claims (3)

1.一种带隙电压基准源，包括：偏置电路、启动电路和一阶基准电路，其特征在于，还包括，温度补偿电路和误差放大器电路，其中，所述的偏置电路为所述的带隙电压基准源提供偏置电压，所述的启动电路用于使一阶基准电路正常工作，所述一阶基准电路产生低温度系数的基准电压，所述的温度补偿电路用于对一阶基准电路进行温度补偿，所述误差放大器电路用于稳定一阶基准电路的工作点；

所述一阶基准电路包括第一NPN管、第二NPN管、第一PMOS管、第二PMOS管、第一电阻、第二电阻、第三电阻和第四电阻；

所述的温度补偿电路包括第三NPN管、第一NMOS管、第五电阻、第六电阻和第七电阻；

所述的启动电路包括第四NPN管、第五NPN管、第六NPN管、第三PMOS管、第四PMOS管、第八电阻、第九电阻和第十电阻；

具体连接关系如下：

第一NPN管的基极与第二NPN管的基极、所述启动电路的第四NPN管的发射极相连，同时作为基准输出电压，第一NPN管和第二NPN管的集电极分别与第一电阻和第二电阻的一端相连，同时第一NPN管和第二NPN管的集电极分别与误差放大器电路的负向输入端和正向输入端相连，第一电阻和第二电阻的另一端与第二PMOS管的漏极相连，第二PMOS管的源极与外部电源相连，栅极与所述启动电路的第四PMOS管的栅极相连，第一PMOS管的源极与第二PMOS管的漏极相连，栅极连接于所述启动电路的第八电阻和第九电阻的之间，漏极与地相连，第一NPN管的发射极与第三电阻的一端相连，第三电阻的另一端通过第四电阻接地；

第五电阻、第六电阻和第七电阻顺次相连于一阶基准电路中第一NPN管与第二NPN管的基极与地之间，第三NPN管的集电极与一阶基准电路中第二NPN管集电极相连，第三NPN管的基极与第六电阻和第七电阻有共同连接的那一端相连；第一NMOS管的漏极与第三NPN管QN6的集电极相连，栅极与第五电阻和第六电阻有共同连接的那一端相连，第三NPN管的发射极和第一NMOS管的源极相连，并与一阶基准电路中的第三电阻和第四电阻有共同连接的那一端相连；

第五NPN管的基极与集电极短接，并与第六NPN管的发射极相连，第五NPN管的发射极与地相连，第六NPN管的基极与集电极短接，并分别连接于第四NPN管的基极和第四PMOS管管的漏极，第四PMOS管的栅极与偏置电路的一个输出端相连，同时连接于一阶基准电路的第二PMOS管的栅极，第八电阻、第九电阻和第十电阻顺次连接于第四NPN管的发射极与地之间，第四NPN管的集电极与第三PMOS管的漏极相连，第三PMOS管的栅极与漏极短接，第三PMOS管和第四PMOS管的源极与外部电源相连。

2.根据权利要求1所述的带隙电压基准源，其特征在于，所述的误差放大器电路包括：NPN管QAN1、QAN2、QAN3、QAN4、QAN5和QAN6，PNP管QAP1和QAP2，PMOS管MAP1、MAP2、MAP3、MAP4、MAP5、MAP6、MAP7和MP5，NMOS管MAN1、MAN2、MAN3和MAN4，电阻RAP1、RAP2、RAP3和RAP4，电容C0，其中，MAP1、MAP3、MAP5和MAP7的源极与电源相连，栅极相连；MAP1、MAP3和MAP5的漏极分别与MAP2、MAP4和MAP6的源极相连，MAP2、MAP4和MAP6的栅极相连，MP7的漏极与MAN4的漏极相连，并作为误差放大器电路的输出端，MAN4的源极与地相连，栅极与MAN3的漏极相连，MAN1、MAN2和MAN3的源极接地，栅极相连；QAN1和QAN2的基极为误差放大器电路的输入端，集电极与电源相连，QAN1的发射极与QAP1的基极、MAN1的漏极相连，QAN2的发射极与QAP2的基极、MAN2的漏极相连，QAP1和QAP2的发射极相连，并连接与MAP2的漏极相连，QAP1的集电极与QAN3的发射极、MP4的源极相连，QAP2的集电极与QAN4的发射极相连，QAN3和QAN4的基极、QAN5的发射极相连，QAN3和QAN4的集电极分别与MAP4和MAP6的漏极相连，QAN5的基极与QAN3的发射极相连，集电极与电源相连，电阻RAP1、RAP2、RAP3分别连接与QAN3、QAN4和QAN5的发射极与地之间，QAN6的基极、发射极与QAN4的集电极、MAN3的漏极相连，电阻RA4和电容C0顺次连接于QAN6的基极MP5的源极和MAN4的漏极之间，MP5的漏极与外部电源相连。

3.根据权利要求2所述的带隙电压基准源，其特征在于，所述的误差放大器电路中的PMOS管MP5栅极与所述的启动电路第三PMOS管的栅极相连。

Images