CN107121997B - 一种具有自适应高阶补偿的高精度带隙基准源 - Google Patents

Abstract

本发明属于电源管理技术领域，具体的说是涉及一种具有自适应高阶补偿的高精度带隙基准源。本发明的电路包括启动与高精度偏置电路、自适应高阶补偿电路和带隙基准核心电路，本发明通过电流比较方式在低温时引入负温特性补偿电压，高温时引入正温特性补偿电压；同时，该种自适应补偿电路同时也采用了指数补偿方式，使得该种基准电路具有更高的温度特性以及更宽的温度范围，从而满足所需求高精度温度范围较宽的基准源。

Description

一种具有自适应高阶补偿的高精度带隙基准源

技术领域

本发明属于电源管理技术领域，具体的说是涉及一种具有自适应高阶补偿的高精度带隙基准源。

背景技术

在模拟集成电路中，基准电压源是非常重要的模块。其基本作用是提供一个基本不随温度和供电电压变化的基准电压。随着对基准电压精度要求越来越高，传统一阶补偿带隙基准已经不能满足设计需求。为了得到高精度基准电压，二阶、指数等高阶补偿方法被提出，但是此种补偿方法对于提高基准电压精度有限。

发明内容

本发明的目的，是为了解决现有带隙基准的精度较低，不能满足基准电压精度越来越高的需求，提出了一种具有自适应高阶补偿的高精度带隙基准电路，本发明的自适应高阶补偿方法在全温范围内都引入高阶补偿电压，使得基准电压在很宽温度范围内具有很高精度的基准电压。

本发明的技术方案是：如图1所示，一种具有自适应高阶补偿的高精度带隙基准源，包括启动与高精度偏置电路、自适应高阶补偿电路和带隙基准核心电路；其特征在于，

如图2所示，所述启动与高精度偏置电路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一NMOS管MN1、第二NMOS管MN2、第三NPN三极管Q3、第四NPN三极管Q4、第五NPN三极管Q5、第六NPN三极管Q6、第八电阻R8、第九电阻R9和第一电容C1；

第一PMOS管MP1的源极接电源VCC，其栅极接第一偏置电压V1，其漏极通过第八电阻R8后接地；第一电容C1和第八电阻R8并联；

第二PMOS管MP2的源极接电源VCC，其栅极接第一PMOS管MP1的漏极；

第三PMOS管MP3的源极接电源VCC，其栅极接第一偏置电压V1；

第二PMOS管MP2的漏极与第三PMOS管MP3的漏极连接，第五NPN三极管Q5的集电极和基极接第二PMOS管MP2漏极与第三PMOS管MP3漏极的连接点；第三NPN三极管Q3的集电极和基极接第五NPN三极管Q5的发射极，第三NPN三极管Q3的发射极接地；

第四PMOS管MP4的源极接电源VCC，其栅极接第一偏置电压V1，其漏极与栅极互连；

第六NPN三极管Q6的集电极接第四PMOS管MP4的漏极，第六NPN三极管Q6的基极与第五NPN三极管Q5的基极连接；第四NPN三极管Q4的集电极接第六NPN三极管Q6的发射极，第四NPN三极管Q4的发射极通过第九电阻R9后接地，第四NPN三极管Q4的基极接第五NPN三极管Q5的发射极；

第五PMOS管MP5的源极接电源VCC，其栅极接第一偏置电压V1；第一NMOS管MN1的漏极接第五PMOS管MP5的漏极，第一NMOS管MN1的栅极与漏极互连，其源极接地；

第六PMOS管MP6的源极接电源VCC，其栅极和漏极接第二偏置电压V2，第二NMOS管MN2的漏极接第六PMOS管MP6的漏极，第二NMOS管MN2的源极接地；

如图3所示，所述自适应高阶补偿电路包括第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16、第十七PMOS管MP17、第十八PMOS管MP18、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NPN三极管Q7、第八NPN三极管Q8、第九NPN三极管Q9、第十NPN三极管Q10、第一PNP三极管QPNP1、第十电阻R10、第十一电阻R11和第十二电阻R12；

第七PMOS管MP7的源极接电源VCC，其栅极和漏极互连，第七NPN三极管Q7的基极接第二PMOS管MP2漏极、第三PMOS管MP3漏极与第五NPN三极管Q5基极的连接点，第七NPN三极管Q7的集电极接第七PMOS管MP7的漏极，第七NPN三极管Q7的发射极通过第十电阻R10后接地；

第八PMOS管MP8的源极接电源，其栅极接第七PMOS管MP7的漏极；第九PMOS管MP9的源极接第八PMOS管MP8的漏极，第九PMOS管MP9的栅极接第二偏置电压V2；第三NMOS管MN3的漏极接第九PMOS管MP9的漏极，第三NMOS管MN3的栅极和漏极互连，第三NMOS管MN3的源极接地；

第十PMOS管MP10的源极接电源，其栅极接第一偏置电压V1；第十一PMOS管MP11的源极接第十PMOS管MP10的漏极，第十一PMOS管MP11的栅极接第二偏置电压V2；第四NMOS管MN4的漏极接第十一PMOS管MP11的漏极，第四NMOS管MN4的源极接地；

第十二PMOS管MP12的源极接电源，其栅极与漏极互连；第八NPN三极管Q8的集电极接第十二PMOS管MP12的漏极，第八NPN三极管Q8的基极接第十六PMOS管MP16的漏极；第九NPN三极管Q9的集电极接第十二PMOS管MP12的漏极，第九NPN三极管Q9的基极接第十六PMOS管MP16的漏极；第五NMOS管MN5的漏极接第八NPN三极管Q8的发射极，第五NMOS管MN5的栅极和漏极互连，其源极接地；第八NPN三极管Q8发射极与第五NMOS管MN5漏极的连接点接第十一PMOS管MP11漏极与第四NMOS管MN4漏极的连接点；第六NMOS管MN6的漏极接第九NPN三极管Q9的发射极，第六NMOS管MN6的栅极接第五NMOS管MN5的栅极，第六NMOS管MN6的源极接地；

第十三PMOS管MP13的源极接电源VCC，其栅极接第十二PMOS管MP12的漏极；第十四PMOS管MP14的源极接第十三PMOS管MP13的漏极，第十四PMOS管MP14的漏极为自适应高阶补偿电路的输出端；

第十五PMOS管MP15的源极接电源VCC，其栅极接第一偏置电压V1；第十六PMOS管MP16的源极接第十五PMOS管MP15的漏极，第十六PMOS管MP16的栅极接第二偏置电压V2；第十NPN三极管Q10的集电极和基极互连，其基极通过第十一电阻R11后接第十六PMOS管MP16的漏极；第十一电阻R11与第十六PMOS管MP16漏极的连接点接第八NPN三极管Q8基极与第九NPN三极管Q9基极的连接点；

第十七PMOS管MP17的源极接电源VCC，其栅极接第一偏置电压V1；第十八PMOS管MP18的源极接第十七PMOS管MP17的漏极，第十八PMOS管MP18的栅极接第二偏置电压V2；第一PNP三极管QPNP1的基极接第十八PMOS管MP18的漏极，第一PNP三极管QPNP1的集电极接地；第十八PMOS管MP18漏极与第一PNP三极管QPNP1基极的连接点通过第十二电阻R12后接第十一电阻R11与第十六PMOS管MP16漏极的连接点；

如图1所示，所述的带隙核心电路包括第十九PMOS管MP19、第二十PMOS管MP20、第一电阻R1、第二电阻R2、第三电阻R3、第六电阻R6、第七电阻R7、第一NPN三极管Q1、第二NPN三极管Q2和运算放大器；

第二十PMOS管MP20的源极接电源，其栅极接第一偏置电压V1；第十九PMOS管MP19的源极接第二十PMOS管MP20的漏极，第十九PMOS管MP19的栅极接第二偏置电压V2，第十九PMOS管MP19的漏极接第一PNP三极管QPNP1的发射极；

第一NPN三极管Q1的集电极通过第六电阻R6后接第十九PMOS管MP19的漏极，第一NPN三极管Q1的基极通过第四电阻R4后接运算放大器的输出端，第一NPN三极管Q1的发射极依次通过第二电阻R1、第二电阻R2和第三电阻R3后接地；

第二NPN三极管Q2的集电极通过第七电阻R7后接第十九PMOS管MP19的漏极，第二NPN三极管Q2的基极通过第四电阻R4后接运算放大器的输出端，第二NPN三极管Q2的发射极依次通过第二电阻R2和第三电阻R3后接地；

第二电阻R2和第二电阻R3的连接点接第十四PMOS管MP14的漏极；

运算放大器的同相输入端接第七电阻R7和第二NPN三极管Q2集电极的连接点，运算放大器的反相输入端接第六电阻R6和第一NPN三极管Q1集电极的连接点，运算放大器的输出端依次通过第四电阻R4和第五电阻R5后接地；

运算放大器的输出端为带隙基准源的输出端。

本发明的有益效果是：通过电流比较方式在低温时引入负温特性补偿电压，高温时引入正温特性补偿电压；同时，该种自适应补偿电路同时也采用了指数补偿方式，使得该种基准电路具有更高的温度特性以及更宽的温度范围，从而满足所需求高精度温度范围较宽的基准源。

附图说明

图1本发明提出的具有自适应高阶补偿的带隙基准电路等效结构图；

图2本发明提出的应用于自适应高阶补偿带隙基准的启动以及偏置电流产生电路图；

图3本发明提出的应用于自适应高阶补偿带隙基准的高阶补偿电路图；

图4本发明提出的自适应高阶补偿带隙基准电路的温度特性图。

具体实施方式

下面结合附图，详细描述本发明的技术方案：

本发明提出的具有自适应高阶补偿的高精度带隙基准电路结构图如图1所示，由4部分组成，启动&&高精度偏置电流产生部分、高阶补偿电路、带隙基准核心部分以及基极电流补偿部分。启动电路在电路初始化阶段使得偏置电流产生部分产生偏置电流，电路脱离零状态；电路正常工作阶段，启动支路关断以免影响电路正常工作；高精度偏置电流产生部分一方面为整个基准电路提供偏置电流，另一方面用以产生高阶补偿电流；高阶补偿电路产生高阶补偿电流以提高基准电压的温度特性；带隙基准核心部分用以产生基准电压；基极电流补偿部分更进一步提高基准电压的温度特性，获得高精度基准电压。下面结合具体电路进行详细分析该过程。

高精度偏置电流产生部分、高阶补偿电路以及基极电流补偿部分是本设计的关键所在。如图2启动电路&&高精度偏置电流产生部分，PMOS管MP1和MP2以及电阻R8、电容C1构成了启动电路；PMOS管MP3、MP4、MP5和MP6，NMOS管MN1和MN2，三极管Q3、Q4、Q5和Q6以及电阻R9组成高精度偏置电流产生部分。当VCC上电时，第二PMOS管栅极电位为低，其上产生电流使得第五和第六NPN三极管基极电位抬高，高精度偏置部分产生电流，通过第一PMOS管MP1镜像，MP1上产生电流，则电容C1充电，最终第二PMOS管MP2栅极电位抬高至基准模块供电电压VCC，启动支路退出，高精度偏置电流产生部分正常工作。第三、第四、第五以及第六NPN三极管以及第九电阻R9用来产生具有正温特性精度较高的偏置电流，三极管采用同种类型。第四和第六NPN三极管的发射极面积一致(M＝3)，第三和第五NPN三极管的发射极面积一致(M＝1)，使得第五NPN三极管Q5的发射极电压比第六NPN三极管Q6的发射极电压高VTln3；同样地，使得第四NPN三极管Q4的发射极电压比第三NPN三极管Q3的发射极电压高VTln3；则Q3和Q4的集电极发射极电压相等，电阻上产生电流即单位偏置电流为：

如图3所示为高阶补偿电流产生部分包括PMOS管MP7、MP8、MP9、MP10、MP11、MP12、MP13、MP14、MP15、MP16、MP17和MP18，NMOS管MN3、MN4、MN5和MN6，电阻R10、R11和R12，NPN三极管Q7、Q8、Q9和Q10，PNP三极管QPNP1。第七NPN三极管的基极电位V_start为高精度偏置电流产生部分2VBE，在第十电阻R10上压降为VBE，由此产生具有负温特性的电流，经电流镜镜像，第四NMOS管MN4上电流为负温特性电流ICTAT。第十PMOS管MP10，镜像高精度偏置电流产生的正温特性电流IPTAT(Id)。在负温时，负温电流大于正温电流，第八NPN三极管Q8打开，输出补偿电流与负温电流与正温电流之差成正比；当正温电流大于负温电流时，第八NPN三极管Q8关断，MN5管打开，经电流镜MN5、MN6镜像，输出补偿电流与正温电流与负温电流之差成正比。由此可得补偿电流表达式为：

其中，Tr为负温电流与正温电流相等时的温度值。由MP15、MP17、电阻R11以及Q10共同决定了Q8和Q9基极电位，该电位保证负温时Q8打开，MN5关断，正温时Q8关断，MN5打开，因此Q8和Q9基极电位需满足如下关系式：

VBE+VOV<VQ8、9_B<VBE+VTH

PMOS管MP9、MP11、MP14、MP14、MP16和MP18钳位作用，使得电流镜像更加精准，以提供高精度补偿电流ICOMP。R12、QPNP1共同决定了V3的电位，QPNP1同时作为均流支路，将带隙基准核心电路中多余的偏置电流流入到地。

由以上分析可以的到基准电压表达式为：

V_ref＝V_refBGR+V_hCOMP+V_eCOMP；

其中VrefBGR为传统带隙基准电压、VhCOMP为高阶补偿电压、VeCOMP为由于基极电流补偿而引入的电压。

由高阶补偿电路分析可以得到高阶补偿电压VhCOMP表达式为：

由电阻R4流入Q1和Q2基极电流，由此可得：

为简化分析，令

由此可得VhCOMP为：

求其对温度的导数为：

在T<Tr时，VhCOMP表现为负温特性，且随着温度的升高，负温特性越来越强；在T>Tr时，VhCOMP表现为正温特性，且随着温度的升高，正温特性越来越强。而传统带隙基准电压VrefBGR在负温时由于VBE电压负温特性较弱，基准电压表现为正温，在正温时由于VBE电压负温特性随着温度升高而增强，基准电压表现为负温特性。由于VBE的负温非线性特性，负温特性随着温度的升高增加，而传统带隙基准电压的正温电压的正温性几乎不会随温度变化，因此在负温时需要补偿具有负温特性电压，正温时补偿具有正温特性的补偿电压，以此来得到高精度基准电压。

同时本基准电压中含有基极电流补偿电路，由VeCOMP电压对温度求导可得：

ΔVg与发射极掺杂浓度有关，通常为硅带隙电压的10％左右。由此可得由于基极电流补偿电路，使得基准电压增加具有负温特性的电压VeCOMP，并且负温特性随着温度升高逐渐减小。

图4为具有自适应高阶补偿的高精度带隙基准源的温度特性图。VrefBGR为传统带隙基准电压，正温电压只补偿了VBE电压的一阶负温特性；VhCOMP为高阶补偿电压，在负温时(T<Tr)补偿电压具有负温特性，在高温时(T>Tr)，补偿电压具有正温特性；VeCOMP为指数补偿电压，具有负温特性；Vref为最终的基准电压。由于高阶补偿电压VhCOMP在T<Tr内负温特性会越来越强，而VrefBGR和VeCOMP的负温特性会越来越弱，最终基准电压Vref在T<Tr内引入零温点即TL；在T＝Tr处，高阶补偿电压变为正温电压，基准电压在此处引入零温点即Tr；随着温度升高，一阶带隙基准中正温电压和负温电压温度特性相消，会出现零温点，但由于增加了具有正温特性的高阶补偿电压VhCOMP，零温点会想较高温处移动即TH1；高阶补偿电压VhCOMP的正温特性会随着温度的增加而增加，在高温处仍然会出现零温点TH2。从而相对于传统带隙基准源，实现了自适应高阶补偿以提高基准电压温度特性。

Claims (1)

1.一种具有自适应高阶补偿的高精度带隙基准源，包括启动与高精度偏置电路、自适应高阶补偿电路和带隙基准核心电路；其特征在于，

所述启动与高精度偏置电路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一NMOS管MN1、第二NMOS管MN2、第三NPN三极管Q3、第四NPN三极管Q4、第五NPN三极管Q5、第六NPN三极管Q6、第八电阻R8、第九电阻R9和第一电容C1；

第一PMOS管MP1的源极接电源VCC，其栅极接第一偏置电压V1，其漏极通过第八电阻R8后接地；第一电容C1和第八电阻R8并联；

第二PMOS管MP2的源极接电源VCC，其栅极接第一PMOS管MP1的漏极；

第三PMOS管MP3的源极接电源VCC，其栅极接第一偏置电压V1；

第二PMOS管MP2的漏极与第三PMOS管MP3的漏极连接，第五NPN三极管Q5的集电极和基极接第二PMOS管MP2漏极与第三PMOS管MP3漏极的连接点；第三NPN三极管Q3的集电极和基极接第五NPN三极管Q5的发射极，第三NPN三极管Q3的发射极接地；

第四PMOS管MP4的源极接电源VCC，其栅极接第一偏置电压V1，其漏极与栅极互连；

第六NPN三极管Q6的集电极接第四PMOS管MP4的漏极，第六NPN三极管Q6的基极与第五NPN三极管Q5的基极连接；第四NPN三极管Q4的集电极接第六NPN三极管Q6的发射极，第四NPN三极管Q4的发射极通过第九电阻R9后接地，第四NPN三极管Q4的基极接第五NPN三极管Q5的发射极；

第五PMOS管MP5的源极接电源VCC，其栅极接第一偏置电压V1；第一NMOS管MN1的漏极接第五PMOS管MP5的漏极，第一NMOS管MN1的栅极与漏极互连，其源极接地；

第六PMOS管MP6的源极接电源VCC，其栅极和漏极接第二偏置电压V2，第二NMOS管MN2的漏极接第六PMOS管MP6的漏极，第二NMOS管MN2的源极接地；

所述自适应高阶补偿电路包括第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16、第十七PMOS管MP17、第十八PMOS管MP18、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NPN三极管Q7、第八NPN三极管Q8、第九NPN三极管Q9、第十NPN三极管Q10、第一PNP三极管QPNP1、第十电阻R10、第十一电阻R11和第十二电阻R12；

第七PMOS管MP7的源极接电源VCC，其栅极和漏极互连，第七NPN三极管Q7的基极接第二PMOS管MP2漏极、第三PMOS管MP3漏极与第五NPN三极管Q5基极的连接点，第七NPN三极管Q7的集电极接第七PMOS管MP7的漏极，第七NPN三极管Q7的发射极通过第十电阻R10后接地；

第八PMOS管MP8的源极接电源，其栅极接第七PMOS管MP7的漏极；第九PMOS管MP9的源极接第八PMOS管MP8的漏极，第九PMOS管MP9的栅极接第二偏置电压V2；第三NMOS管MN3的漏极接第九PMOS管MP9的漏极，第三NMOS管MN3的栅极和漏极互连，第三NMOS管MN3的源极接地；

第十PMOS管MP10的源极接电源，其栅极接第一偏置电压V1；第十一PMOS管MP11的源极接第十PMOS管MP10的漏极，第十一PMOS管MP11的栅极接第二偏置电压V2；第四NMOS管MN4的漏极接第十一PMOS管MP11的漏极，第四NMOS管MN4的源极接地，第四NMOS管MN4的栅极接第九PMOS管MP9的漏极；

第十二PMOS管MP12的源极接电源，其栅极与漏极互连；第八NPN三极管Q8的集电极接第十二PMOS管MP12的漏极，第八NPN三极管Q8的基极接第十六PMOS管MP16的漏极；第九NPN三极管Q9的集电极接第十二PMOS管MP12的漏极，第九NPN三极管Q9的基极接第十六PMOS管MP16的漏极；第五NMOS管MN5的漏极接第八NPN三极管Q8的发射极，第五NMOS管MN5的栅极和漏极互连，其源极接地；第八NPN三极管Q8发射极与第五NMOS管MN5漏极的连接点接第十一PMOS管MP11漏极与第四NMOS管MN4漏极的连接点；第六NMOS管MN6的漏极接第九NPN三极管Q9的发射极，第六NMOS管MN6的栅极接第五NMOS管MN5的栅极，第六NMOS管MN6的源极接地；

第十三PMOS管MP13的源极接电源VCC，其栅极接第十二PMOS管MP12的漏极；第十四PMOS管MP14的源极接第十三PMOS管MP13的漏极，第十四PMOS管MP14的漏极为自适应高阶补偿电路的输出端，第十四PMOS管MP14的栅极接第二偏置电压V2；

第十五PMOS管MP15的源极接电源VCC，其栅极接第一偏置电压V1；第十六PMOS管MP16的源极接第十五PMOS管MP15的漏极，第十六PMOS管MP16的栅极接第二偏置电压V2；第十NPN三极管Q10的集电极和基极互连，其基极通过第十一电阻R11后接第十六PMOS管MP16的漏极；第十一电阻R11与第十六PMOS管MP16漏极的连接点接第八NPN三极管Q8基极与第九NPN三极管Q9基极的连接点；

第十七PMOS管MP17的源极接电源VCC，其栅极接第一偏置电压V1；第十八PMOS管MP18的源极接第十七PMOS管MP17的漏极，第十八PMOS管MP18的栅极接第二偏置电压V2；第一PNP三极管QPNP1的基极接第十八PMOS管MP18的漏极，第一PNP三极管QPNP1的集电极接地；第十八PMOS管MP18漏极与第一PNP三极管QPNP1基极的连接点通过第十二电阻R12后接第十一电阻R11与第十六PMOS管MP16漏极的连接点；

所述的带隙基准核心电路包括第十九PMOS管MP19、第二十PMOS管MP20、第一电阻R1、第二电阻R2、第三电阻R3、第六电阻R6、第七电阻R7、第一NPN三极管Q1、第二NPN三极管Q2和运算放大器；

第二十PMOS管MP20的源极接电源，其栅极接第一偏置电压V1；第十九PMOS管MP19的源极接第二十PMOS管MP20的漏极，第十九PMOS管MP19的栅极接第二偏置电压V2,第十九PMOS管MP19的漏极接第一PNP三极管QPNP1的发射极；

第一NPN三极管Q1的集电极通过第六电阻R6后接第十九PMOS管MP19的漏极，第一NPN三极管Q1的基极通过第四电阻R4后接运算放大器的输出端，第一NPN三极管Q1的发射极依次通过第二电阻R1、第二电阻R2和第三电阻R3后接地；

第二NPN三极管Q2的集电极通过第七电阻R7后接第十九PMOS管MP19的漏极，第二NPN三极管Q2的基极通过第四电阻R4后接运算放大器的输出端，第二NPN三极管Q2的发射极依次通过第二电阻R2和第三电阻R3后接地；

第二电阻R2和第二电阻R3的连接点接第十四PMOS管MP14的漏极；

运算放大器的同相输入端接第七电阻R7和第二NPN三极管Q2集电极的连接点，运算放大器的反相输入端接第六电阻R6和第一NPN三极管Q1集电极的连接点，运算放大器的输出端依次通过第四电阻R4和第五电阻R5后接地；

运算放大器的输出端为带隙基准源的输出端。