CN108880527B - 一种兼容多电平输入的接口电路 - Google Patents
一种兼容多电平输入的接口电路 Download PDFInfo
- Publication number
- CN108880527B CN108880527B CN201810937823.5A CN201810937823A CN108880527B CN 108880527 B CN108880527 B CN 108880527B CN 201810937823 A CN201810937823 A CN 201810937823A CN 108880527 B CN108880527 B CN 108880527B
- Authority
- CN
- China
- Prior art keywords
- pmos
- resistor
- transistor
- voltage
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000006641 stabilisation Effects 0.000 claims abstract description 6
- 238000011105 stabilization Methods 0.000 claims abstract description 6
- 239000003990 capacitor Substances 0.000 claims description 14
- 230000001629 suppression Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 10
- 238000004088 simulation Methods 0.000 description 10
- 230000008859 change Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 238000007493 shaping process Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
Abstract
一种兼容多电平输入的接口电路，属于集成电路技术领域。包括基准预稳压模块、基准核心模块、滞回比较模块和阈值控制模块，基准预稳压模块用于将电源电压转换为稳定的低电源电压为基准核心电路供电；基准核心模块用于产生第一基准电压和第二基准电压，滞回比较模块在阈值控制模块的控制下，将第一基准电压或第二基准电压接入滞回比较模块与输入信号做比较。本发明能够作为IPM的接口电路，具有能够兼容多种不同的输入电平、供电电压取值范围宽、在不同的工作电压和温度下抗噪声的能力稳定、面积小以及成本低的特点。
Description
技术领域
本发明属于集成电路技术领域，涉及一种接口电路，具体涉及一种兼容多电平输入的接口电路，能够适用于IPM模块。
背景技术
IPM(Intelligent Power Module，智能功率模块)将驱动电路、IGBT芯片、续流二极管和各种保护电路等封装在同一个模块内，减小了模块体积，大大提高了集成度，同时也更加智能化。相比于单独的IGBT模块，IPM在内部就集成了驱动与保护电路、集逻辑控制、保护检测于一体，功能完善，可靠性也更高。而接口电路负责的是外接输入控制信号的识别，是IPM模块与外界信号交互的入口。接口电路对外部输入控制信号的识别能力直接决定了IPM模块的后续电路的工作状态。所谓对外部输入的识别能力具体包括：对输入噪声的抑制能力和兼容多种输入电平的能力。IPM的输入信号一般是MCU等控制中枢发出的PWM信号，该输入信号在传输过程中如果经过一系列的逻辑单元和信号的传输线，在一些非理想寄生参数的作用下，该输入信号难免会发生失真，产生一些毛刺或者尖峰噪声，如果接口电路无法将这些噪声滤除，信号进入IPM后造成误触发，就会影响整个系统的正常工作。逻辑电平标准的种类很多，接口电路可以兼容的电平类型越多，用户在选择IPM模块前级的主控芯片时灵活性也就更高，系统设计难度也会更低。就目前的IPM模块，其接口电路一般有两种实现方式：一种是用施密特触发器实现接口电路；另一种是用滞回比较器实现接口电路。
采用施密特触发器实现接口电路有两种不同的电路，如果输入逻辑信号的电压与IPM模块的供电电压VCC相等，就只需要单个施密特触发器即可实现接口电路，电路结构非常简单，噪声抑制的能力也还尚可。但是这样的情况毕竟还是少数，对于IPM模块来说其供电电压一般都是一个范围(如10-20V)，而最常用的逻辑信号(COMS电平和TTL电平)一般为5V或者3.3V，这时必须采用如图2所示的施密特接口方案实现，先用一个线性稳压器，即LDO，将电源电压VCC稳定到所需要识别的逻辑电压即低电源电压VDD，输入信号经过施密特触发器整形，再通过电平位移电路将整形后的信号转换成电源电压VCC的电平。这样的实现方式也是很有局限的，电路中原本没有设计LDO的情况下，专门为接口电路加入LDO会浪费很多面积。LDO的设计相对来说较为复杂，而且还需要增加额外的逻辑控制来控制接口的工作逻辑时序，保证LDO模块的稳定输出之后，才能让接口模块开始正常工作，增大了设计成本和面积不说，还无形之中丢掉了施密特触发器响应更快的优点。即使电路原本设计有LDO，也不一定与输入信号的电压匹配，所以总的来说，施密特触发器实现接口电路的局限性很大。
图6为施密特接口方案在不同电源电压下的阈值仿真结果。如图所示，施密特触发器在不同电源电压下阈值VH和VL的变化很大，VCC从10V到20V阈值几乎变化了一倍，可见施密特触发器在不同电源电压下的噪声抑制能力是有很大差异的，而且在使用LDO的情况下，施密特触发器没法在VCC变化的情况下保证对同种电平的兼容能力。
图3为传统滞回比较器的原理图。滞回比较器是在一般比较器的基础上，引入了额外的正反馈网络，从而使得滞回比较器相较于一般的比较器而言有两个门限阈值电压。如图所示，REF为参考阈值，参考阈值电压为VREF，IN为接口输入，OUT为接口输出，输出电压为VOUT。当OUT为低电平0时，其比较阈值电压(即A点电压)为：
当OUT输出为高电平时，其比较阈值电压(即A点电压)为：
传统滞回比较器用电阻从基准引入参考电压的同时也会对基准有一个分流作用，如果分流过大就会影响基准本身的稳定性，为了避免这种情况，两个分压电阻RF1和RF2的阻值必须取得很大。而基准在设计的时候出于功耗的考虑，基准输出端的电阻也会取得比较大，这就导致为了稳定性RF1和RF2的阻值必须取得更加的大。我们知道，在集成电路中电阻所占的面积要比MOS管大得多，设计中使用这么多大阻值的电阻会使成本急剧上升。
总体来说，这两种方案都可以实现接口电路的功能，但两种方案各有优缺点。施密特触发器实现的接口电路的优势在于，电路结构简单，传输延迟比较小，但是施密特触发器的输入电平兼容能力不如滞回比较器的方案；滞回比较器实现的接口电路，可以兼容多种输入电平，在噪声抑制能力方面较之施密特方案有着更大的优势，但是性能的优越随之而来的就是电路的面积更大，成本要比施密特方案更高。
发明内容
针对上述传统施密特触发器实现的接口电路电平兼容能力不够，传统滞回比较器实现的接口电路占用面积大和成本高的不足之处，本发明提出了一种兼容多电平输入的接口电路，可以兼容多种输入电平，具有抗噪声能力稳定、面积小和制造成本低的特点。
本发明的技术方案为：
一种兼容多电平输入的接口电路，包括基准预稳压模块、基准核心模块、滞回比较模块和阈值控制模块，
所述基准预稳压模块用于将电源电压VCC转换为稳定的低电源电压VDD，所述低电源电压VDD为所述基准核心模块供电；
所述基准核心模块用于产生第一基准电压REF_1和第二基准电压REF_2，其中所述第一基准电压REF_1的电压值大于所述第二基准电压REF_2的电压值；
所述滞回比较模块包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9和第十PMOS管MP10，
第一NMOS管MN1和第二NMOS管MN2的漏极分别连接所述第一基准电压REF_1和所述第二基准电压REF_2，其源极互连并连接第八PMOS管MP8的栅极；
第七PMOS管MP7的栅极连接第十PMOS管MP10的栅极并连接偏置信号，其源极连接第十PMOS管MP10的源极并连接电源电压VCC，其漏极连接第八PMOS管MP8和第九PMOS管MP9的源极；
第九PMOS管MP9的栅极作为所述接口电路的输入端，其漏极连接第三NMOS管MN3的栅极以及第四NMOS管MN4的栅极和漏极；
第五NMOS管MN5的栅极连接第三NMOS管MN3和第八PMOS管MP8的漏极，其漏极连接第十PMOS管MP10的漏极并作为所述滞回比较模块的输出端，其源极连接第三NMOS管MN3和第四NMOS管MN4的源极并接地GND；
所述阈值控制模块包括第一反相器和第二反相器，第一反相器的输入端连接所述滞回比较模块的输出端，其输出端连接第二反相器的输入端和第二NMOS管MN2的栅极；第二反相器的输出端作为所述接口电路的输出端并连接第一NMOS管MN1的栅极。
具体的，基准预稳压模块包括第一电阻R1、第一电容C1、第一齐纳管Z1、第一NPN三极管Q1、第一PMOS管MP1和第二PMOS管MP2，
第二PMOS管MP2的栅极连接第一PMOS管MP1的栅极和漏极并通过第一电阻R1后接地GND，其源极连接第一PMOS管MP1的源极和第一NPN三极管Q1的集电极并连接电源电压VCC，其漏极连接第一NPN三极管Q1的基极并通过第一齐纳管Z1后接地GND；
第一NPN三极管Q1的发射极输出所述低电源电压VDD并通过第一电容C1后接地GND。
具体的，第二PMOS管MP2的栅极输出所述偏置信号。
具体的，所述基准核心模块包括第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第二NPN三极管Q2、第三NPN三极管Q3、第四NPN三极管Q4、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6和第二电容C2，
第三PMOS管MP3的栅极连接第四PMOS管MP4的栅极和漏极以及第三NPN三极管Q3的集电极，其源极连接第四PMOS管MP4、第五PMOS管MP5和第六PMOS管MP6的源极以及第四NPN三极管Q4的集电极并连接所述低电源电压VDD，其漏极连接第六PMOS管MP6的漏极、第二NPN三极管Q2的集电极和第四NPN三极管Q4的基极；
第六PMOS管MP6的栅极连接第五PMOS管MP5的栅极和漏极并通过第二电容C2后接地GND；
第二电阻R2接在第二NPN三极管Q2和第三NPN三极管Q3的发射极之间；
第三电阻R3接在第二NPN三极管Q2的发射极和地GND之间；
第四电阻R4的一端连接第四NPN三极管Q4的发射极并输出所述第一基准电压REF_1，其另一端连接第二NPN三极管Q2和第三NPN三极管Q3的基极并通过第五电阻R5和第六电阻R6的串联结构后接地GND；
第五电阻R5和第六电阻R6的串联点输出所述第二基准电压REF_2。
本发明的有益效果为：本发明提出的接口电路，能够作为IPM的接口电路，具有能够兼容多种不同的输入电平、供电电压取值范围宽、在不同的工作电压和温度下抗噪声的能力稳定、面积小和成本低的特点。
附图说明
图1为本发明提出的一种兼容多电平输入的接口电路的系统框图。
图2为传统施密特接口方案的系统框图。
图3为传统滞回比较器接口方案的原理图。
图4为本发明提出的一种兼容多电平输入的接口电路在实施例中的一种实现电路示意图。
图5为本发明提出的一种兼容多电平输入的接口电路中滞回比较模块的参考电压随阈值控制模块信号变化的仿真结果示意图。
图6为传统施密特接口方案在不同电源电压下的阈值仿真结果示意图。
图7为本发明在不同电源电压下的阈值仿真结果示意图。
图8为本发明对输入信号噪声抑制作用的仿真结果示意图。
具体实施方式
下面结合附图和具体实施例对本发明进行详细的描述。
图1为本发明提出的一种兼容多电平输入的接口电路的系统框图，包括基准预稳压模块、基准核心模块、滞回比较模块和阈值控制模块，其中基准预稳压模块用于将电源电压VCC转换为稳定的低电源电压VDD，然后再在低电源电压VDD的电源轨上集成基准核心模块；如图4所示给出了基准预稳压模块的一种电路实现形式，包括第一电阻R1、第一电容C1、第一齐纳管Z1、第一NPN三极管Q1、第一PMOS管MP1和第二PMOS管MP2，第二PMOS管MP2的栅极连接第一PMOS管MP1的栅极和漏极并通过第一电阻R1后接地GND，其源极连接第一PMOS管MP1的源极和第一NPN三极管Q1的集电极并连接电源电压VCC，其漏极连接第一NPN三极管Q1的基极并通过第一齐纳管Z1后接地GND；第一NPN三极管Q1的发射极输出低电源电压VDD并通过第一电容C1后接地GND。
基准预稳压模块的作用在于将电源电压VCC稳定在一个相对较低的值，即产生稳定的低电源电压VDD本实施例中是5V，再在低电源电压VDD的电源轨上集成基准核心电路，从而使基准核心电路产生的基准在更宽电源电压VCC范围内都是稳定的，而且采用更低的电压集成基准也可以节省功耗。第一PMOS管MP1和第一电阻R1构成一个电流偏置，通过第二PMOS管MP2镜像后给第一齐纳管Z1提供稳压电流，并承受多余的电源电压。第一齐纳管Z1击穿时，第一NPN三极管Q1的基极电压被稳定在Vz，使第一NPN三极管Q1处于放大状态，提供电流为第一电容C1充电，因为电容两端的电压不会突变，使得第一NPN三极管Q1发射极电位稳定在Vz-Vbe，其中Vz为第一齐纳管Z1的稳压值，Vbe为第一NPN三极管Q1的射集结电压。
一些实施例中基准预稳压模块可以替换成LDO或者其它具有稳压功能的电路，但是比起LDO本实施例中的基准预稳压模块结构简单，且不需要额外的逻辑控制电路，低电源电压VDD几乎可以实时跟踪电源电压VCC电平而工作，速度比起LDO快得多，不过这也使得这个电路的电源稳定性不如LDO，但是基准电路本身可以工作在一定的电源范围内，从图5的仿真结果就可以看出，低电源电压VDD的微小变化不会影响产生的基准信号的稳定性。
基准核心模块用于产生第一基准电压REF_1和第二基准电压REF_2，且第一基准电压REF_1的电压值大于第二基准电压REF_2的电压值；如图4所示给出了基准核心模块的一种电路实现形式，包括第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第二NPN三极管Q2、第三NPN三极管Q3、第四NPN三极管Q4、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6和第二电容C2，第三PMOS管MP3的栅极连接第四PMOS管MP4的栅极和漏极以及第三NPN三极管Q3的集电极，其源极连接第四PMOS管MP4、第五PMOS管MP5和第六PMOS管MP6的源极以及第四NPN三极管Q4的集电极并连接低电源电压VDD，其漏极连接第六PMOS管MP6的漏极、第二NPN三极管Q2的集电极和第四NPN三极管Q4的基极；第六PMOS管MP6的栅极连接第五PMOS管MP5的栅极和漏极并通过第二电容C2后接地GND；第二电阻R2接在第二NPN三极管Q2和第三NPN三极管Q3的发射极之间；第三电阻R3接在第二NPN三极管Q2的发射极和地GND之间；第四电阻R4的一端连接第四NPN三极管Q4的发射极并输出第一基准电压REF_1，其另一端连接第二NPN三极管Q2和第三NPN三极管Q3的基极并通过第五电阻R5和第六电阻R6的串联结构后接地GND；第五电阻R5和第六电阻R6的串联点输出第二基准电压REF_2。通过合理设定基准核心模块中的分压网络，可以得到合适的第一基准电压REF_1和第二基准电压REF_2。
基准核心模块的作用在于为滞回比较模块产生稳定且不随电源、温度和工艺角的变化而变化的参考电压，从而保证接口电路在各种工作条件下的噪声抑制能力相当。本实施例中的基准核心电路是一个高电压的带隙基准电路，其基本原理是通过对带隙电压的倍乘来实现1.2V的带隙电压以上的基准电压。忽略三极管基极电流的情况下有：
IQ2＝IQ3
VBE2+IQ2R2＝VBE3
VBE2＝VTln(IQ2/IS2)
VBE3＝VTln(IQ3/IS3)
VREF＝VBE3+(IQ2+IQ3)R3
联立以上各式可得：
其中，N＝IS2/IS3为第二NPN三极管Q2和第三NPN三极管Q3的发射极面积之比，IQ2和IQ3是第二NPN三极管Q2和第三NPN三极管Q3的集电极电流，VBE2和VBE3是第二NPN三极管Q2和第三NPN三极管Q3的射集结电压，VO是基准的输出电压，即第一基准电压REF_1的电压值，VT是温度电压当量。根据带隙基准的原理，通过恰当选择N和R3/R2的值，就可以得到零温度系数的输出带隙电压。另外，调节R4和R5+R6的比值，可以得到期望的基准电压，且不会改变已调整好的零温度系数特性。
第一基准电压REF_1和第二基准电压REF_2分别通过两个源极相连接的对称NMOS，即第一NMOS管MN1和第二NMOS管MN2接入滞回比较模块，第一NMOS管MN1和第二NMOS管MN2的源极与滞回比较模块的负向输入端相连，滞回比较模块的正向输入端连接外部输入信号，通过阈值控制模块判断是将第一基准电压REF_1或第二基准电压REF_2输入滞回比较模块的负向输入端与外部输入信号进行比较。
如图4所示，滞回比较模块包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9和第十PMOS管MP10，第一NMOS管MN1和第二NMOS管MN2的漏极分别连接第一基准电压REF_1和第二基准电压REF_2，其源极互连并连接第八PMOS管MP8的栅极，第八PMOS管MP8的栅极即滞回比较模块的负向输入端；第七PMOS管MP7的栅极连接第十PMOS管MP10的栅极并连接偏置信号，其源极连接第十PMOS管MP10的源极并连接电源电压VCC，其漏极连接第八PMOS管MP8和第九PMOS管MP9的源极；第九PMOS管MP9的栅极作为接口电路的输入端，其漏极连接第三NMOS管MN3的栅极以及第四NMOS管MN4的栅极和漏极，第九PMOS管MP9的栅极即为滞回比较模块的正向输入端；第五NMOS管MN5的栅极连接第三NMOS管MN3和第八PMOS管MP8的漏极，其漏极连接第十PMOS管MP10的漏极并作为滞回比较模块的输出端，其源极连接第三NMOS管MN3和第四NMOS管MN4的源极并接地GND。
滞回比较模块的作用在于，通过合理选取第一基准电压REF_1和第二基准电压REF_2的值，实现对输入信号的整形功能。第一NMOS管MN1和第二NMOS管MN2的漏极分别接第一基准电压REF_1和第二基准电压REF_2，且第一基准电压REF_1的值大于第二基准电压REF_2，两个基准电压的差值越大，接口的噪声抑制能力也就越强。通过合理的设置第一基准电压REF_1和第二基准电压REF_2的值，就可以在保证很好的噪声抑制能力的同时，兼容多种不同的输入逻辑电平。
阈值控制模块包括第一反相器和第二反相器，第一反相器的输入端连接滞回比较模块的输出端，其输出端连接第二反相器的输入端和第二NMOS管MN2的栅极；第二反相器的输出端作为接口电路的输出端并连接第一NMOS管MN1的栅极。如图4所示将一个NMOS管和一个PMOS管作为一个反相器，滞回比较模块的输出信号经过两个反相器产生两个互为反相的控制信号分别连接滞回比较模块中的第一NMOS管MN1和第二NMOS管MN2的栅极，反馈控制第一NMOS管MN1和第二NMOS管MN2中只有一个导通，选择第一基准电压REF_1或第二基准电压REF_2与外部输入信号比较，从而实现滞回比较器两个阈值的切换，比较器阈值VH的控制信号为高时第一NMOS管MN1开启，此时比较器的阈值为VH＝VREF1-VDS1，其中VDS1是第一NMOS管MN1的漏源电压；比较器阈值VL控制信号为高时第二NMOS管MN2开启，此时比较器的阈值为VL＝VREF2-VDS2，VDS2是第二NMOS管MN2的漏源电压；两个信号相位相反，第一NMOS管MN1和第二NMOS管MN2交替开启和关断就实现了比较器阈值的切换。除此之外，将滞回比较模块输出信号通过两个反相器后作为接口电路的输出信号，还起到了为最后的输出信号整形的作用。
图5为本发明中滞回比较模块参考电压随阈值控制模块信号变化的仿真结果，如图所示，阈值控制模块产生的两个控制信号相位相反，比较器阈值VH的控制信号为第二反相器的输出信号用于控制第一NMOS管MN1，比较器阈值VL的控制信号为第一反相器的输出信号用于控制第二NMOS管MN2，当比较器阈值VH的控制信号为高时，比较器阈值VL的控制信号为低，打开第一NMOS管MN1，关闭第二NMOS管MN2，将第一基准电压REF_1作为参考电压连接滞回比较模块负向输入端即第八PMOS管MP8的栅极，当比较器阈值VL的控制信号为高时，比较器阈值VH的控制信号为低，打开第二NMOS管MN2，关闭第一NMOS管MN1，将第二基准电压REF_2作为参考电压连接滞回比较模块负向输入端，本实施例中第一基准电压REF_1为3.096V，第二基准电压REF_2为775.4mV。
图7为本发明在不同电源电压下的阈值仿真结果。如图所示，仿真结果显示本发明在电源电压VCC从10-20V的范围内，阈值VH和VL都没有变化，可见本发明的电平兼容能力和抗噪声能力不随电源电压的变化而变化。
图8为本发明对输入信号噪声抑制作用的仿真结果。如图所示，本发明可以很好地消除输入信号的尖峰和毛刺，得到平整的输出信号。
综上所述，本发明提出的一种兼容多电平输入的接口电路，能够作为IPM的接口电路，先采用一个基准预稳压模块将电源电压VCC稳定到齐纳管的稳压值Vz减去三极管的射集结电压Vbe的电压值，然后再在Vz-Vbe的电源轨上集成基准核心模块；通过合理设定基准核心模块的分压网络，可以得到两个不随电源电压、温度和工艺角变化的基准电压，即第一基准电压REF_1和第二基准电压REF_2，第一基准电压REF_1和第二基准电压REF_2分别通过两个源极相连接的对称NMOS(MN1和MN2)的漏极与滞回比较模块的负向输入端相连接，滞回比较模块的输出与两级反相器相连，既起到为最后输出整形的作用，又可以产生如图5所示的的两个相位相反的信号分别控制第一NMOS管MN1和第二NMOS管MN2的开启和关闭，从而实现滞回功能。
本发明相对于传统的施密特触发器实现的IPM接口电路能兼容多种不同的输入电平，同时本发明能够适用的电源电压VCC的取值(如10-48V)也较传统施密特方案的取值更宽，在不同的工作电压和温度下抗噪声的能力也比传统施密特方案更加稳定。其次，相较传统的滞回比较器和施密特触发器加LDO实现的IPM接口电路，本发明提出了一种新颖的滞回比较模块并结合阈值控制模块切换滞回比较模块的参考电压，在具备多电平兼容能力和优秀的抗噪声能力的同时，还大大减小了电路的面积，使得电路实现成本降低。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。
Claims (3)
1.一种兼容多电平输入的接口电路，适用于IPM模块，其特征在于，所述接口电路包括基准预稳压模块、基准核心模块、滞回比较模块和阈值控制模块，
所述基准预稳压模块用于将电源电压(VCC)转换为稳定的低电源电压(VDD)，所述低电源电压(VDD)为所述基准核心模块供电；
所述基准核心模块用于产生第一基准电压(REF_1)和第二基准电压(REF_2)，其中所述第一基准电压(REF_1)的电压值大于所述第二基准电压(REF_2)的电压值；
所述基准核心模块包括第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MP6)、第二NPN三极管(Q2)、第三NPN三极管(Q3)、第四NPN三极管(Q4)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6)和第二电容(C2)，
第三PMOS管(MP3)的栅极连接第四PMOS管(MP4)的栅极和漏极以及第三NPN三极管(Q3)的集电极，其源极连接第四PMOS管(MP4)、第五PMOS管(MP5)和第六PMOS管(MP6)的源极以及第四NPN三极管(Q4)的集电极并连接所述低电源电压(VDD)，其漏极连接第六PMOS管(MP6)的漏极、第二NPN三极管(Q2)的集电极和第四NPN三极管(Q4)的基极；
第六PMOS管(MP6)的栅极连接第五PMOS管(MP5)的栅极和漏极并通过第二电容(C2)后接地(GND)；
第二电阻(R2)接在第二NPN三极管(Q2)和第三NPN三极管(Q3)的发射极之间；
第三电阻(R3)接在第二NPN三极管(Q2)的发射极和地(GND)之间；
第四电阻(R4)的一端连接第四NPN三极管(Q4)的发射极并输出所述第一基准电压(REF_1)，其另一端连接第二NPN三极管(Q2)和第三NPN三极管(Q3)的基极并通过第五电阻(R5)和第六电阻(R6)的串联结构后接地(GND)；
第五电阻(R5)和第六电阻(R6)的串联点输出所述第二基准电压(REF_2)；
所述第一基准电压(REF_1)和第二基准电压(REF_2)均为零温度系数，调节第四电阻(R4)的电阻值与第五电阻(R5)和第六电阻(R6)电阻值之和的比值能够调节所述第一基准电压(REF_1)和第二基准电压(REF_2)的差值，通过增大所述第一基准电压(REF_1)和第二基准电压(REF_2)的差值能够增强所述接口电路的接口噪声抑制能力；
所述滞回比较模块包括第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第七PMOS管(MP7)、第八PMOS管(MP8)、第九PMOS管(MP9)和第十PMOS管(MP10)，
第一NMOS管(MN1)和第二NMOS管(MN2)的漏极分别连接所述第一基准电压(REF_1)和所述第二基准电压(REF_2)，其源极互连并连接第八PMOS管(MP8)的栅极；
第七PMOS管(MP7)的栅极连接第十PMOS管(MP10)的栅极并连接偏置信号，其源极连接第十PMOS管(MP10)的源极并连接电源电压(VCC)，其漏极连接第八PMOS管(MP8)和第九PMOS管(MP9)的源极；
第九PMOS管(MP9)的栅极作为所述接口电路的输入端，其漏极连接第三NMOS管(MN3)的栅极以及第四NMOS管(MN4)的栅极和漏极；
第五NMOS管(MN5)的栅极连接第三NMOS管(MN3)和第八PMOS管(MP8)的漏极，其漏极连接第十PMOS管(MP10)的漏极并作为所述滞回比较模块的输出端，其源极连接第三NMOS管(MN3)和第四NMOS管(MN4)的源极并接地(GND)；
所述阈值控制模块包括第一反相器和第二反相器，第一反相器的输入端连接所述滞回比较模块的输出端，其输出端连接第二反相器的输入端和第二NMOS管(MN2)的栅极；第二反相器的输出端作为所述接口电路的输出端并连接第一NMOS管(MN1)的栅极。
2.根据权利要求1所述的兼容多电平输入的接口电路，其特征在于，基准预稳压模块包括第一电阻(R1)、第一电容(C1)、第一齐纳管(Z1)、第一NPN三极管(Q1)、第一PMOS管(MP1)和第二PMOS管(MP2)，
第二PMOS管(MP2)的栅极连接第一PMOS管(MP1)的栅极和漏极并通过第一电阻(R1)后接地(GND)，其源极连接第一PMOS管(MP1)的源极和第一NPN三极管(Q1)的集电极并连接电源电压(VCC)，其漏极连接第一NPN三极管(Q1)的基极并通过第一齐纳管(Z1)后接地(GND)；
第一NPN三极管(Q1)的发射极输出所述低电源电压(VDD)并通过第一电容(C1)后接地(GND)。
3.根据权利要求2所述的兼容多电平输入的接口电路，其特征在于，第二PMOS管(MP2)的栅极输出所述偏置信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810937823.5A CN108880527B (zh) | 2018-08-17 | 2018-08-17 | 一种兼容多电平输入的接口电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810937823.5A CN108880527B (zh) | 2018-08-17 | 2018-08-17 | 一种兼容多电平输入的接口电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108880527A CN108880527A (zh) | 2018-11-23 |
| CN108880527B true CN108880527B (zh) | 2020-06-26 |
Family
ID=64318312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810937823.5A Expired - Fee Related CN108880527B (zh) | 2018-08-17 | 2018-08-17 | 一种兼容多电平输入的接口电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108880527B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113659977A (zh) * | 2021-09-23 | 2021-11-16 | 合肥埃科光电科技有限公司 | 一种通用输入接口电路 |
| CN114552952B (zh) * | 2022-04-22 | 2022-08-30 | 深圳市泰德半导体有限公司 | 用于开关电源的导通时间产生电路及开关电源 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101237182A (zh) * | 2008-02-19 | 2008-08-06 | 北京中星微电子有限公司 | 一种形成用于欠压锁定电路的基准电压的方法以及该电路 |
| CN102208799A (zh) * | 2011-06-02 | 2011-10-05 | 广东美的电器股份有限公司 | 用于智能功率模块的过热保护电路及其控制方法 |
| CN105846397A (zh) * | 2016-03-25 | 2016-08-10 | 厦门新页微电子技术有限公司 | 一种高精度过温保护电路 |
| WO2017081890A1 (ja) * | 2015-11-10 | 2017-05-18 | ソニー株式会社 | 電圧変換回路、および、電子装置 |
| CN107121997A (zh) * | 2017-05-08 | 2017-09-01 | 电子科技大学 | 一种具有自适应高阶补偿的高精度带隙基准源 |
| CN108155892A (zh) * | 2017-12-26 | 2018-06-12 | 电子科技大学 | 一种消除不确定状态的rs触发结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106292813B (zh) * | 2015-05-14 | 2018-11-16 | 快捷半导体(苏州)有限公司 | 迟滞比较器、集成电路及电压比较方法 |
| CN104967096B (zh) * | 2015-07-29 | 2017-10-13 | 电子科技大学 | 用于高边功率开关的过温保护电路 |
-
2018
- 2018-08-17 CN CN201810937823.5A patent/CN108880527B/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101237182A (zh) * | 2008-02-19 | 2008-08-06 | 北京中星微电子有限公司 | 一种形成用于欠压锁定电路的基准电压的方法以及该电路 |
| CN102208799A (zh) * | 2011-06-02 | 2011-10-05 | 广东美的电器股份有限公司 | 用于智能功率模块的过热保护电路及其控制方法 |
| WO2017081890A1 (ja) * | 2015-11-10 | 2017-05-18 | ソニー株式会社 | 電圧変換回路、および、電子装置 |
| CN105846397A (zh) * | 2016-03-25 | 2016-08-10 | 厦门新页微电子技术有限公司 | 一种高精度过温保护电路 |
| CN107121997A (zh) * | 2017-05-08 | 2017-09-01 | 电子科技大学 | 一种具有自适应高阶补偿的高精度带隙基准源 |
| CN108155892A (zh) * | 2017-12-26 | 2018-06-12 | 电子科技大学 | 一种消除不确定状态的rs触发结构 |
Non-Patent Citations (1)
| Title |
|---|
| 一种高精度过温保护电路的设计;黄军军等;《电子与封装》;20150630;第15卷(第6期);第19-22页，图2 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108880527A (zh) | 2018-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107707103B (zh) | 一种适用于buck变换器的分段斜坡补偿电路 | |
| CN109088532B (zh) | 一种带有源钳位的电流型分段栅极驱动电路 | |
| US10591947B2 (en) | Power supply voltage monitoring circuit | |
| KR100703098B1 (ko) | 전압 검출 회로 | |
| WO2001046768A1 (en) | Voltage regulator provided with a current limiter | |
| US10707863B2 (en) | Power-on reset circuit | |
| US10340912B2 (en) | Power on reset circuit | |
| WO2022057026A1 (zh) | 一种内部电源产生电路 | |
| CN112803363A (zh) | 过温保护电路 | |
| CN108880527B (zh) | 一种兼容多电平输入的接口电路 | |
| CN111478581A (zh) | 一种具有宽输入电压范围的上功率管导通时间计时电路 | |
| US7786713B2 (en) | Series regulator circuit with high current mode activating parallel charging path | |
| CN112953519B (zh) | 一种自适应的动态延时电路 | |
| CN110888487B (zh) | 一种低压差线性稳压器及电子设备 | |
| WO2022110734A1 (zh) | 电压生成模组和电源管理芯片 | |
| US5963067A (en) | Reverse current throttling of a MOS transistor | |
| US8692589B2 (en) | Semiconductor element driving circuit and semiconductor device | |
| JP3834673B2 (ja) | 電源レギュレータ回路 | |
| CN216216815U (zh) | 一种延时电路 | |
| US20210203320A1 (en) | Input circuit | |
| CN213637494U (zh) | 电压生成模组和电源管理芯片 | |
| CN117277783B (zh) | 一种应用于ac-dc电源驱动芯片启动电路的ldo电路 | |
| CN218525041U (zh) | 过温检测电路、线性稳压器、芯片以及电子设备 | |
| US20240272665A1 (en) | Low-dropout regulator and operation method | |
| TW201837638A (zh) | 電壓調節電路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200626 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |