CN206757446U - 用于信号放大器的二阶补偿带隙基准电路 - Google Patents

Abstract

本实用新型公开了用于信号放大器的二阶补偿带隙基准电路，包括PMOS电流镜、VBG生成模块、正温度系数电压差生成模块、以及具有NPN三极管输入对的放大器，其中，正温度系数电压差生成模块包括两条NPN三极管串联支路，VBG生成模块和两条NPN三极管串联支路均与PMOS电流镜连接，放大器的两个输入端一一对应的连接于两条NPN三极管串联支路与PMOS电流镜之间的线路上，放大器设有为其内NPN三极管发射极镜像供电的NMOS电流镜，放大器的两个输入端为放大器中NPN三极管基极构成。本实用新型应用时能提供准确的电压和电流，并能实现全温度范围恒定的增益。

Description

用于信号放大器的二阶补偿带隙基准电路

技术领域

本实用新型涉及带隙基准电路，具体是用于信号放大器的二阶补偿带隙基准电路。

背景技术

信号放大器广泛应用于通讯、广播、雷达、电视、自动控制等领域，其是信号处理中的关键部件，作用是将信号放大，以供后端使用。高精度的信号放大器，需要精确的把微弱的信号线性放大，因此需要提供准确的电压和电流。为了减小闭环中放大器随机失调引入的误差，放大器的输入对通常使用NPN三极管，NPN三极管相比于MOS管输入对有更小的失调，低温下NPN三极管的电流增益下降，使低温下VBG通路流过的电流在低温下有所提高，产生二阶补偿效应，得到-40度到150度更准确的电压值。然而，信号放大器的输入对使用NPN三极管后，受到低温下NPN三极管电流增益下降的影响，会导致信号放大器不能实现全温度范围恒定的增益，这一定程度上影响了输入对使用NPN三极管的信号放大器的推广应用。

实用新型内容

本实用新型的目的在于解决输入对使用NPN三极管的信号放大器不能实现全温度范围恒定增益的问题，提供了一种用于信号放大器的二阶补偿带隙基准电路，其应用时能提供准确的电压和电流，并能实现全温度范围恒定的增益。

本实用新型的目的主要通过以下技术方案实现：用于信号放大器的二阶补偿带隙基准电路，包括PMOS电流镜、VBG生成模块、正温度系数电压差生成模块、以及具有NPN三极管输入对的放大器，所述正温度系数电压差生成模块包括两条NPN三极管串联支路，所述VBG生成模块和两条NPN三极管串联支路均与PMOS电流镜连接，所述放大器的两个输入端一一对应的连接于两条NPN三极管串联支路与PMOS电流镜之间的线路上，放大器设有为其内NPN三极管发射极镜像供电的NMOS电流镜，放大器的两个输入端为放大器中NPN 三极管基极构成；

正温度系数电压差生成模块，用于输出PTAT电流；

PMOS电流镜，用于将PTAT电流与放大器两输入端的电流叠加的电流提供给NMOS电流镜和VBG生成模块；

NMOS电流镜，用于接收PMOS电流镜提供的电流，并为放大器中NPN三极管发射极镜像供电；

VBG生成模块，用于接收PMOS电流镜提供的电流，用于生成与温度无关的电压。本实用新型所述的PTAT电流(proportional to absolute temperature)为与绝对温度成正比的电流。本实用新型在低温下，放大器中NPN三极管的电流增益变小，因此输入对的抽取的基极电流变大，流入PMOS电流镜的电流为标准PTAT电流与三极管输入对的基极电流相加，相加后的电流在低温下比标准的PTAT电流大，此电流被PMOS电流镜镜像到VBG生成模块，VBG 被调整成一个与温度无关的电压。本实用新型对放大器的输入对供电时具体对NPN管的发射极端供电，基极端会流入一点电流，这导致的结果是集电极端的电流就会略小一点，因此本实用新型对此进行补偿，目的是让集电极端的电流是标准的PTAT电流。

进一步的，所述PMOS电流镜包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管及第六PMOS管，所述第一PMOS管、第二PMOS管、第三PMOS 管、第四PMOS管、第五PMOS管及第六PMOS管六者的栅极均与放大器的输出端连接，六者的源极均连接电源，所述正温度系数电压差生成模块的两条NPN三极管串联支路分别与第一PMOS管漏极、第二PMOS管漏极连接，第三PMOS管的漏极与放大器中的NMOS电流镜连接，第四PMOS管的漏极悬空，第五PMOS管的漏极与VBG生成模块连接，第六PMOS 管的漏极用于输出PTAT电流与放大器两输入端的电流叠加的电流。

进一步的，所述正温度系数电压差生成模块的两条NPN三极管串联支路分别为第一NPN 三极管串联支路和第二NPN三极管串联支路，所述第一NPN三极管串联支路包括第一NPN 三极管和第二NPN三极管，所述第一NPN三极管和第二NPN三极管两者的基极均与集电极连接，第一NPN三极管发射极与第二NPN三极管的集电极连接，第二NPN三极管的发射极接地，所述第一NPN三极管集电极与PMOS电流镜，所述放大器的反相输入端连接在PMOS 电流镜与第一NPN三极管集电极之间的线路上；

所述第二NPN三极管串联支路包括第三NPN三极管、第四NPN三极管及第一电阻，所述第三NPN三极管和第四NPN三极管两者的基极均与集电极连接，第三NPN三极管发射极与第四NPN三极管的集电极连接，第四NPN三极管的发射极接地，所述第一电阻一端与第三NPN三极管集电极连接，第一电阻另一端与PMOS电流镜连接，所述放大器的同相输入端连接在PMOS电流镜与第一电阻之间的线路上。本实用新型中第一NPN三极管、第二NPN 三极管、第三NPN三极管及第四NPN三极管四者的基极均与集电极短接，只需要基极对发射极正向导通电压，因此其实是作二极管使用。

进一步的，所述第一NPN三极管串联支路中NPN三极管的发射极面积与第二NPN三极管串联支路中NPN三极管的发射极面积的比例为1：8。本实用新型的正温度系数电压差生成模块中两级串联的1:8比例的三极管，可以生成两倍于单级的1：8比例的PTAT电压差，能提高电路的精度，减小随机失调的影响。

进一步的，所述VBG生成模块包括第五NPN三极管和第二电阻，所述第五NPN三极管的基极与其集电极连接，其发射极接地，第二电阻一端与第五NPN三极管集电极连接，其另一端与PMOS电流镜连接。本实用新型应用时，VBG从第二电阻与PMOS电流镜之间的线路输出。

进一步的，用于信号放大器的二阶补偿带隙基准电路，还包括启动电路，所述启动电路与PMOS电流镜连接，用于电源电压上升到工作电压以后，为PMOS电流镜提供一个下拉电流，促使PMOS电流镜中每个通路生成电流通路。

进一步的，所述启动电路包括第七NMOS管、第十五PMOS管及第十六PMOS管，所述第七NMOS管栅极、第十五PMOS管源极及第十六PMOS管源极均连接电源，第七NMOS 管源极、第十六PMOS管漏极均接地，第七NMOS管漏极与第十五PMOS管漏极连接，第十五PMOS管栅极与放大器的输出端连接，第十六PMOS管栅极连接在第七NMOS管漏极与第十五PMOS管漏极之间的线路上。

综上所述，本实用新型具有以下有益效果：(1)本实用新型通过引入二阶补偿效应，使输出电压在低温度下显示良好的温度特性，并在标准PTAT电流基础上增加二阶补偿电流以实现信号放大器增益不随温度变化，实现全温度范围恒定的增益。

(2)本实用新型能实现精准的带隙基准电压和电流。其中，电压是需要与温度无关的带 2阶补偿恒定电压；电流需要在标准PTAT电流下做补偿，使得放大器的三极管输入对的集电极电流为标准PTAT电流。

附图说明

此处所说明的附图用来提供对本实用新型实施例的进一步理解，构成本申请的一部分，并不构成对本实用新型实施例的限定。在附图中：

图1为本实用新型结构示意图；

图2为hall信号放大器的结构示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本实用新型作进一步的详细说明，本实用新型的示意性实施方式及其说明仅用于解释本实用新型，并不作为对本实用新型的限定。

实施例

如图1所示，用于信号放大器的二阶补偿带隙基准电路，包括PMOS电流镜、VBG生成模块、启动电路、正温度系数电压差生成模块、以及具有NPN三极管输入对的放大器A1，其中，正温度系数电压差生成模块包括两条NPN三极管串联支路，VBG生成模块、启动电路、以及两条NPN三极管串联支路均与PMOS电流镜连接。本实施例的放大器A1的两个输入端一一对应的连接于两条NPN三极管串联支路与PMOS电流镜之间的线路上，放大器A1 设有为其内NPN三极管发射极镜像供电的NMOS电流镜，放大器A1的两个输入端为放大器 A1中NPN三极管基极构成。本实施例的正温度系数电压差生成模块，用于输出PTAT电流； PMOS电流镜，用于将PTAT电流与放大器A1两输入端的电流叠加的电流提供给NMOS电流镜和VBG生成模块；NMOS电流镜，用于接收PMOS电流镜提供的电流，并为放大器A1 中NPN三极管发射极镜像供电；VBG生成模块，用于接收PMOS电流镜提供的电流，用于生成与温度无关的电压；启动电路，用于电源电压上升到工作电压以后，为PMOS电流镜提供一个下拉电流，促使PMOS电流镜中每个通路生成电流通路。

本实施例的PMOS电流镜包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5及第六PMOS管MP6，其中，第一PMOS 管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5 及第六PMOS管MP6六者的栅极均与放大器A1的输出端连接，六者的源极均连接电源VDD，正温度系数电压差生成模块的两条NPN三极管串联支路分别与第一PMOS管MP1漏极、第二PMOS管MP2漏极连接，第三PMOS管MP3的漏极与放大器A1中的NMOS电流镜连接，第四PMOS管MP4的漏极悬空，第五PMOS管MP5的漏极与VBG生成模块连接，第六PMOS 管MP6的漏极用于输出PTAT电流与放大器A1两输入端的电流叠加的电流。

本实施例的正温度系数电压差生成模块的两条NPN三极管串联支路分别为第一NPN三极管串联支路和第二NPN三极管串联支路，其中，第一NPN三极管串联支路包括第一NPN 三极管Q1和第二NPN三极管Q2，第一NPN三极管Q1和第二NPN三极管Q2两者的基极均与集电极连接，第一NPN三极管Q1发射极与第二NPN三极管Q2的集电极连接，第二 NPN三极管Q2的发射极接地。本实施例的第一NPN三极管Q1集电极与PMOS电流镜，放大器A1的反相输入端连接在PMOS电流镜与第一NPN三极管Q1集电极之间的线路上。本实施例的第一NPN三极管串联支路与PMOS电流镜的具体连接结构为：第一PMOS管MP1 的漏极通过连接在第一NPN三极管Q1集电极上与第一NPN三极管串联支路连接。

本实施例的第二NPN三极管串联支路包括第三NPN三极管Q3、第四NPN三极管Q4 及第一电阻R1，其中，第三NPN三极管Q3和第四NPN三极管Q4两者的基极均与集电极连接，第三NPN三极管Q3发射极与第四NPN三极管Q4的集电极连接，第四NPN三极管 Q4的发射极接地，第一电阻R1一端与第三NPN三极管Q3集电极连接，第一电阻R1另一端与PMOS电流镜连接，放大器A1的同相输入端连接在PMOS电流镜与第一电阻R1之间的线路上。本实施例的第二NPN三极管串联支路与PMOS电流镜的具体连接结构为：第二 PMOS管MP1的漏极通过连接在第一电阻R1相对连接第三NPN三极管Q3端的另一端与第二NPN三极管串联支路连接。本实施例在具体设置时，第一NPN三极管串联支路中NPN三极管的发射极面积与第二NPN三极管串联支路中NPN三极管的发射极面积的比例为1：8。

本实施例的VBG生成模块包括第五NPN三极管Q5和第二电阻R2，其中，第五NPN 三极管Q5的基极与其集电极连接，其发射极接地，第二电阻R2一端与第五NPN三极管Q5 集电极连接，其另一端与PMOS电流镜连接，第二电阻R2连接PMOS电流镜的一端具体与第五PMOS管MP5漏极连接。本实用新型在PTAT电流流入VBG生成模块后，第二电阻R2 两端为PATA电压，第五NPN三极管Q5两端电压为NTAT电压，其中，PATA电压为随温度升高而增大的电压，NTAT电压为随温度升高而减小的电压，两者按一定比例相加，配成刚好不随温度变化而变化的电压，即为带隙基准电压。

如图2所示，本实施例的放大器A1为hall信号放大器，其用于对微弱的hall信号进行放大，其中，Hall信号是指根据霍尔原理，电流通过导体产生的uV级别的电压信号。放大器A1包括第六NPN三极管Q6、第七NPN三极管Q7、第一NMOS管MN1、第二NMOS 管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管 MN6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13及第十四PMOS管 MP14，其中，第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3及第四NMOS 管MN4四者的源极均接地，第一NMOS管MN1的栅极与第二NMOS管MN2的栅极连接，第一NMOS管MN1的漏极与第三PMOS管M93的漏极连接，用于接收PMOS电流镜输出的电流。本实施例中第六NPN三极管Q6的基极作为放大器A1的同相输入端，第七NPN三极管Q7的基极作为放大器A1的反相输入端，第六NPN三极管Q6的发射极与第七NPN三极管Q7的发射极连接，第二NMOS管MN2的漏极连接在第六NPN三极管Q6的发射极与第七NPN三极管Q7的发射极之间的线路上。本实施例的第一NMOS管MN1和第二NMOS 管MN2构成放大器A1的NMOS电流镜，第六NPN三极管Q6和第七NPN三极管Q7构成放大器A1的NPN三极管输入对。第六NPN三极管Q6的集电极与第十一PMOS管MP11 的漏极连接，第七NPN三极管Q7的集电极与第十二PMOS管MP12的漏极连接，第十一 PMOS管MP11的栅极与第十二PMOS管MP12的栅极连接。第七PMOS管MP7、第八PMOS 管MP8、第九PMOS管MP9及第十PMOS管MP10四者的源极均连接电源VDD，第七PMOS 管MP7的栅极连接在第六NPN三极管Q6集电极与第十一PMOS管MP11漏极之间的线路上，第七PMOS管MP7的漏极与第十一PMOS管MP11的源极连接。第八PMOS管MP8的栅极连接在第七NPN三极管Q7集电极与第十二PMOS管MP12漏极之间的线路上，第八 PMOS管MP8的漏极与第十二PMOS管MP12的源极连接。第三NMOS管MN3的栅极与第四NMOS管MN4的栅极连接，第五NMOS管MN5的栅极与第六NMOS管MN6的栅极连接，第五NMOS管MN5的源极与第三NMOS管MN3的漏极连接，第六NMOS管MN6的源极与第四NMOS管MN4的漏极连接。第十三PMOS管MP13的漏极与第五NMOS管MN5 的漏极连接，第十三PMOS管MP13的源极与第九PMOS管MP9的漏极连接，第十三PMOS 管MP13的栅极连接在第十一PMOS管MP11栅极与第十二PMOS管MP12栅极之间的线路上，第九PMOS管MP9栅极连接第七NPN三极管Q7集电极与第十二PMOS管MP12漏极之间的线路上。第十四PMOS管MP14的漏极与第六NMOS管MN6的漏极连接，放大器A1 的输出端设置在第十四PMOS管MP14漏极与第六NMOS管MN6漏极之间的线路上。第十四PMOS管MP14的源极与第十PMOS管MP10的漏极连接，第十四PMOS管MP14的栅极连接在第十一PMOS管MP11栅极与第十二PMOS管MP12栅极之间的线路上，第十PMOS 管MP10栅极连接在第六NPN三极管Q6集电极与第十一PMOS管MP11漏极之间的线路上。本实施例的放大器A1在闭环状态下，两个输入端是同电压的，这是通过放大器A1的输出来调整的。

本实施例在具体应用时，在电源电压VDD上升到工作电压以后，启动电路对PMOS电流镜中的PMOS管的栅极提供一个下拉电流，促使每个通路生成电流通路，放大器A1开始工作并通过闭环反馈让两个输入端电压一致，电路进入正常工作状态后，启动电路关断，不影响环路工作。

本实施例的启动电路包括第七NMOS管MN7、第十五PMOS管MP15及第十六PMOS 管MP16，其中，第七NMOS管MN7栅极、第十五PMOS管MP15源极及第十六PMOS管 MP16源极均连接电源VDD，第七NMOS管MN7源极、第十六PMOS管MP16漏极均接地，第七NMOS管MN7漏极与第十五PMOS管MP15漏极连接，第十五PMOS管MP15栅极与放大器A1的输出端连接，第十六PMOS管MP16栅极连接在第七NMOS管MN7漏极与第十五PMOS管MP15漏极之间的线路上。本实施例的第七NMOS管MN7的栅极接电源VDD，一直处于导通状态，并且M/L很小，约为0.6um/50um，可以认为是一个很大的粗糙的电阻，当VDD上电以后，环路并没建立，因此第十五PMOS管MP15没有电流通过，同时第十五 PMOS管MP15的栅极电压也是VDD，此时第十六PMOS管MP16的栅极被第七NMOS管 MN7下拉到GND，第七NMOS管MN7导通，把PMOS电流镜中的PMOS管的栅极和第十五PMOS管MP15栅极下拉，产生启动电流，让放大器A1的两个输入端电压一致。

本实施例应用时，第一NPN三极管串联支路生成标准PTAT电流I1，第二NPN三极管串联支路生成标准PTAT电流I2，放大器A1的同相输入端的基极电流为I5，放大器A1的反相输入端的基极电流为I6，第一PMOS管MP1漏极输出电流I3为I1与I6之和，第二PMOS 管MP2漏极输出电流I4为I2与I5之和。本实施例的PMOS电流镜镜像输出ib1，提供给放大器A1中的预放大器，预放大器的输入管为NPN管，此电流ib1通过NMOS电流镜镜像供电，等于NPN输入管的发射极电流，此时预放大器输入NPN三极管的基极电流正好等于增加的带隙基准输入对产生的基极电流，集电极电流正好是标准的PTAT电流，因此得到的跨导为不随温度变化的常数。

本实施例使用与预放大器一样的NPN三极管做输入对，在本实施例应用时通过配置好输入对电流，让预放大器的输入对管集电极电流是标准PTAT电流；通过根据2级串联的三极管的结构增大PTAT电压，减小随机电压失配；通过配置VBG生成模块的电阻，和放大器A1的输入NPN三极管的基极电流，实现0温度系数的2阶带隙基准电压。

以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (7)

1.用于信号放大器的二阶补偿带隙基准电路，其特征在于，包括PMOS电流镜、VBG生成模块、正温度系数电压差生成模块、以及具有NPN三极管输入对的放大器(A1)，所述正温度系数电压差生成模块包括两条NPN三极管串联支路，所述VBG生成模块和两条NPN三极管串联支路均与PMOS电流镜连接，所述放大器(A1)的两个输入端一一对应的连接于两条NPN三极管串联支路与PMOS电流镜之间的线路上，放大器(A1)设有为其内NPN三极管发射极镜像供电的NMOS电流镜，放大器(A1)的两个输入端为放大器(A1)中NPN三极管基极构成；

正温度系数电压差生成模块，用于输出PTAT电流；

PMOS电流镜，用于将PTAT电流与放大器(A1)两输入端的电流叠加的电流提供给NMOS电流镜和VBG生成模块；

NMOS电流镜，用于接收PMOS电流镜提供的电流，并为放大器(A1)中NPN三极管发射极镜像供电；

VBG生成模块，用于接收PMOS电流镜提供的电流，用于生成与温度无关的电压。

2.根据权利要求1所述的用于信号放大器的二阶补偿带隙基准电路，其特征在于，所述PMOS电流镜包括第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)及第六PMOS管(MP6)，所述第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)及第六PMOS管(MP6)六者的栅极均与放大器(A1)的输出端连接，六者的源极均连接电源(VDD)，所述正温度系数电压差生成模块的两条NPN三极管串联支路分别与第一PMOS管(MP1)漏极、第二PMOS管(MP2)漏极连接，第三PMOS管(MP3)的漏极与放大器(A1)中的NMOS电流镜连接，第四PMOS管(MP4)的漏极悬空，第五PMOS管(MP5)的漏极与VBG生成模块连接，第六PMOS管(MP6)的漏极用于输出PTAT电流与放大器(A1)两输入端的电流叠加的电流。

3.根据权利要求1所述的用于信号放大器的二阶补偿带隙基准电路，其特征在于，所述正温度系数电压差生成模块的两条NPN三极管串联支路分别为第一NPN三极管串联支路和第二NPN三极管串联支路，所述第一NPN三极管串联支路包括第一NPN三极管(Q1)和第二NPN三极管(Q2)，所述第一NPN三极管(Q1)和第二NPN三极管(Q2)两者的基极均与集电极连接，第一NPN三极管(Q1)发射极与第二NPN三极管(Q2)的集电极连接，第二NPN三极管(Q2)的发射极接地，所述第一NPN三极管(Q1)集电极与PMOS电流镜，所述放大器(A1)的反相输入端连接在PMOS电流镜与第一NPN三极管(Q1)集电极之间的线路上；

所述第二NPN三极管串联支路包括第三NPN三极管(Q3)、第四NPN三极管(Q4)及第一电阻(R1)，所述第三NPN三极管(Q3)和第四NPN三极管(Q4)两者的基极均与集电极连接，第三NPN三极管(Q3)发射极与第四NPN三极管(Q4)的集电极连接，第四NPN三极管(Q4)的发射极接地，所述第一电阻(R1)一端与第三NPN三极管(Q3)集电极连接，第一电阻(R1)另一端与PMOS电流镜连接，所述放大器(A1)的同相输入端连接在PMOS电流镜与第一电阻(R1)之间的线路上。

4.根据权利要求1所述的用于信号放大器的二阶补偿带隙基准电路，其特征在于，所述第一NPN三极管串联支路中NPN三极管的发射极面积与第二NPN三极管串联支路中NPN三极管的发射极面积的比例为1：8。

5.根据权利要求1所述的用于信号放大器的二阶补偿带隙基准电路，其特征在于，所述VBG生成模块包括第五NPN三极管(Q5)和第二电阻(R2)，所述第五NPN三极管(Q5)的基极与其集电极连接，其发射极接地，第二电阻(R2)一端与第五NPN三极管(Q5)集电极连接，其另一端与PMOS电流镜连接。

6.根据权利要求1～5中任意一项所述的用于信号放大器的二阶补偿带隙基准电路，其特征在于，还包括启动电路，所述启动电路与PMOS电流镜连接，用于电源电压上升到工作电压以后，为PMOS电流镜提供一个下拉电流，促使PMOS电流镜中每个通路生成电流通路。

7.根据权利要求6所述的用于信号放大器的二阶补偿带隙基准电路，其特征在于，所述启动电路包括第七NMOS管(MN7)、第十五PMOS管(MP15)及第十六PMOS管(MP16)，所述第七NMOS管(MN7)栅极、第十五PMOS管(MP15)源极及第十六PMOS管(MP16)源极均连接电源(VDD)，第七NMOS管(MN7)源极、第十六PMOS管(MP16)漏极均接地，第七NMOS管(MN7)漏极与第十五PMOS管(MP15)漏极连接，第十五PMOS管(MP15)栅极与放大器(A1)的输出端连接，第十六PMOS管(MP16)栅极连接在第七NMOS管(MN7)漏极与第十五PMOS管(MP15)漏极之间的线路上。