CN111190455A - 一种带隙基准电路 - Google Patents
一种带隙基准电路 Download PDFInfo
- Publication number
- CN111190455A CN111190455A CN202010131474.5A CN202010131474A CN111190455A CN 111190455 A CN111190455 A CN 111190455A CN 202010131474 A CN202010131474 A CN 202010131474A CN 111190455 A CN111190455 A CN 111190455A
- Authority
- CN
- China
- Prior art keywords
- switch
- input end
- output
- output end
- tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种带隙基准电路，属于集成电路技术领域，包括：切换单元，运算放大器，开关组，由多个开关管组成，补偿单元，切换单元，斩波信号发生器，连接切换单元和运算放大器，用于为运算放大器和切换单元提供斩波信号，切换单元根据斩波信号切换输出信号；输出单元，输出一参考电压；通过在放大器斩波的每个周期内对电流源进行换向的方法来消除放大器的偏移和电流源的不匹配的不良影响，进而将输出电压的精度提高到±1％以内。
Description
技术领域
本发明涉及集成电路技术领域，尤其涉及一种带隙基准电路。
背景技术
基准源广泛应用于各种模拟集成电路、数模混合信号集成电路和系统集成芯片中，其精度和稳定性直接决定整个系统的精度。在模/数转换器(ADC)、数/模转换器(DAC)、动态存储器(SRAM)等集成电路设计中，低温度系数、高电源抑制比(PSRR)的基准源设计十分关键。
带隙基准电路具有低温度系数、低电源电压以及可与CMOS工艺兼容等优点，被广泛的应用于于数/模转换、模/数转换、存储器以及开关电源等数模混合电路系统中。带隙基准电路输出电压的稳定性以及抗噪声能力是影响各种应用系统精度的关键因素，随着应用系统精度的提高，对带隙基准电路的温度、电压和工艺的稳定性要求也越来越高。
现有技术中，CMOS带隙基准电压的精度的进一步提高主要受到反馈放大器的失调和电流源失配的限制，因此，如何进一步提高带隙基准电压的精度值成为了急需解决的问题。
发明内容
根据现有技术中存在的上述问题，现提供一种带隙基准电路，通过在放大器斩波的每个周期内对电流源进行换向的方法来消除放大器的偏移和电流源的不匹配的不良影响，进而将输出电压的精度提高到±1％以内。
一种带隙基准电路，其中，包括：
切换单元，用于切换输出信号；
运算放大器，所述运算放大器包括正向输入端、反向输入端和第一输出端；
开关组，所述开关组由多个开关管组成，所述开关组包括一电源输入端、多个电流输出端和一开关控制端，所述电源输入端连接一电压源，所述多个电流输出端连接所述切换单元，所述开关控制端连接所述第一输出端；
补偿单元，所述补偿单元包括一第一输入端和第二输入端，所述第一输入端连接所述反向输入端，所述第二输入端连接所述正向输入端；
所述切换单元包括第一开关输出端、第二开关输出端和第三开关输出端，所述第一输入端连接所述第一开关输出端，所述第二输入端连接所述第二开关输出端；
斩波信号发生器，连接所述切换单元和所述运算放大器，用于为所述运算放大器和所述切换单元提供斩波信号，所述切换单元根据斩波信号切换所述输出信号；
输出单元，连接所述第三开关输出端，并输出一参考电压。
优选地，其中，所述切换单元进一步包括：
第一开关器，所述第一开关器包括第一开关输入端、第二开关输入端、第三开关输入端和所述第一开关输出端，所述第一开关输入端连接所述第一开关管的漏极，所述第二开关输入端连接所述第三开关管的漏极，所述第三开关输入端连接所述第二开关管的漏极，所述第一开关输出端连接所述第一输入端；
第二开关器，所述第二开关器包括第四开关输入端、第五开关输入端、第六开关输入端和所述第二开关输出端，所述第四开关输入端连接所述第二开关管的漏极，所述第五开关输入端连接所述第一开关管的漏极，所述第六开关输入端连接所述第三开关管的漏极，所述第二开关输出端连接所述第二输入端；
第三开关器，所述第三开关器包括第七开关输入端、第八开关输入端、第九开关输入端和所述第三开关输出端，所述第七开关输入端连接所述第三开关管的漏极，所述第八开关输入端连接所述第二开关管的漏极，所述第九开关输入端连接所述第一开关管的漏极，所述第三开关输出端连接所述输出单元。
优选地，其中，所述斩波信号发生器进一步包括：
信号输入端，用于输入一时钟信号；
第一信号输出端，用于输出第一斩波信号，所述运算放大器还包括一信号控制端，所述第一信号输出端连接所述信号控制端；
第二信号输出端，用于输出一第二斩波信号，所述切换单元根据所述第二斩波信号同步控制所述第一开关输入端至所述第一开关输出端、所述第四开关输入端至所述第二开关输出端以及所述第七开关输入端至所述第三开关输出端的连通与断开；
第三信号输出端，用于输出一第三斩波信号，所述切换单元根据所述第三斩波信号同步控制所述第二开关输入端至所述第一开关输出端、所述第五开关输入端至所述第二开关输出端以及所述第八开关输入端至所述第三开关输出端的连通与断开；
第四信号输出端，用于输出一第四斩波信号，所述切换单元根据所述第四斩波信号同步控制所述第三开关输入端至所述第一开关输出端、所述第六开关输入端至所述第二开关输出端以及所述第九开关输入端至所述第三开关输出端的连通与断开。
优选地，其中，所述补偿单元进一步包括：
第一三极管，所述第一三极管的发射极连接所述第一输入端，所述第一三极管的基极与集电极接地；
第二三极管，所述第二三极管的发射极通过一第三电阻连接所述第二输入端，所述第二三极管的基极与集电极接地。
优选地，其中，所述补偿单元还包括：
第一电阻，所述第一电阻的一端连接所述第一输入端，所述第一电阻的另一端接地。
优选地，其中，所述补偿单元还包括：
第二电阻，所述第二电阻的一端连接所述第二输入端，所述第二电阻的另一端接地。
优选地，其中，所述输出单元通过一参考电压输出端输出所述参考电压，所述输出单元进一步包括：
第四电阻，所述第四电阻的一端连接所述第三开关输出端，另一端接地；
滤波电阻，所述滤波电阻的一端连接所述第三开关输出端，另一端连接所述参考电压输出端；
滤波电容，所述滤波电容的一端连接所述参考电压输出端，另一端接地。
优选地，其中，所述电流输出端有三个，所述开关组具体包括：
第一开关管，所述第一开关管的栅极连接所述开关控制端，源极连接所述电源输入端，漏极连接第一电流输出端；
第二开关管，所述第二开关管的栅极连接所述开关控制端，源极连接所述电源输入端，漏极连接第二电流输出端；
第三开关管，所述第三开关管的栅极连接所述开关控制端，源极连接所述电源输入端，漏极连接第三电流输出端。
优选地，其中，所述运算放大器为跨导运算放大器。
优选地，其中，所述第一开关管、所述第二开关管和所述第三开关管均为PMOS管。
上述技术方案的有益效果在于：
通过在放大器斩波的每个周期内对电流源进行换向的方法来消除放大器的偏移和电流源的不匹配的不良影响，进而将输出电压的精度提高到±1％以内。
附图说明
图1是本发明的较佳实施例中，一种带隙基准电路的结构示意图；
图2是本发明的较佳实施例中，斩波发生器的输入和输出波形示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
一种带隙基准电路，如图1所示，其中包括：
切换单元1，用于切换输出信号；
运算放大器U1，运算放大器U1包括正向输入端、反向输入端和第一输出端；
开关组，开关组由多个开关管组成，开关组包括一电源输入端、多个电流输出端和一开关控制端，电源输入端连接一电压源VDD，多个电流输出端连接切换单元1，开关控制端连接第一输出端；
补偿单元2，补偿单元2包括一第一输入端Vx和第二输入端Vy，第一输入端Vx连接反向输入端，第二输入端Vy连接正向输入端；
切换单元1包括第一开关输出端Ko1、第二开关输出端Ko2和第三开关输出端Ko3，第一输入端Vx连接第一开关输出端Ko1，第二输入端Vy连接第二开关输出端Ko2；
斩波信号发生器3，连接切换单元1和运算放大器U1，用于为运算放大器U1和切换单元1提供斩波信号，切换单元1根据斩波信号切换输出信号；
输出单元4，连接第三开关输出端Ko3，并输出一参考电压。
具体的，在本实施例中，由于运算放大器U1的虚短作用，Vy＝Vx＝Vbe，其中，Vbe表示第一三极管Q1的基极与发射极之间的电压降，在本实施例中，由于开关组中第一开关管MP1、第二开关管MP2和第三开关管MP3中栅极与源极之间的电压降Vgs相同，因此，电流i1、i2和i3也相同。将第三电阻R3上的压降记为ΔVbe，则输出单元4输出的参考电压Vref＝(R4/R3)*ΔVbe+(R4/R2)*Vbe。根据带隙基准电路的稳压原理K1ΔVbe+K2Vbe，其中，K1和K2分别表示三极管的温度系数，因此，通过对第二电阻R2、第三电阻R3和第四电阻R4的电阻值进行选择，使得K1＝R4/R3，同时使K2＝R4/R2，便可以达到对参考电压Vref进行温度补偿的目的，使得参考电压Vref的输出值不随温度的变化而变化。
在本发明的较佳实施例中，切换单元1进一步包括：
第一开关器K1，第一开关器K1包括第一开关输入端Ki1、第二开关输入端Ki2、第三开关输入端Ki3和第一开关输出端Ko1，第一开关输入端Ki1连接第一开关管MP1的漏极，第二开关输入端Ki2连接第三开关管MP3的漏极，第三开关输入端Ki3连接第二开关管MP2的漏极，第一开关输出端Ko1连接第一输入端Vx；
第二开关器，第二开关器包括第四开关输入端Ki4、第五开关输入端Ki5、第六开关输入端Ki6和第二开关输出端Ko2，第四开关输入端Ki4连接第二开关管MP2的漏极，第五开关输入端Ki5连接第一开关管MP1的漏极，第六开关输入端Ki6连接第三开关管MP3的漏极，第二开关输出端Ko2连接第二输入端Vy；
第三开关器，第三开关器包括第七开关输入端Ki7、第八开关输入端Ki8、第九开关输入端Ki9和第三开关输出端Ko3，第七开关输入端Ki7连接第三开关管MP3的漏极，第八开关输入端Ki8连接第二开关管MP2的漏极，第九开关输入端Ki9连接第一开关管MP1的漏极，第三开关输出端Ko3连接输出单元4。
在本发明的较佳实施例中，斩波信号发生器3进一步包括：
信号输入端CLK，用于输入一时钟信号；
第一信号输出端a，用于输出第一斩波信号，运算放大器U1还包括一信号控制端，第一信号输出端a连接信号控制端；
第二信号输出端b，用于输出一第二斩波信号，切换单元1根据第二斩波信号同步控制第一开关输入端Ki1至第一开关输出端Ko1、第四开关输入端Ki4至第二开关输出端Ko2以及第七开关输入端Ki7至第三开关输出端Ko3的连通与断开；
第三信号输出端c，用于输出一第三斩波信号，切换单元1根据第三斩波信号同步控制第二开关输入端Ki2至第一开关输出端Ko1、第五开关输入端Ki5至第二开关输出端Ko2以及第八开关输入端Ki8至第三开关输出端Ko3的连通与断开；
第四信号输出端d，用于输出一第四斩波信号，切换单元1根据第四斩波信号同步控制第三开关输入端Ki3至第一开关输出端Ko1、第六开关输入端Ki6至第二开关输出端Ko2以及第九开关输入端Ki9至第三开关输出端Ko3的连通与断开。
具体的，在本实施例中，如图2所示，信号输入端CLK用于输入一时钟信号，斩波信号发生器3根据时钟信号生成第一斩波信号，第一斩波信号的高电平与低电平均持续三个时钟周期，第一斩波信号的跳变触发第二斩波信号，第二斩波信号由高电平向低电平的跳变触发第三斩波信号，第三斩波信号由高电平向低电平的跳变触发第四斩波信号，且第二斩波信号、第三斩波信号、第四斩波信号高电平持续时间均为一个时钟周期。
通过斩波信号对运算放大器U1和开关组进行通断控制，从而对三个电流源起到了整流作用，使得带隙基准电路输出的参考电压Vref的精度提高到±1％以内。
在本发明的较佳实施例中，补偿单元2进一步包括：
第一三极管Q1，第一三极管Q1的发射极连接第一输入端Vx，第一三极管Q1的基极与集电极接地；
第二三极管Q2，第二三极管Q2的发射极通过一第三电阻R3连接第二输入端Vy，第二三极管Q2的基极与集电极接地。
在本发明的较佳实施例中，补偿单元2还包括：
第一电阻R1，第一电阻R1的一端连接第一输入端Vx，第一电阻R1的另一端接地。
在本发明的较佳实施例中，补偿单元2还包括：
第二电阻R2，第二电阻R2的一端连接第二输入端Vy，第二电阻R2的另一端接地。
在本发明的较佳实施例中，输出单元4通过一参考电压输出端VREF输出参考电压，输出单元4进一步包括：
第四电阻R4，第四电阻R4的一端连接第三开关输出端Ko3，另一端接地；
滤波电阻Rf，滤波电阻Rf的一端连接第三开关输出端Ko3，另一端连接参考电压输出端VREF；
滤波电容Cf，滤波电容Cf的一端连接参考电压输出端VREF，另一端接地。
具体的，在本实施例中，滤波电阻Rf和滤波电容Cf共同组成了RC滤波器，用来消除斩波信号所引起的电路的纹波，同时通过对第四电阻R4的阻值的调整，可以控制带隙基准电路输出的参考电压的电压值，进而实现了对参考电压的可编程操作，而且不会损失精度。
在本发明的较佳实施例中，电流输出端有三个，开关组具体包括：
第一开关管MP1，第一开关管MP1的栅极连接开关控制端，源极连接电源输入端，漏极连接第一电流输出端；
第二开关管MP2，第二开关管MP2的栅极连接开关控制端，源极连接电源输入端，漏极连接第二电流输出端；
第三开关管MP3，第三开关管MP3的栅极连接开关控制端，源极连接电源输入端，漏极连接第三电流输出端。
在本发明的较佳实施例中，运算放大器U1为跨导运算放大器U1。
在本发明的较佳实施例中，第一开关管MP1、第二开关管MP2和第三开关管MP3均为PMOS管。
上述技术方案的有益效果在于：
通过在放大器斩波的每个周期内对电流源进行换向的方法来消除放大器的偏移和电流源的不匹配的不良影响，进而将输出电压的精度提高到±1％以内。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (10)
1.一种带隙基准电路，其特征在于，包括：
切换单元，用于切换输出信号；
运算放大器，所述运算放大器包括正向输入端、反向输入端和第一输出端；
开关组，所述开关组由多个开关管组成，所述开关组包括一电源输入端、多个电流输出端和一开关控制端，所述电源输入端连接一电压源，所述多个电流输出端连接所述切换单元，所述开关控制端连接所述第一输出端；
补偿单元，所述补偿单元包括一第一输入端和第二输入端，所述第一输入端连接所述反向输入端，所述第二输入端连接所述正向输入端；
所述切换单元包括第一开关输出端、第二开关输出端和第三开关输出端，所述第一输入端连接所述第一开关输出端，所述第二输入端连接所述第二开关输出端；
斩波信号发生器，连接所述切换单元和所述运算放大器，用于为所述运算放大器和所述切换单元提供斩波信号，所述切换单元根据斩波信号切换所述输出信号；
输出单元，连接所述第三开关输出端，并输出一参考电压。
2.根据权利要求1所述的带隙基准电路，其特征在于，所述切换单元进一步包括：
第一开关器，所述第一开关器包括第一开关输入端、第二开关输入端、第三开关输入端和所述第一开关输出端，所述第一开关输入端连接所述第一开关管的漏极，所述第二开关输入端连接所述第三开关管的漏极，所述第三开关输入端连接所述第二开关管的漏极，所述第一开关输出端连接所述第一输入端；
第二开关器，所述第二开关器包括第四开关输入端、第五开关输入端、第六开关输入端和所述第二开关输出端，所述第四开关输入端连接所述第二开关管的漏极，所述第五开关输入端连接所述第一开关管的漏极，所述第六开关输入端连接所述第三开关管的漏极，所述第二开关输出端连接所述第二输入端；
第三开关器，所述第三开关器包括第七开关输入端、第八开关输入端、第九开关输入端和所述第三开关输出端，所述第七开关输入端连接所述第三开关管的漏极，所述第八开关输入端连接所述第二开关管的漏极，所述第九开关输入端连接所述第一开关管的漏极，所述第三开关输出端连接所述输出单元。
3.根据权利要求2所述的带隙基准电路，其特征在于，所述斩波信号发生器进一步包括：
信号输入端，用于输入一时钟信号；
第一信号输出端，用于输出第一斩波信号，所述运算放大器还包括一信号控制端，所述第一信号输出端连接所述信号控制端；
第二信号输出端，用于输出一第二斩波信号，所述切换单元根据所述第二斩波信号同步控制所述第一开关输入端至所述第一开关输出端、所述第四开关输入端至所述第二开关输出端以及所述第七开关输入端至所述第三开关输出端的连通与断开；
第三信号输出端，用于输出一第三斩波信号，所述切换单元根据所述第三斩波信号同步控制所述第二开关输入端至所述第一开关输出端、所述第五开关输入端至所述第二开关输出端以及所述第八开关输入端至所述第三开关输出端的连通与断开；
第四信号输出端，用于输出一第四斩波信号，所述切换单元根据所述第四斩波信号同步控制所述第三开关输入端至所述第一开关输出端、所述第六开关输入端至所述第二开关输出端以及所述第九开关输入端至所述第三开关输出端的连通与断开。
4.根据权利要求1所述的带隙基准电路，其特征在于，所述补偿单元进一步包括：
第一三极管，所述第一三极管的发射极连接所述第一输入端，所述第一三极管的基极与集电极接地；
第二三极管，所述第二三极管的发射极通过一第三电阻连接所述第二输入端，所述第二三极管的基极与集电极接地。
5.根据权利要求4所述的带隙基准电路，其特征在于，所述补偿单元还包括：
第一电阻，所述第一电阻的一端连接所述第一输入端，所述第一电阻的另一端接地。
6.根据权利要求4所述的带隙基准电路，其特征在于，所述补偿单元还包括：
第二电阻，所述第二电阻的一端连接所述第二输入端，所述第二电阻的另一端接地。
7.根据权利要求1所述的带隙基准电路，其特征在于，所述输出单元通过一参考电压输出端输出所述参考电压，所述输出单元进一步包括：
第四电阻，所述第四电阻的一端连接所述第三开关输出端，另一端接地；
滤波电阻，所述滤波电阻的一端连接所述第三开关输出端，另一端连接所述参考电压输出端；
滤波电容，所述滤波电容的一端连接所述参考电压输出端，另一端接地。
8.根据权利要求1所述的带隙基准电路，其特征在于，所述电流输出端有三个，所述开关组具体包括：
第一开关管，所述第一开关管的栅极连接所述开关控制端，源极连接所述电源输入端，漏极连接第一电流输出端；
第二开关管，所述第二开关管的栅极连接所述开关控制端，源极连接所述电源输入端，漏极连接第二电流输出端；
第三开关管，所述第三开关管的栅极连接所述开关控制端，源极连接所述电源输入端，漏极连接第三电流输出端。
9.根据权利要求1所述的带隙基准电路，其特征在于，所述运算放大器为跨导运算放大器。
10.根据权利要求8所述的带隙基准电路，其特征在于，所述第一开关管、所述第二开关管和所述第三开关管均为PMOS管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010131474.5A CN111190455A (zh) | 2020-02-28 | 2020-02-28 | 一种带隙基准电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010131474.5A CN111190455A (zh) | 2020-02-28 | 2020-02-28 | 一种带隙基准电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111190455A true CN111190455A (zh) | 2020-05-22 |
Family
ID=70710237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010131474.5A Pending CN111190455A (zh) | 2020-02-28 | 2020-02-28 | 一种带隙基准电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111190455A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103455074A (zh) * | 2013-08-28 | 2013-12-18 | 深圳市芯海科技有限公司 | 一种带隙基准电路及芯片 |
| CN203552113U (zh) * | 2013-09-30 | 2014-04-16 | 深圳市芯海科技有限公司 | 一种基于cmos工艺的斩波带隙基准电路及参考电压芯片 |
| US20140176111A1 (en) * | 2012-12-21 | 2014-06-26 | Samsung Electro-Mechanics Co., Ltd. | Voltage control circuit with temperature compensation function |
| CN104503528A (zh) * | 2014-12-24 | 2015-04-08 | 电子科技大学 | 一种降低失调影响的低噪声带隙基准电路 |
| CN105487589A (zh) * | 2016-01-15 | 2016-04-13 | 西安紫光国芯半导体有限公司 | 一种高低温下分布集中的带隙基准电路 |
| CN206757446U (zh) * | 2017-06-13 | 2017-12-15 | 成都芯进电子有限公司 | 用于信号放大器的二阶补偿带隙基准电路 |
| CN107491133A (zh) * | 2017-09-08 | 2017-12-19 | 北京智芯微电子科技有限公司 | 一种带隙基准电压源 |
-
2020
- 2020-02-28 CN CN202010131474.5A patent/CN111190455A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140176111A1 (en) * | 2012-12-21 | 2014-06-26 | Samsung Electro-Mechanics Co., Ltd. | Voltage control circuit with temperature compensation function |
| CN103455074A (zh) * | 2013-08-28 | 2013-12-18 | 深圳市芯海科技有限公司 | 一种带隙基准电路及芯片 |
| CN203552113U (zh) * | 2013-09-30 | 2014-04-16 | 深圳市芯海科技有限公司 | 一种基于cmos工艺的斩波带隙基准电路及参考电压芯片 |
| CN104503528A (zh) * | 2014-12-24 | 2015-04-08 | 电子科技大学 | 一种降低失调影响的低噪声带隙基准电路 |
| CN105487589A (zh) * | 2016-01-15 | 2016-04-13 | 西安紫光国芯半导体有限公司 | 一种高低温下分布集中的带隙基准电路 |
| CN206757446U (zh) * | 2017-06-13 | 2017-12-15 | 成都芯进电子有限公司 | 用于信号放大器的二阶补偿带隙基准电路 |
| CN107491133A (zh) * | 2017-09-08 | 2017-12-19 | 北京智芯微电子科技有限公司 | 一种带隙基准电压源 |
Non-Patent Citations (1)
| Title |
|---|
| 李帅人: "基于40nm工艺的CMOS带隙基准源研究与设计", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8315074B2 (en) | CMOS bandgap reference source circuit with low flicker noises | |
| CN111625043B (zh) | 一种可修调的超低功耗全cmos参考电压电流产生电路 | |
| CN112558675B (zh) | 带隙参考电压产生电路 | |
| CN109813455B (zh) | 一种cmos温度传感器 | |
| JP2013525902A5 (zh) | ||
| US5633637A (en) | Digital-to-analog converter circuit | |
| JPH0259912A (ja) | 差動電圧源 | |
| JP2002009623A (ja) | ディジタルアナログ変換回路 | |
| CN111190455A (zh) | 一种带隙基准电路 | |
| EP0288697B1 (en) | Scaled voltage level translator circuit | |
| CN109582073B (zh) | 一种半周期电容比例可编程带隙基准电路 | |
| CN114578892B (zh) | 一种线性稳压电路 | |
| JPH09284135A (ja) | ディジタル／アナログ・コンバータ | |
| CN115357087A (zh) | 带隙基准电路 | |
| EP0691656B1 (en) | Sample hold circuit | |
| CN113126688B (zh) | 一种抑制过冲的基准产生电路 | |
| JPS59104827A (ja) | アナログ−デジタル変換用集積回路 | |
| US4124824A (en) | Voltage subtractor for serial-parallel analog-to-digital converter | |
| CN106452430B (zh) | 宽电压域实时时钟电路 | |
| CN116931642B (zh) | 带隙基准电压源及带隙基准电路 | |
| CN116501121B (zh) | 带隙基准电路及芯片 | |
| CN110134172B (zh) | 一种具有功耗步进调节能力的互补双极性基准电流源 | |
| CN110109500B (zh) | 一种可自激补偿的带隙基准电压源 | |
| CN108762364B (zh) | 一种双输出的低压差线性稳压器 | |
| CN113708745A (zh) | 迟滞窗口精确可调的差分输入迟滞比较器及工作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Room 307, 3rd floor, 1328 Dingxi Road, Changning District, Shanghai 200050 Applicant after: Shanghai Sirui Technology Co.,Ltd. Address before: Floor 1, building 2, No. 235, Chengbei Road, Jiading District, Shanghai, 201800 Applicant before: QST Corp. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200522 |