CN104111688A - 一种具有温度监测功能的BiCMOS无运放带隙电压基准源 - Google Patents

Abstract

本发明提供一种具有温度监测功能的BiCMOS无运放带隙电压基准源。所述BiCMOS无运放带隙电压基准源，包括：基准产生模块(10)、与基准产生模块(10)连接的偏置产生模块(20)、与偏置产生模块(20)连接的温度保护模块(40)、与温度保护模块(40)连接的启动电路(30)、与偏置产生模块(20)、启动电路(30)和温度保护模块(40)均连接的负反馈嵌位电路(50)；其中，基准产生模块生成基准电压；偏置产生模块产生第一偏置电压并辅助基准产生模块进行电压嵌位；温度保护模块通过第一偏置电压输出温度保护信号；启动电路通过温度保护模块生成的启动使能信号，生成干扰电流，使电路进入正常工作状态；负反馈嵌位电路用于稳定基准电压和第一偏置电压。

Description

一种具有温度监测功能的BiCMOS无运放带隙电压基准源

技术领域

本发明涉及电源技术领域，特别涉及一种具有温度监测功能的BiCMOS无运放带隙电压基准源。

背景技术

基准电压源作为集成电路中必不可少的一种单元电路模块，为整个芯片提供了基准电压或基准偏置电流，广泛应用于开关电源，锁相环，数据转换器等模拟或模数混合集成电路中，如作为比较器或误差放大器中的参考电压等，因此基准的稳定性很大程度上决定了系统功能的实现与否与性能优劣。带隙基准电压源以其较高的电源抑制比(PSRR)、低温度系数和低时间漂移等特性，称为基准电压源电路中最常见的电路结构。

带隙基准电压源的基本原理是利用双极性晶体管中的pn结电压的负温度系数和不同电流密度下两个晶体管中pn结电压差的正温度系数相互补偿，从而得到受温度影响很小的输出电压。由于此电压值与硅的带隙电压近似相等，所以该电路被称作带隙基准电压源。

图1为带隙基准电压源的传统结构，由于运算放大器(简称运放)的嵌位作用，使其两个输入端电压V_A与V_B基本相等，同时与pnp晶体管Q₂的发射极基极电压差V_be2相等。由于R₂与R₃阻值相等，且PMOS管M₁与M₂尺寸相同，因此两条支路电流相等，则有：I_A＝I_B＝(V_be2-V_be1)/R₁＝(V_TlnN)/R₁，由于V_T＝KT/q，因此电流I_A和电流I_b正比于绝对温度，为PTAT(Proporational ToAbsolute Temperature)电流。根据电流表达式可得出基准电压V_ref的表达式为：V_ref＝I_BR₃+V_be2＝R₂V_TlnN/R₁+V_be2，由于V_T为正温度系数，V_be为负温度系数，可通过调节R₂lnN/R₃的大小，使电压值V_ref在一定温度范围内随温度的变化近似为零，从而得到一个温度系数较小的电压基准源。

然而由于传统的带隙基准电压源电路包含运算放大器，运放的功耗和芯片面积相对较大，在一些低功耗系统(如能量获取系统中的Boost模块)中的应用受到限制，且运放失配造成的失调电压以及噪声对带隙基准电压源的精度产生较大影响。而且带隙基准电压源应用于整体电路系统中时，系统中都需要进行温度保护，传统的带隙基准源没有温度保护功能，因此系统中需要单独设计温度保护电路，增加了电路复杂性和芯片面积。

发明内容

本发明要解决的技术问题是提供一种具有温度监测功能的BiCMOS无运放带隙电压基准源，用以解决现有的带隙电压基准源电路包含运算放大器，运放的功耗和芯片面积相对较大，在一些低功耗系统(如能量获取系统中的Boost模块)中的应用受到限制，且运放失配造成的失调电压以及噪声对带隙基准电压源的精度产生较大影响，以及现有电路系统中一般都需要单独设计温度保护模块，增加了芯片面积和功耗的问题。

为了解决上述技术问题，本发明实施例提供一种具有温度监测功能的BiCMOS无运放带隙电压基准源，包括：基准产生模块10、与所述基准产生模块10连接的偏置产生模块20、与所述偏置产生模块20连接的温度保护模块40、与所述温度保护模块40连接的启动电路30、以及与所述偏置产生模块20、启动电路30和温度保护模块40均连接的负反馈嵌位电路50；其中，

所述基准产生模块10生成基准电压V_ref；

所述偏置产生模块20产生第一偏置电压V₁并辅助基准产生模块10进行电压嵌位；

所述温度保护模块40通过第一偏置电压V₁输出温度保护信号V_out；

所述启动电路30通过温度保护模块40生成的启动使能信号，生成干扰电流，使电路进入正常工作状态；

所述负反馈嵌位电路50用于稳定基准电压V_ref和第一偏置电压V₁。

进一步地，所述基准产生模块10包括：第三npn晶体管Q₃、第四npn晶体管Q₄、第一电阻R₁、第二电阻R₂、第三电阻R₃、第四电阻R₄、第五电阻R₅和第六电阻R₆；其中，

所述第一电阻R₁的一端为电路的输出基准电压V_ref，所述第一电阻R₁的另一端分别连接所述第二电阻R₂、所述第三电阻R₃的一端；

所述第二电阻R₂的另一端连接所述第四电阻R₄的一端以及所述第三npn晶体管Q₃的基极；

所述第四电阻R₄的另一端连接所述第五电阻R₅的一端以及所述第三npn晶体管Q₃的集电极；

所述第三npn晶体管Q₃的发射极直接接地；

所述第五电阻R₅的另一端连接所述第四npn晶体管Q₄的基极；

所述第三电阻R₃的另一端与所述第四npn晶体管Q₄的集电极连接；

所述第四npn晶体管Q₄的发射极连接所述第六电阻R₆的一端，所述第六电阻R₆的另一端接地。

进一步地，所述第一电阻R₁为可修调电阻，所述第二电阻R₂和所述第三电阻R₃的阻值相等，所述第四电阻R₄和所述第六电阻R₆的阻值相等，并且所述第五电阻R₅的阻值大于所述第四电阻R₄和所述第六电阻R₆的阻值。

进一步地，所述偏置产生模块20包括：第一P型MOS管Mp₁、第二P型MOS管Mp₂、第三P型MOS管Mp₃、第四P型MOS管Mp₄、第一N型MOS管Mn₁、第一npn晶体管Q₁、第二npn晶体管Q₂、第一电容C₁以及第七电阻R₇；其中，

所述第一P型MOS管Mp₁、第二P型MOS管Mp₂、第三P型MOS管Mp₃和第四P型MOS管Mp₄源极和衬底均与电源电压V_dd相连，且所述第一P型MOS管Mp₁、第二P型MOS管Mp₂、第三P型MOS管Mp₃和第四P型MOS管Mp₄的栅极均相连，并与第二P型MOS管Mp₂的漏极连接构成第一偏置电压生成节点，生成第一偏置电压V₁；

所述第一N型MOS管Mn₁的漏极与所述第二P型MOS管Mp₂的漏极连接，衬底接地，源极与所述第一P型MOS管Mp₁的漏极以及所述第一npn晶体管Q₁的集电极相连，栅极与所述第四P型MOS管Mp₄的漏极相连，且栅极还与一个另一端接地的所述第一电容C₁相连，并且还与所述第一电阻R₁的另一端相连，连接点输出基准电压V_ref；

所述第一npn晶体管Q₁的发射极与所述第七电阻R₇的一端连接，基极与所述第三npn晶体管Q₃的基极相连；

所述第七电阻R₇的另一端接地；

所述第二npn晶体管Q₂的集电极与所述第三P型MOS管Mp₃漏极相连，发射极接地，基极与所述第四npn晶体管Q₄的集电极相连。

进一步地，所述温度保护模块40包括：第七P型MOS管Mp₇、第八P型MOS管Mp₈、第九P型MOS管Mp₉、第十P型MOS管Mp₁₀、第四N型MOS管Mn₄、第五N型MOS管Mn₅、第六N型MOS管Mn₆、第七N型MOS管Mn₇、第八N型MOS管Mn₈、第二电容C₂以及第三电容C₃；其中，

所述第七P型MOS管Mp₇和所述第八P型MOS管Mp₈的源极和衬底均与所述电源电压V_dd相连，所述第七P型MOS管Mp₇的栅极和所述第八P型MOS管Mp₈的栅极相连，并与所述偏置产生模块20中的偏置电压生成节点相连；

所述第四N型MOS管Mn₄的漏极连接所述第七P型MOS管Mp₇的漏极以及所述第五N型MOS管Mn₅的栅极，所述连接节点构成低温保护信号节点，输出低温保护信号V₃，源极和衬底均接地；

所述第五N型MOS管Mn₅的漏极与所述第八P型MOS管Mp₈的漏极相连，连接点为温度保护信号输出节点，输出温度保护信号V_out，所述第五N型MOS管Mn₅的源极和衬底均接地；

所述温度保护信号输出节点还与一端接地的所述第二电容C₂相连；

所述第六N型MOS管Mn₆的漏极与所述温度保护信号输出节点相连，源极和衬底均接地，栅极与所述第七P型MOS管Mp₇的漏极和所述第九P型MOS管Mp₉的漏极均相连；

所述第七P型MOS管Mp₇的源极和衬底均接地；

所述第九P型MOS管Mp₉的源极和衬底均连接所述电源电压V_dd；

所述第七P型MOS管Mp₇的栅极和所述第九P型MOS管Mp₉的栅极均与高温保护信号节点相连；

所述第十P型MOS管Mp₁₀的源极和衬底均连接所述电源电压V_dd，栅极连接所述偏置产生模块20中的偏置电压生成节点，漏极连接所述第八N型MOS管Mn₈的漏极，并与一端接地的所述第三电容C₃连接，连接点为高温保护信号节点，输出高温保护信号V₂；

所述第八N型MOS管Mn₈的源极和衬底均接地，栅极外接输入一个第二偏置电压V_bise。

进一步地，所述第二偏置电压V_bise低于N型MOS管的阈值电压。

进一步地，所述启动电路30包括：第五P型MOS管Mp₅以及第九电阻R₉；其中，

所述第五P型MOS管Mp₅的源极和衬底连接所述电源电压V_dd，栅极连接所述温度保护模块40中的高温保护信号节点，漏极连接所述第九电阻R₉的一端；

所述第九电阻R₉的另一端连接基准产生模块10中的输出基准电压V_ref。

进一步地，所述负反馈嵌位电路50包括：第二N型MOS管Mn₂、第三N型MOS管Mn₃、第六P型MOS管Mp₆以及第八电阻R₈；其中，

所述第二N型MOS管Mn₂的漏极与电源电压V_dd相连，衬底接地，栅极与所述偏置电压产生模块20中的第二npn晶体管Q₂的集电极相连，源极与所述第八电阻R₈的一端连接，且源极还与所述第六P型MOS管Mp₆栅极相连；

所述第八电阻R₈的另一端接地；

所述第六P型MOS管Mp₆的源极与所述输出基准电压V_ref相连，漏极与所述第三N型MOS管Mn₃的漏极和栅极均相连；

第三N型MOS管Mn₃的栅极与所述第四N型MOS管Mn₄的栅极相连，源极和衬底均接地。

本发明的上述技术方案的有益效果如下：

上述方案中，采用无运算放大器的电路结构，通过npn晶体管的连接方式，降低了带隙基准电压源对嵌位电压精确度的要求；通过使用偏置产生模块，代替了传统带隙中的运算放大器，减小了功耗以及电路结构的面积；通过增加温度监测功能，在应用中省略了专门的温度保护电路。

附图说明

图1为传统带隙基准电压源的传统结构；

图2为本发明实施例的带隙电压基准源的电路结构示意图；

图3为本发明实施例的带隙电压基准源输出电压的温度特性示意图；

图4为本发明实施例的电路的电源抑制比仿真结果；

图5为本发明实施例电路的输出基准电压随电源电压的变化情况；

图6为本发明实施例的温度保护信号V_out随温度的变化情况；

图7为本发明实施例的电路在启动过程中重要节点的电压变化情况。

具体实施方式

为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

本发明针对现有的带隙电压基准源电路包含运算放大器，运放的功耗和芯片面积相对较大，在一些低功耗系统(如能量获取系统中的Boost模块)中的应用受到限制，且运放失配造成的失调电压以及噪声对带隙基准电压源的精度产生较大影响，以及现有电路系统中一般都需要单独设计温度保护模块，增加了芯片面积和功耗的问题，提供一种具有温度监测功能的BiCMOS无运放带隙电压基准源。

如图2所示，本发明实施例的所述具有温度监测功能的BiCMOS无运放带隙电压基准源，包括：基准产生模块10、与所述基准产生模块10连接的偏置产生模块20、与所述偏置产生模块20连接的温度保护模块40、与所述温度保护模块40连接的启动电路30、以及与所述偏置产生模块20、启动电路30和温度保护模块40均连接的负反馈嵌位电路50；其中，

所述基准产生模块10生成经一阶温度补偿的基准电压V_ref；

所述偏置产生模块20产生电压值随温度升高而线性升高的第一偏置电压V₁并辅助基准产生模块10进行电压嵌位；

所述温度保护模块40通过第一偏置电压V₁输出温度保护信号V_out；

所述启动电路30通过温度保护模块40生成的启动使能信号，生成干扰电流，使电路进入正常工作状态；

所述负反馈嵌位电路50用于稳定基准电压V_ref和第一偏置电压V₁。

本发明上述方案，通过使用偏置产生模块，代替了传统带隙中的运算放大器，减小了功耗以及电路结构的面积；通过增加温度监测功能，在应用中省略了专门的温度保护电路。

具体地，本发明实施例的所述基准产生模块10包括：第三npn晶体管Q₃、第四npn晶体管Q₄、第一电阻R₁、第二电阻R₂、第三电阻R₃、第四电阻R₄、第五电阻R₅和第六电阻R₆；其中，

所述第一电阻R₁的一端为电路的输出基准电压V_ref，所述第一电阻R₁的另一端分别连接所述第二电阻R₂、所述第三电阻R₃的一端；

所述第二电阻R₂的另一端连接所述第四电阻R₄的一端以及所述第三npn晶体管Q₃的基极；

所述第四电阻R₄的另一端连接所述第五电阻R₅的一端以及所述第三npn晶体管Q₃的集电极；

所述第三npn晶体管Q₃的发射极直接接地；

所述第五电阻R₅的另一端连接所述第四npn晶体管Q₄的基极；

所述第三电阻R₃的另一端与所述第四npn晶体管Q₄的集电极连接；

所述第四npn晶体管Q₄的发射极连接所述第六电阻R₆的一端，所述第六电阻R₆的另一端接地。

应当说明的是，所述第一电阻R₁为可修调电阻(即阻值大小可以调节)，所述第二电阻R₂和所述第三电阻R₃的阻值相等，所述第四电阻R₄和所述第六电阻R₆的阻值相等，并且所述第五电阻R₅的阻值大于所述第四电阻R₄和所述第六电阻R₆的阻值。

具体地，本发明实施例的所述偏置产生模块20包括：第一P型MOS管Mp₁、第二P型MOS管Mp₂、第三P型MOS管Mp₃、第四P型MOS管Mp₄、第一N型MOS管Mn₁、第一npn晶体管Q₁、第二npn晶体管Q₂、第一电容C₁以及第七电阻R₇；其中，

所述第一P型MOS管Mp₁、第二P型MOS管Mp₂、第三P型MOS管Mp₃和第四P型MOS管Mp₄源极和衬底均与电源电压V_dd(应当说明的是，所述电源电压V_dd只需比基准电压高出一个过驱动电压值)相连，且所述第一P型MOS管Mp₁、第二P型MOS管Mp₂、第三P型MOS管Mp₃和第四P型MOS管Mp₄的栅极均相连，并与第二P型MOS管Mp₂的漏极连接构成第一偏置电压生成节点，生成第一偏置电压V₁；

所述第一N型MOS管Mn₁的漏极与所述第二P型MOS管Mp₂的漏极连接，衬底接地，源极与所述第一P型MOS管Mp₁的漏极以及所述第一npn晶体管Q₁的集电极相连，栅极与所述第四P型MOS管Mp₄的漏极相连，且栅极还与一个另一端接地的所述第一电容C₁相连，并且还与所述第一电阻R₁的另一端相连，连接点输出基准电压V_ref；

所述第一npn晶体管Q₁的发射极与所述第七电阻R₇的一端连接，基极与所述第三npn晶体管Q₃的基极相连；

所述第七电阻R₇的另一端接地；

所述第二npn晶体管Q₂的集电极与所述第三P型MOS管Mp₃漏极相连，发射极接地，基极与所述第四npn晶体管Q₄的集电极相连。

具体地，本发明实施例的所述温度保护模块40包括：第七P型MOS管Mp₇、第八P型MOS管Mp₈、第九P型MOS管Mp₉、第十P型MOS管Mp₁₀、第四N型MOS管Mn₄、第五N型MOS管Mn₅、第六N型MOS管Mn₆、第七N型MOS管Mn₇、第八N型MOS管Mn₈、第二电容C₂以及第三电容C₃；其中，

所述第七P型MOS管Mp₇和所述第八P型MOS管Mp₈的源极和衬底均与所述电源电压V_dd相连，所述第七P型MOS管Mp₇的栅极和所述第八P型MOS管Mp₈的栅极相连，并与所述偏置产生模块20中的偏置电压生成节点相连；

所述第四N型MOS管Mn₄的漏极连接所述第七P型MOS管Mp₇的漏极以及所述第五N型MOS管Mn₅的栅极，所述连接节点构成低温保护信号节点，输出低温保护信号V₃，源极和衬底均接地；

所述第五N型MOS管Mn₅的漏极与所述第八P型MOS管Mp₈的漏极相连，连接点为温度保护信号输出节点，输出温度保护信号V_out，所述第五N型MOS管Mn₅的源极和衬底均接地；

所述温度保护信号输出节点还与一端接地的所述第二电容C₂相连；

所述第六N型MOS管Mn₆的漏极与所述温度保护信号输出节点相连，源极和衬底均接地，栅极与所述第七P型MOS管Mp₇的漏极和所述第九P型MOS管Mp₉的漏极均相连；

所述第七P型MOS管Mp₇的源极和衬底均接地；

所述第九P型MOS管Mp₉的源极和衬底均连接所述电源电压V_dd；

所述第七P型MOS管Mp₇的栅极和所述第九P型MOS管Mp₉的栅极均与高温保护信号节点相连。

应当说明的是，所述温度保护模块40中还集成有生成启动使能信号的使能信号生成模块41，所述使能信号生成模块41由第十P型MOS管Mp₁₀、第八N型MOS管Mn₈和第三电容C₃组成；其中，所述第十P型MOS管Mp₁₀的源极和衬底均连接所述电源电压V_dd，栅极连接所述偏置产生模块20中的偏置电压生成节点，漏极连接所述第八N型MOS管Mn₈的漏极，并与一端接地的所述第三电容C₃连接，连接点为高温保护信号节点，输出高温保护信号V₂，这里应当说明的是，所述高温保护信号节点在电路启动过程中输出的信号作为启动使能信号，生成干扰电流，使电路进入正常工作状态，而当电路处于正常工作状态时，此高温保护信号节点输出的信号便为高温保护信号；所述第八N型MOS管Mn₈的源极和衬底均接地，栅极外接输入一个第二偏置电压V_bise。

应当说明的是，所述第二偏置电压V_bise为所述第八N型MOS管Mn₈的栅极外接的偏置电压，且所述第二偏置电压V_bise低于N型MOS管的阈值电压约90mA，例如，当所述第八N型MOS管Mn₈的阈值电压为393mV时，所述第二偏置电压可以设置为290mV。

本发明实施例的所述启动电路30包括：第五P型MOS管Mp₅以及第九电阻R₉；其中，

所述第五P型MOS管Mp₅的源极和衬底连接所述电源电压V_dd，栅极连接所述温度保护模块40中的高温保护信号节点，漏极连接所述第九电阻R₉的一端；

所述第九电阻R₉的另一端连接基准产生模块10中的输出基准电压V_ref。

本发明实施例的所述负反馈嵌位电路50包括：第二N型MOS管Mn₂、第三N型MOS管Mn₃、第六P型MOS管Mp₆以及第八电阻R₈；其中，

所述第二N型MOS管Mn₂的漏极与电源电压V_dd相连，衬底接地，栅极与所述偏置电压产生模块20中的第二npn晶体管Q₂的集电极相连，源极与所述第八电阻R₈的一端连接，且源极还与所述第六P型MOS管Mp₆栅极相连；

所述第八电阻R₈的另一端接地；

所述第六P型MOS管Mp₆的源极与所述输出基准电压V_ref相连，漏极与所述第三N型MOS管Mn₃的漏极和栅极均相连；

第三N型MOS管Mn₃的栅极与所述第四N型MOS管Mn₄的栅极相连，源极和衬底均接地。

下面对本发明的上述实施例的工作原理举例说明如下。

本发明实例的带隙基准电压源电路结构如图2所示，包括基准产生模块10、偏置产生模块20、启动电路30、负反馈嵌位电路50、温度保护模块40五部分。

其中基准产生模块10中，由于I₂通过R₂和R₄流过npn晶体管Q₃，电流I₃通过电阻R₃流过晶体管Q₄。由图1可知：V_be3＝V_a，同时有V_be4＝V_a-I₂R₄-I₃R₆，因此：ΔV_be＝V_be3-V_be4＝I₂R₄+I₃R₆；

又因为晶体管Q₄面积为Q₃面积的6倍，因此可知且I₂+I₃＝I₁，R₄＝R₆，则： $I_1{R}_4=V_T\ln 6=\frac{\mathrm{KT}}{q}\ln 6\frac{I_2}{I_3}.$

利用npn晶体管Q₃和偏置产生模块20中的晶体管Q₂将两个管子基极电压V_a和V_b近似嵌位为近似相等，等于V_be，又知道电阻R₂和R₃相等，因此分别从电阻R₂和R₃上流过的电流I₂和I₃近似相等，同时可以通过调节Mp₃管子的尺寸调节Q₂晶体管的集电极电流I₅，使其近似等于I₂，则V_be2更接近于V_be3，即I₂更接近于I₃，则：

$I_1{R}_4=V_T\ln 6=\frac{\mathrm{KT}}{q}\ln 6$

$I_1=\frac{\mathrm{KT}\ln 6}{q{R}_4}$

可看出I₁是与绝对温度成正比的PTAT电流。输出基准电压可得：

$\begin{array}{c}{V}_{\mathrm{ref}}=I_1{R}_1+I_2{R}_2+V_{\mathrm{be}3}\\ =\frac{\mathrm{KT}\ln 6}{q{R}_4}(R_1+\frac{R_2}{2})+V_{\mathrm{be}3}\end{array}$

由上式可看出式中第一项为正温度系数项，第二项为负温度系数项，因此调节第一项中绝对温度T的系数，即R₁+R₂/2与R₄的比值，即可实现正负温度系数的抵消，使基准电压V_ref在一定温度范围内随温度的变化很小,输出基准电压V_ref在-20℃到110℃范围内的随温度的变化如图3所示，电压变化范围只有2.378mV，温度系数约为15ppm/℃。

偏置产生模块20中PMOS管Mp₁、Mp₂、Mp₃、Mp₄组成了电流镜，四个管子的宽长比相同，Mp₁的m＝3，Mp₂的m＝1，Mp₃的m＝4，Mp₄的m＝14。因此I₄＝I₅，又因为V_a＝V_b,所以：V_be2-V_be1＝V_Tln2＝I₄R₇，因此I₄也为PTAT电流，生成的第一偏置电压V₁也为随温度线性升高的电压，该电压可输入到温度保护模块40，来嵌位一个合适的温度范围。偏置产生模块20中的第一N型MOS管Mn₁的栅极和基准电压V_ref相连，并且连接了负反馈嵌位电路50中Mp₆管的源极，负反馈嵌位电路50稳定了第一偏置电压V₁的值，使第一偏置电压V₁电压值约比电源电压V_dd低一个阈值电压V_th值，稳定了偏置产生模块20中的电流，稳定了工作点。电路正常工作时，启动电路30关断，因此该负反馈嵌位电路50中的第六P型MOS管Mp₆上流过的电流为I₆，因此电流关系为：I＝I₁+I₆，因此，该负反馈嵌位电路50的分流作用同样也稳定了输出基准电压V_ref的大小，增大了该电路的电源抑制比，对本发明电路的电源抑制比的仿真结果如图4所示，可知该带隙基准在低频时的电源抑制比可达到-72.35dB。同时电源电压V_dd对输出电压的影响很小，且电源电压V_dd可降至比输出基准电压V_ref高一个过驱动电压的值附近，图5反映了带隙基准电路输出基准电压随电源电压变化情况。

温度保护模块40中温度嵌位功能的实现需要上文中提到的偏置产生模块20，其生成的第一偏置电压V₁随温度呈线性升高状态，且电压值大约比电源电压V_dd低一个阈值电压，因此可以调节第七P型MOS管Mp₇的尺寸，进而调节其阈值电压大小，在温度低于低温度阈值时，第一偏置电压V₁降低使第七P型MOS管Mp₇从亚阈值变为导通，此时低温保护信号V₃从低电平变为高电平，第五N型MOS管Mn₅导通，温度保护信号V_out电平变为低电平。同时调节第十P型MOS管Mp₁₀的尺寸，在温度升高到高温阈值时，第一偏置电压V₁升高使第十P型MOS管Mp₁₀从导通变为亚阈值，高温保护信号V₂从高电平跳变为低电平，即第六N型MOS管Mn₆从关断状态变为导通状态，温度保护信号V_out电平同样也会变低，图6反映了温度保护信号V_out随温度的变化，由图可知本发明实例的温度保护范围为-46℃～120℃。

同时温度保护模块40中的一部分在电路启动时还可作为启动电路的启动信号生成模块41，生成的高温保护信号V₂即为启动信号。当电路的电源电压V_dd从零上升到某个电压值时，由于没有电源到地的通路，第一偏置电压V₁与电源电压V_dd等值升高，由于第八N型MOS管Mn₈的栅极上加了外置的第二偏置电压V_bise，高温保护信号V₂开始处于低电平，启动电路30中的第五P型MOS管Mp₅导通，由于第六P型MOS管Mp₆的其栅极电平为低电平零，因此第五P型MOS管Mp₅、第九电阻R₉、第六P型MOS管Mp₆和第三N型MOS管Mn₃通路导通，使基准电压V_ref生成激励电压，进而生成扰动电流，电路产生从电源到地的电流通路，第一偏置电压V₁下到低于电源电压V_dd一个阈值电压值左右，在合理温度范围内，第十P型MOS管Mp₁₀给第三电容C₃充电，高温保护信号V₂的电压逐渐升高，启动电路30中的第五P型MOS管Mp₅关断，且只有当高温保护信号V₂的电压升高到一定值时，温度保护信号V_out的电平才升高。因此温度保护信号V_out电平可作为电路系统中其他模块的使能端，当温度保护信号V_out电平为高时说明带隙电路已经启动且处于合适的温度范围内，当温度保护信号V_out电平为低时说明带隙电路没有启动或电路处于不适合工作的极限温度环境下。图7反映了电路在上电初始阶段，电路中第一偏置电平V₁，高温保护信号V₂(即启动信号)以及输出基准电压V_ref的变化情况，由图7可看出电源电压稳定后电路启动需要约15us左右。

由于本带隙电压基准源特殊的无运放结构，节省了电路功耗，且具有温度保护功能，省略了专门的温度保护电路。本电路在27℃环境下，工作在2V电源电压时，功耗可低至8.2μw，符合低功耗应用的特点。

本发明上述实施例的所述带隙基准电路为具有温度保护功能、低压低功耗的新型无运放带隙电压基准电路，包含基准产生模块、偏置产生模块、启动电路、负反馈嵌位、温度保护模块五部分。该电路使用了npn晶体管特殊的连接方式，无需精确嵌位电压即可生成PTAT电流，降低了带隙基准电压源对于电压嵌位精确度的要求；电路中使用了偏置产生模块，代替了传统带隙中的运算放大器进行电压近似嵌位，减小了运放所需的功耗以及版图面积；电路中偏置产生模块生成的偏置与温度呈线性关系，又可用来生成温度保护信号，使能系统中其他模块，在应用中可省略专门的温度保护电路；同时温度保护模块的一部分在电路启动时也可作为启动电路的启动信号生成模块，使能启动模块生成扰动电流，简化了电路结构。

以上所述的是本发明的优选实施方式，应当指出对于本技术领域的普通人员来说，在不脱离本发明所述原理前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种具有温度监测功能的BiCMOS无运放带隙电压基准源，其特征在于，包括：基准产生模块(10)、与所述基准产生模块(10)连接的偏置产生模块(20)、与所述偏置产生模块(20)连接的温度保护模块(40)、与所述温度保护模块(40)连接的启动电路(30)、以及与所述偏置产生模块(20)、启动电路(30)和温度保护模块(40)均连接的负反馈嵌位电路(50)；其中，

所述基准产生模块(10)生成基准电压(V_ref)；

所述偏置产生模块(20)产生第一偏置电压(V₁)并辅助基准产生模块(10)进行电压嵌位；

所述温度保护模块(40)通过第一偏置电压(V₁)输出温度保护信号(V_out)；

所述启动电路(30)通过温度保护模块(40)生成的启动使能信号，生成干扰电流，使电路进入正常工作状态；

所述负反馈嵌位电路(50)用于稳定基准电压(V_ref)和第一偏置电压(V₁)。

2.根据权利要求1所述的BiCMOS无运放带隙电压基准源，其特征在于，所述基准产生模块(10)包括：第三npn晶体管(Q₃)、第四npn晶体管(Q₄)、第一电阻(R₁)、第二电阻(R₂)、第三电阻(R₃)、第四电阻(R₄)、第五电阻(R₅)和第六电阻(R₆)；其中，

所述第一电阻(R₁)的一端为电路的输出基准电压(V_ref)，所述第一电阻(R₁)的另一端分别连接所述第二电阻(R₂)、所述第三电阻(R₃)的一端；

所述第二电阻(R₂)的另一端连接所述第四电阻(R₄)的一端以及所述第三npn晶体管(Q₃)的基极；

所述第四电阻(R₄)的另一端连接所述第五电阻(R₅)的一端以及所述第三npn晶体管(Q₃)的集电极；

所述第三npn晶体管(Q₃)的发射极直接接地；

所述第五电阻(R₅)的另一端连接所述第四npn晶体管(Q₄)的基极；

所述第三电阻(R₃)的另一端与所述第四npn晶体管(Q₄)的集电极连接；

所述第四npn晶体管(Q₄)的发射极连接所述第六电阻(R₆)的一端，所述第六电阻(R₆)的另一端接地。

3.根据权利要求2所述的BiCMOS无运放带隙电压基准源，其特征在于，所述第一电阻(R₁)为可修调电阻，所述第二电阻(R₂)和所述第三电阻(R₃)的阻值相等，所述第四电阻(R₄)和所述第六电阻(R₆)的阻值相等，并且所述第五电阻(R₅)的阻值大于所述第四电阻(R₄)和所述第六电阻(R₆)的阻值。

4.根据权利要求2所述的BiCMOS无运放带隙电压基准源，其特征在于，所述偏置产生模块(20)包括：第一P型MOS管(Mp₁)、第二P型MOS管(Mp₂)、第三P型MOS管(Mp₃)、第四P型MOS管(Mp₄)、第一N型MOS管(Mn₁)、第一npn晶体管(Q₁)、第二npn晶体管(Q₂)、第一电容(C₁)以及第七电阻(R₇)；其中，

所述第一P型MOS管(Mp₁)、第二P型MOS管(Mp₂)、第三P型MOS管(Mp₃)和第四P型MOS管(Mp₄)源极和衬底均与电源电压(V_dd)相连，且所述第一P型MOS管(Mp₁)、第二P型MOS管(Mp₂)、第三P型MOS管(Mp₃)和第四P型MOS管(Mp₄)的栅极均相连，并与第二P型MOS管(Mp₂)的漏极连接构成第一偏置电压生成节点，生成第一偏置电压(V₁)；

所述第一N型MOS管(Mn₁)的漏极与所述第二P型MOS管(Mp₂)的漏极连接，衬底接地，源极与所述第一P型MOS管(Mp₁)的漏极以及所述第一npn晶体管(Q₁)的集电极相连，栅极与所述第四P型MOS管(Mp₄)的漏极相连，且栅极还与一个另一端接地的所述第一电容(C₁)相连，并且还与所述第一电阻(R₁)的另一端相连，连接点输出基准电压(V_ref)；

所述第一npn晶体管(Q₁)的发射极与所述第七电阻(R₇)的一端连接，基极与所述第三npn晶体管(Q₃)的基极相连；

所述第七电阻(R₇)的另一端接地；

所述第二npn晶体管(Q₂)的集电极与所述第三P型MOS管(Mp₃)漏极相连，发射极接地，基极与所述第四npn晶体管(Q₄)的集电极相连。

5.根据权利要求4所述的BiCMOS无运放带隙电压基准源，其特征在于，所述温度保护模块(40)包括：第七P型MOS管(Mp₇)、第八P型MOS管(Mp₈)、第九P型MOS管(Mp₉)、第十P型MOS管(Mp₁₀)、第四N型MOS管(Mn₄)、第五N型MOS管(Mn₅)、第六N型MOS管(Mn₆)、第七N型MOS管(Mn₇)、第八N型MOS管(Mn₈)、第二电容(C₂)以及第三电容(C₃)；其中，

所述第七P型MOS管(Mp₇)和所述第八P型MOS管(Mp₈)的源极和衬底均与所述电源电压(V_dd)相连，所述第七P型MOS管(Mp₇)的栅极和所述第八P型MOS管(Mp₈)的栅极相连，并与所述偏置产生模块(20)中的偏置电压生成节点相连；

所述第四N型MOS管(Mn₄)的漏极连接所述第七P型MOS管(Mp₇)的漏极以及所述第五N型MOS管(Mn₅)的栅极，所述连接节点构成低温保护信号节点，输出低温保护信号(V₃)，源极和衬底均接地；

所述第五N型MOS管(Mn₅)的漏极与所述第八P型MOS管(Mp₈)的漏极相连，连接点为温度保护信号输出节点，输出温度保护信号(V_out)，所述第五N型MOS管(Mn₅)的源极和衬底均接地；

所述温度保护信号输出节点还与一端接地的所述第二电容(C₂)相连；

所述第六N型MOS管(Mn₆)的漏极与所述温度保护信号输出节点相连，源极和衬底均接地，栅极与所述第七P型MOS管(Mp₇)的漏极和所述第九P型MOS管(Mp₉)的漏极均相连；

所述第七P型MOS管(Mp₇)的源极和衬底均接地；

所述第九P型MOS管(Mp₉)的源极和衬底均连接所述电源电压(V_dd)；

所述第七P型MOS管(Mp₇)的栅极和所述第九P型MOS管(Mp₉)的栅极均与高温保护信号节点相连；

所述第十P型MOS管(Mp₁₀)的源极和衬底均连接所述电源电压(V_dd)，栅极连接所述偏置产生模块(20)中的偏置电压生成节点，漏极连接所述第八N型MOS管(Mn₈)的漏极，并与一端接地的所述第三电容(C₃)连接，连接点为高温保护信号节点，输出高温保护信号(V₂)；

所述第八N型MOS管(Mn₈)的源极和衬底均接地，栅极外接输入一个第二偏置电压(V_bise)。

6.根据权利要求5所述的BiCMOS无运放带隙电压基准源，其特征在于，所述第二偏置电压(V_bise)低于N型MOS管的阈值电压。

7.根据权利要求5所述的BiCMOS无运放带隙电压基准源，其特征在于，所述启动电路(30)包括：第五P型MOS管(Mp₅)以及第九电阻(R₉)；其中，

所述第五P型MOS管(Mp₅)的源极和衬底连接所述电源电压(V_dd)，栅极连接所述温度保护模块(40)中的高温保护信号节点，漏极连接所述第九电阻(R₉)的一端；

所述第九电阻(R₉)的另一端连接基准产生模块(10)中的输出基准电压(V_ref)。

8.根据权利要求7所述的BiCMOS无运放带隙电压基准源，其特征在于，所述负反馈嵌位电路(50)包括：第二N型MOS管(Mn₂)、第三N型MOS管(Mn₃)、第六P型MOS管(Mp₆)以及第八电阻(R₈)；其中，

所述第二N型MOS管(Mn₂)的漏极与电源电压(V_dd)相连，衬底接地，栅极与所述偏置电压产生模块(20)中的第二npn晶体管(Q₂)的集电极相连，源极与所述第八电阻(R₈)的一端连接，且源极还与所述第六P型MOS管(Mp₆)栅极相连；

所述第八电阻(R₈)的另一端接地；

所述第六P型MOS管(Mp₆)的源极与所述输出基准电压(V_ref)相连，漏极与所述第三N型MOS管(Mn₃)的漏极和栅极均相连；

第三N型MOS管(Mn₃)的栅极与所述第四N型MOS管(Mn₄)的栅极相连，源极和衬底均接地。