KR100456194B1 - 정전압 발생회로 - Google Patents
정전압 발생회로 Download PDFInfo
- Publication number
- KR100456194B1 KR100456194B1 KR10-2004-0000160A KR20040000160A KR100456194B1 KR 100456194 B1 KR100456194 B1 KR 100456194B1 KR 20040000160 A KR20040000160 A KR 20040000160A KR 100456194 B1 KR100456194 B1 KR 100456194B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- output
- collector
- resistor
- emitter
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
Description
Claims (3)
- 정전압 발생 칩의 회로에 있어서,전류 미러 형식으로 각각의 회로에 전류를 공급하는 바이어스 회로부와;두개의 저항과 두개의 트랜지스터로 구성된 전형적인 밴드갭 볼테지 레퍼런스 회로로서 기준전압을 발생하는 기준전압발생부와;평소에 동작하지 않다가 온도가 높아지면 동작되어 출력전압을 떨어뜨리기 위한 온도보호회로와;출력에 어느 이상의 전류가 흐르면 이회로가 동작하여 출력전압을 떨어뜨려 과전류를 보호하는 과전류 보호회로부와;출력에 충분한 전류를 공급하기 위한 출력 버퍼회로부로 구성되고,상기 바이어스 회로부는,에미터에 입력전원을 인가받는 3개의 피앤피 트랜지스터(Q1 -Q3)의 베이스가 상기 트랜지스터(Q1)의 콜렉터와 공통접속 되어 상기 출력버퍼회로부(50)에 출력바이어스를 출력함과 아울러 저항(R1)을 통해서는 상기 기준전압 발생부(20)의 바이어스 전원으로 출력하고, 그 저항(R1)의 출력을 상기 피앤피 트랜지스터(Q3)의 콜렉터 출력에 의해 제어되는 앤피앤 트랜지스터(Q4) 및 병렬 접속된 저항(R2)을 통한후, 상기 피앤피 트랜지스터(Q2)의 출력에 의해 제어되는 앤피앤 트랜지스터(Q5)의 출력과 함께 저항(R3)에 접속하고, 상기 피앤피 트랜지스터(Q2)의 출력에 의해 제어되는 앤피앤 트랜지스터(Q6)의 출력을 상기 저항(R3)의 출력과 함께 상기 각부의 바이어스전원으로 출력하도록 구성되고,상기 기준전압 발생부는,저항(R4)을 통해서 입력전압(IN)을 에미터에 인가받는 두개의 피앤피 트랜지스터(Q7, Q8)의 공통 베이스에 상기 바이어스 회로부(10)의 저항(R1) 출력이 연결되고, 그 트랜지스터(Q8)의 콜렉터가 트랜지스터(Q9, Q10, Q11)의 에미터에 공통으로 연결되며, 상기 2개의 피앤피 트랜지스터(Q9, Q10)의 베이스가 공통으로 피앤피 트랜지스터(Q9)의 콜렉터와 앤피앤 트랜지스터(Q12)의 콜렉터에 연결되며, 그 앤피앤 트랜지스터(Q12)의 에미터가 저항(R5)을 통한 후 앤피앤 트랜지스터(Q13)의 에미터와 저항(R6)에 연결되고, 그 저항(R6)이 저항(R8)을 통해 그라운드단자(GND)에 연결되며, 상기 바이어스부(10)의 트랜지스터(Q6)의 에미터 출력이 트랜지스터(Q12),(Q13)의 베이스와 피앤피 트랜지스터(Q11)의 콜렉터에 연결되며, 상기 피앤피 트랜지스터(Q11)의 베이스가 상기 피앤피 트랜지스터(Q10)의 베이스와 앤피앤 트랜지스터(Q13)의 콜렉터에 연결됨과 아울러 콘덴서(C1)을 통해서 상기 저항(R6)의 접속점에 연결되어 구성되며,상기 온도보상회로부는,에미터에 저항(R10)을 통해 입력전압(IN)이 인가되는 2개의 피앤피 트랜지스터(Q14, Q15)의 베이스에 상기 바이어스회로부(10)의 저항(R1)의 출력이 공통으로 인가되고, 그 피앤피 트랜지스터(Q14)의 콜랙터가 앤피앤 트랜지스터(Q16)의 베이스에 인가된과 아울러 저항(R7)을 통해서 상기 바이어스 회로부(10)의 트랜지스터(Q6)의 에미터 출력에 연결되며, 상기 피앤피 트랜지스터(Q15)의 콜렉터가 상기 바이어스 회로부(10)의 트랜지스터(Q6)의 출력에 연결되고, 상기 앤피앤트랜지스터(Q16)의 콜렉터는 상기 기준전압 발생부(20)의 트랜지스터(Q8)의 콜렉터 출력단에 연결되고, 에미터는 상기 바이어스 회로부(10)의 트랜지스터(Q6)의 에미터 출력단에 연결되어 구성되고,상기 과전류 보호회로는,상기 기준전압 발생부(20)의 트랜지스터(Q8)의 콜렉터 출력이 피앤피 트랜지스터(Q17)의 에미터에 연결되고, 상기 기준전압 발생부(20)의 트랜지스터(Q7)의 출력이 상기 앤피앤 트랜지스터(Q17)의 베이스와, 앤피앤 트랜지스터(Q18)의 콜렉터와, 콘덴서(C2) 및 피앤피 트랜지스터(Q19)의 에미터에 연결되고, 상기 앤피앤 트랜지스터(Q17)의 콜렉터가 상기 앤피앤 트랜지스터(Q18)의 에미터 및 상기 피앤피 트랜지스터(Q19)의 콜렉터, 피앤피 트랜지스터의 콜렉터에 접속되고, 상기 기준전압 발생부(20)의 트랜지스터(Q8)의 콜렉터 출력을 베이스에 인가받고 콜렉터가 상기 입력전원(IN)에 연결된 앤피앤 트랜지스터(Q21)의 에미터가 상기 피앤피 트랜지스터(Q19, Q20)의 베이스에 공통 접속됨과 아울러 저항(R9)을 통해 그들의 콜렉터에 접속되며, 그 콜렉터 공통 접속점이 상기 바이어스 발생부(10)의 트랜지스터(Q6)의 에미터 출력에 연결되고, 상기 콘덴서(C2)가 상기 앤피엔 트랜지스터(Q18)의 베이스에 접속된 후 저항(R16)을 통해서 앤피앤 트랜지스터(Q27)의 콜렉터와 출력버퍼회로부(50)에 연결되고, 저항(R17)을 더 통해서 상기 트랜지스터(Q27)의 베이스에 접속되며, 그 트랜지스터(Q27)의 에미터가 출력단(Out1)과 상기 바이어스 발생부(10)의 트랜지스터(Q6)의 에미터출력단에 연결되고, 저항(R18)을 통해서 그라운드(GND)단에 연결되어 구성된 것을 특징으로 하는 정전압 회로.
- 삭제
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2004-0000160A KR100456194B1 (ko) | 2004-01-02 | 2004-01-02 | 정전압 발생회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2004-0000160A KR100456194B1 (ko) | 2004-01-02 | 2004-01-02 | 정전압 발생회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100456194B1 true KR100456194B1 (ko) | 2004-11-09 |
Family
ID=49516268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2004-0000160A KR100456194B1 (ko) | 2004-01-02 | 2004-01-02 | 정전압 발생회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100456194B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100972368B1 (ko) | 2010-04-26 | 2010-07-26 | (주) 파워에이앤디 | Led 램프 조도제어용 보호회로 |
KR101240910B1 (ko) | 2010-10-07 | 2013-03-11 | 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 | 정전압 전원 회로 |
CN104111688A (zh) * | 2014-05-13 | 2014-10-22 | 西安电子科技大学昆山创新研究院 | 一种具有温度监测功能的BiCMOS无运放带隙电压基准源 |
-
2004
- 2004-01-02 KR KR10-2004-0000160A patent/KR100456194B1/ko active IP Right Grant
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100972368B1 (ko) | 2010-04-26 | 2010-07-26 | (주) 파워에이앤디 | Led 램프 조도제어용 보호회로 |
KR101240910B1 (ko) | 2010-10-07 | 2013-03-11 | 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 | 정전압 전원 회로 |
CN104111688A (zh) * | 2014-05-13 | 2014-10-22 | 西安电子科技大学昆山创新研究院 | 一种具有温度监测功能的BiCMOS无运放带隙电压基准源 |
CN104111688B (zh) * | 2014-05-13 | 2016-04-13 | 西安电子科技大学昆山创新研究院 | 一种具有温度监测功能的BiCMOS无运放带隙电压基准源 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930006304B1 (ko) | 온도검출회로 | |
KR100456194B1 (ko) | 정전압 발생회로 | |
JPS6145315A (ja) | 基準電圧発生回路 | |
JPS6059807A (ja) | トランジスタ保護回路 | |
JP2022072600A5 (ko) | ||
US7012469B2 (en) | Integrated circuit device having high efficiency at the time of low power output | |
GB2355552A (en) | Electronic circuit for supplying a reference current | |
JP4403113B2 (ja) | 定電圧電源 | |
JP3710616B2 (ja) | トランジスタ保護回路および出力電力増幅回路 | |
JP2709033B2 (ja) | 定電圧発生回路 | |
KR100523799B1 (ko) | 정전압 발생회로 | |
JP3425961B2 (ja) | 制御回路装置 | |
JP4259860B2 (ja) | ザッピング回路 | |
KR100189776B1 (ko) | 히스테리시스를 갖는 서멀 셧트 다운회로 | |
KR100601254B1 (ko) | 쇼트 방지기능을 갖는 레귤레이터 장치 | |
KR200323428Y1 (ko) | 정전압 발생회로 | |
US5877655A (en) | Device for limiting the output current of an operational amplifier | |
JP4646470B2 (ja) | コンパレータ回路 | |
KR100208682B1 (ko) | 전류원 회로 | |
JP3138187B2 (ja) | 基準電圧発生回路 | |
KR0155339B1 (ko) | 히스테리시스를 갖는 서멀 셧트 다운 회로 | |
JP2961909B2 (ja) | バッファアンプ | |
JPH0259630A (ja) | 温度検出回路 | |
JPH09305245A (ja) | リモートセンス式電源装置 | |
CN103677057A (zh) | 一种电压调节器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
A302 | Request for accelerated examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120810 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20130926 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20140930 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20150908 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20161012 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20170728 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20181001 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20190930 Year of fee payment: 16 |