KR101240910B1 - 정전압 전원 회로 - Google Patents

정전압 전원 회로 Download PDF

Info

Publication number
KR101240910B1
KR101240910B1 KR1020110101628A KR20110101628A KR101240910B1 KR 101240910 B1 KR101240910 B1 KR 101240910B1 KR 1020110101628 A KR1020110101628 A KR 1020110101628A KR 20110101628 A KR20110101628 A KR 20110101628A KR 101240910 B1 KR101240910 B1 KR 101240910B1
Authority
KR
South Korea
Prior art keywords
output
voltage
terminal
current
overcurrent protection
Prior art date
Application number
KR1020110101628A
Other languages
English (en)
Other versions
KR20120036276A (ko
Inventor
게이조오 미즈이
Original Assignee
세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 filed Critical 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Publication of KR20120036276A publication Critical patent/KR20120036276A/ko
Application granted granted Critical
Publication of KR101240910B1 publication Critical patent/KR101240910B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/025—Current limitation using field effect transistors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

정전압 전원 회로에 있어서, 과전류로서의 제한 전류값의 허용 범위가 상이한 복수의 사양에 대응 가능하게 하는 것이다. 정전압 전원 회로(30)는, 단자로서 Vcc 단자, C- 단자, C+ 단자, CPO 단자, REGIN 단자, REGO 단자를 갖고, 내부에 승압 회로부(32), 정전압 회로부(34), 수직 하강형 과전류 보호 회로부(36), 출력 전압 의존형 과전류 보호 회로부(38)를 내장하는 반도체 집적 회로이다. 수직 하강형 과전류 보호 회로부(36)에서의 출력 전류 검출은 CPO 단자와 REGIN 단자의 사이에 직렬로 접속되어 배치되는 외부 저항(20)을 사용하여 행해지고, 출력 전압 의존형 과전류 보호 회로부(38)에서의 출력 전류 검출은 내장 저항(76)을 사용하여 행해진다.

Description

정전압 전원 회로 {CONSTANT VOLTAGE POWER SUPPLY CIRCUIT}
본 발명은 정전압 전원 회로에 관한 것이며, 특히 과전류 보호 기능을 갖는 정전압 전원 회로에 관한 것이다.
시리즈 레귤레이터를 구성하는 정전압 전원 회로의 과전류 보호로서는, 출력 전류가 소정의 전류값 이상으로 되는 것을 방지하는 전류 제한 회로와, 출력 단락 시의 출력 전류를 제한하는 과전류 보호 회로가 알려져 있다.
예를 들어, 특허문헌 1에는 입력 전압이 과전류 검출용 저항과 직렬 트랜지스터의 직렬 회로에 입력되어 안정화되어 부하에 안정화 전압으로서 출력되는 직류 안정화 전원 회로에 있어서, 과전류 검출용 저항으로 과전류를 검출하여 제어용 트랜지스터의 작용에 의해, 출력 전류가 제한을 초과하면 그 제한 전류인 채로 출력 전압을 서서히 낮추는 수직 하강 특성이 사용되는 것이 설명되어 있다. 또한, 이 수직 하강 특성에서는 출력 단락 시에 있어서 입력 전압에 거의 동등한 전압이 직렬 트랜지스터의 드레인ㆍ소스간에 걸리므로, 이 전압과 출력 전류의 곱으로 구해지는 손실이 크고 직렬 트랜지스터의 부하가 커지기 때문에, 출력 전압에 의존하여 출력 전류를 단계적으로 작게 하는 「ア」자 특성 또는 「フ」자 특성을 수직 하강 특성에 대신하여 사용하는 것이 설명되어 있다.
일본 특허 공개 평8-115135호 공보
정전압 전원 회로에 과전류 보호 기능을 집적화하는 것은 가능하지만, IC 내장 소자의 편차에 의해 과전류로서 제한되는 전류값이 변동되는 일이 발생할 수 있다. 정전압 전원 회로의 용도에 따라서는, 과전류로서의 제한 전류값을 보다 엄격하게 관리하고자 하는 경우가 있다. 한편으로 그다지 엄격하게 제한 전류값을 관리하지 않아도 되는 용도도 있다.
이와 같이 용도에 따라 과전류로서의 제한 전류값의 허용 범위가 상이하므로, 각각에 대응하기 위해서는 용도마다 과전류 보호 기능의 사양을 다르게 한 정전압 전원 회로를 정렬시킬 필요가 있다.
본 발명의 목적은 과전류로서의 제한 전류값의 허용 범위가 상이한 복수의 사양에 대응 가능한 정전압 전원 회로를 제공하는 것이다.
본 발명에 관한 정전압 전원 회로는, 출력 제어 트랜지스터의 출력 단자로부터 출력되는 출력 전류가 미리 정한 제1 설정값을 초과할 때에, 출력 단자로부터 출력되는 출력 전압의 저하에 의존시켜, 출력 전류를 제1 설정값으로부터 저하시키는 출력 전압 의존형 과전류 보호 회로부와, 출력 제어 트랜지스터의 출력 단자로부터 출력되는 출력 전류를 외부 저항에 의해 검출하고, 검출된 출력 전류가 제1 설정값보다도 작은 값의 미리 정한 제2 설정값을 초과할 때에, 출력 전류를 제2 설정값인 채로 출력 전압을 저하시키는 수직 하강형 과전류 보호 회로부를 구비하는 것를 특징으로 한다.
상기 구성에 의해, 정전압 전원 회로는, 출력 전압 의존형 과전류 보호 회로부와, 외부 저항을 사용하는 수직 하강형 과전류 보호 회로부를 모두 구비한다. 따라서, 1개의 정전류 전원 회로에서, 용도에 따라 고정밀한 외부 저항에 의해 과전류에서의 제한 전류값을 엄격하게 관리하는 수직 하강형 과전류 보호 기능을 사용할 수도 있고, 외부 저항을 사용하지 않고 출력 전압 의존형 과전류 보호 기능을 사용할 수도 있다.
도 1은 본 발명에 관한 실시 형태의 정전압 전원 회로의 구성을 설명하는 도면.
도 2는 본 발명에 관한 실시 형태의 정전압 전원 회로에서의 승압 회로부의 작용의 전반 부분을 설명하는 도면.
도 3은 도 2에 계속해서 승압 회로부의 작용의 전반 부분을 설명하는 도면.
도 4는 본 발명에 관한 실시 형태의 정전압 전원 회로에서의 정전압 회로부의 구성을 설명하기 위한 도면.
도 5는 본 발명에 관한 실시 형태의 정전압 전원 회로에서의 수직 하강형 과전류 보호 회로부의 구성을 설명하기 위한 도면.
도 6은 도 5의 수직 하강형 과전류 보호 회로부의 작용을 설명하기 위한 도면.
도 7은 본 발명에 관한 실시 형태의 정전압 전원 회로에서의 출력 전압 의존형 과전류 보호 회로부의 구성을 설명하기 위한 도면.
도 8은 도 7의 출력 전압 의존형 과전류 보호 회로부의 작용을 설명하기 위한 도면.
도 9는 본 발명에 관한 실시 형태의 정전압 전원 회로에 있어서, 수직 하강형 과전류 보호 회로부의 기능과, 출력 전압 의존형 과전류 보호 회로부의 기능을 병용할 때의 작용을 설명하는 도면.
이하에 도면을 사용하여 본 발명에 관한 실시 형태에 대하여 상세하게 설명한다. 이하에 있어서, 정전압 전원 회로로서 승압 회로부를 내장하는 것을 설명하지만, 승압 회로부를 내장하지 않는 정전압 전원 회로이어도 물론 된다. 또한, 내장하는 승압 회로부로서 용량 소자를 사용하는 차지 펌프형의 2배 승압의 것을 설명하지만, 승압비는 2배 이외의 것이어도 상관없으며, 또한 승압 방식이 차지 펌프형이 아니라 리액터를 사용하는 자기 에너지 이용형 등이어도 된다.
또한, 이하에서 설명하는 수직 하강형 과전류 보호 회로부의 구성과, 출력 전압 의존형 과전류 보호 회로부의 구성은 예시이며, 이 이외의 방식이라도 외부 저항을 사용하는 수직 하강형 과전류 보호 회로부이고, 외부 저항을 사용하지 않고 내장 소자만으로 구성되는 출력 전압 의존형 과전류 보호 회로부이면 된다.
또한, 이하에서 스위칭 소자는 n 채널형과 p 채널형의 MOS 트랜지스터로서 설명하지만, 이 채널형은 회로 구성에서의 전위 관계를 적절하게 변경함으로써, 예를 들어 n 채널형을 p 채널형으로 변경하고, p 채널형을 n 채널형으로 변경할 수 있다. 또한, MOS 트랜지스터 대신에 MIS 트랜지스터 등 다른 공간 전계 트랜지스터를 사용하는 것으로 하여도 된다. 또한, 회로 구성을 적절하게 변경함으로써, n 채널형과 p 채널형의 MOS 트랜지스터를, npn 트랜지스터와 pnp 트랜지스터의 바이폴라 트랜지스터를 사용하는 것으로 할 수도 있다.
이하에서는, 모든 도면에 있어서 동일한 요소에는 동일한 부호를 붙여 중복 설명을 생략한다. 또한, 본문 중의 설명에 있어서는, 필요에 따라 그 이전에 설명한 부호를 사용하는 것으로 한다.
도 1은 정전압 전원 회로(30)를 사용하여 부하(26)에 전력을 공급하는 부하 구동 시스템(10)의 모습을 도시하는 도면이다. 정전압 전원 회로(30)는 단자로서 Vcc 단자, C- 단자, C+ 단자, CPO 단자, REGIN 단자, REGO 단자를 갖고, 내부에 승압 회로부(32), 정전압 회로부(34), 수직 하강형 과전류 보호 회로부(36), 출력 전압 의존형 과전류 보호 회로부(38)를 내장하는 반도체 집적 회로이다.
Vcc 단자에 접속되는 축전 장치(12)는, 정전압 전원 회로(30)에 있어서 입력 전원으로서 사용되는 전지이며, 예를 들어 휴대 전화 등에 사용되는 수V의 배터리이다. Vcc 단자와 접지의 사이에 접속되는 입력측 콘덴서(14)는, 입력 전원측의 전압 또는 전류를 평활화하는 용량 소자이다.
C- 단자와 C+ 단자를 사용하여 접속되는 시프트 콘덴서(16)는, 승압 회로부(32)에 있어서 승압 동작의 전반에 있어서 전하를 축적하고, 후반의 승압 동작에 있어서 유지용 콘덴서(18)에 전하를 이동시키도록 축전 장치(12)로부터의 전하를 일시적으로 축적하는 기능을 갖는 용량 소자이다.
승압 회로부(32)의 출력 단자인 CPO 단자와 접지의 사이에 접속되는 유지용 콘덴서(18)는, 시프트 콘덴서(16)로부터 전송되어 오는 전하를 수취하는 용량 소자이다.
승압 회로부(32)의 출력 단자인 CPO 단자와, 정전압 회로부(34)의 입력 단자인 REGIN 단자의 사이에 직렬로 접속되어 배치되는 외부 저항(20)은, 고정밀한 저항값 R1을 갖는 저항 소자이다. 외부 저항(20)은, 여기에 흐르는 출력 전류 I0의 크기를 검출하기 위한 것이며, 검출된 출력 전류 I0은 수직 하강형 과전류 보호 회로부(36)에 있어서 이용된다. 외부 저항(20)의 정밀도는 정전압 전원 회로(30)의 사양에 의해 선택하여 설정할 수 있다. 예를 들어, 저항값의 정밀도로서 ±5%, 혹은 ±1%, 혹은 ±0.1% 등과 같이 설정할 수 있다. 저항값의 정밀도에는 전압 특성, 온도 특성 등을 포함한 것으로 할 수 있다.
외부 저항(20)에 병렬로 착탈 가능하게 설치되는 단락 소자(22)는, 수직 하강형 과전류 보호 회로부(36)를 사용할 필요가 없는 사양의 경우 등에 외부 저항(20)을 단락하는 기능을 갖는 부품이며, 구체적으로는 금속봉, 도체선 등을 사용할 수 있다. 상기에서는 외부 저항(20)에 병렬로 단락 소자(22)를 설치하는 것으로 하였지만, 이것을 외부 저항(20) 대신에 단락 소자(22)를 사용하는 것으로 하여도 된다.
REGO 단자에 접속되는 부하(26)는, 정전압 전원 회로(30)로부터의 정전압 전력의 공급에 의해 동작하는 것이며, 예를 들어 휴대 전화의 발광 소자 등이다. REGO 단자와 접지의 사이에 접속되는 출력측 콘덴서(24)는, 부하측의 전압 또는 전류를 평활화하는 용량 소자이다.
정전압 전원 회로(30)의 내부의 승압 회로부(32)는, 용량 소자와 스위칭 소자를 사용하여 축전 장치(12)의 전압을 2배의 전압으로 승압하는 차지 펌프형의 승압 회로이다. 승압된 전력은 CPO 단자로부터 출력되어, REGIN 단자로부터 정전압 회로부(34)에 공급된다.
승압 기능은 4개의 스위칭 소자(40, 42, 44, 46)와, 이미 설명한 시프트 콘덴서(16)와 유지용 콘덴서(18)를 사용하여 실현된다. 시프트 콘덴서(16)와 유지용 콘덴서(18)는 정전압 전원 회로(30)의 C- 단자, C+ 단자, CPO 단자를 사용하여 외장 부품으로서 접속되므로, 정전압 전원 회로(30)의 내부의 승압 회로부(32)는 남은 4개의 스위칭 소자(40, 42, 44, 46)로 구성된다.
스위칭 소자(40)는 Vcc 단자와 C+ 단자의 사이에 직렬로 접속되어 배치되는 p 채널형 트랜지스터이다. 스위칭 소자(42)는 C- 단자와 접지의 사이에 접속되어 배치되는 n 채널형 트랜지스터이다. 스위칭 소자(44)는 Vcc 단자와 C- 단자의 사이에 직렬로 접속되어 배치되는 n 채널형 트랜지스터이다. 스위칭 소자(46)는 C+ 단자와 CPO 단자의 사이에 직렬로 접속되어 배치되는 p 채널형 트랜지스터이다.
이들 4개의 스위칭 소자(40, 42, 44, 46) 중, 스위칭 소자(40, 42)는 승압 동작의 전반 공정에서 온하고, 후반 공정에서 오프한다. 또한, 스위칭 소자(44, 46)는 승압 동작의 전반 공정에서 오프하고, 후반 공정에서 온한다. 구체적으로는, 미리 정한 주기에서 H 레벨의 전압과 L 레벨의 전압을 반복하는 비반전 클록과 이것과 반전 관계에 있는 반전 클록을 사용하여, 비반전 클록의 H 레벨의 전압에서 스위칭 소자(40, 42)가 온하고, 반전 클록의 H 레벨의 전압에서 스위칭 소자(44, 46)가 온한다. 도 1에서는 비반전 클록을 Φ, 반전 클록을 Φ 위에 가로선을 붙인 Φ바로 그 모습을 나타내었다.
도 2와 도 3은 승압 회로부(32)와 시프트 콘덴서(16)와 유지용 콘덴서(18)에 의한 승압 동작을 설명하는 도면이다. 도 2는 승압 동작의 전반 공정을 도시하고, 도 3은 승압 동작의 후반 공정을 도시하는 도면이다.
도 2는 승압 동작의 전반 공정이며, 여기에서는 비반전 클록 Φ가 H 레벨의 전압이고, 반전 클록 Φ바가 L 레벨의 전압이다. 이때, 스위칭 소자(40, 42)는 온하고, 스위칭 소자(44, 46)는 오프한다. 따라서, 축전 장치(12)로부터의 전류는 Vcc 단자로부터 승압 회로부(32)에 들어가 스위칭 소자(40)를 통과하여 C+ 단자로부터 외부로 나와 시프트 콘덴서(16)를 C+ 단자측으로부터 C- 단자측으로 충전하고, 다시 C- 단자로부터 승압 회로부(32)에 들어가 스위칭 소자(42)를 통과하여 접지에 흐른다.
이와 같이 승압 동작의 전반 공정에서는, 시프트 콘덴서(16)는 축전 장치(12)에 의해 C+ 단자측으로부터 C- 단자측으로 충전된다.
도 3은 승압 동작의 후반 공정이며, 여기에서는 전반 공정에 이어서 비반전 클록 Φ가 L 레벨의 전압이고, 반전 클록 Φ바가 H 레벨의 전압으로 되었을 때이다. 이때, 스위칭 소자(40, 42)는 오프하고, 스위칭 소자(44, 46)는 온한다. 따라서, 축전 장치(12)로부터의 전류는 Vcc 단자로부터 승압 회로부(32)에 들어가 스위칭 소자(44)를 통과하여 C- 단자로부터 외부로 나와 시프트 콘덴서(16)를 C- 단자측으로부터 C+ 단자측으로 흐르고, 다시 C+ 단자로부터 승압 회로부(32)에 들어가 스위칭 소자(46)를 통과하여 CPO 단자로부터 외부로 나와 유지용 콘덴서(18)를 충전한다.
이와 같이 승압 동작의 후반 공정에서는, 시프트 콘덴서(16)에 전반 공정에 있어서 C+ 단자측으로부터 C- 단자측으로 충전되어 축전된 전하가, C- 단자측으로부터 C+ 단자측을 향하여 유지용 콘덴서(18)로 이행된다. 이에 의해, 유지용 콘덴서(18)의 전압은 축전 장치(12)의 단자간 전압의 2배로 승압된 전압으로 된다. 이상이 승압 회로부(32)와 시프트 콘덴서(16)와 유지용 콘덴서(18)에 의한 승압 기능이다. 유지용 콘덴서(18)에 축적된 전력은 REGIN 단자로부터 정전압 회로부(34)에 공급된다.
다시 도 1을 참조하여, 정전압 회로부(34)는, REGIN 단자로부터 공급된 공급 전력의 전압을 원하는 일정 전압 VA로 일정화하여 REGO 단자에 출력하는 기능을 갖는 정전압화 기능을 갖는 회로이다. 정전압 회로부(34)는, 소스 단자가 REGIN 단자에 접속되는 p 채널형 MOS 트랜지스터인 출력 제어 트랜지스터(60)와, 출력 제어 트랜지스터(60)의 드레인 단자와 접지의 사이에 직렬로 접속되어 배치되는 2개의 저항 소자(62, 64)와, 2개의 저항 소자(62, 64)의 접속점을 일방측 입력 단자의 입력으로 하여, 타방측 입력 단자에 기준 전압(66)이 입력되고, 출력 단자가 인터페이스부(69)를 통하여 출력 제어 트랜지스터(60)의 제어 단자에 접속되는 정전압용 에러 증폭기(68)를 포함하여 구성된다.
또한, 인터페이스부(69)는, 상기의 정전압용 에러 증폭기(68)의 출력과, 후술하는 수직 하강형 과전류 보호 회로부(36)의 수직 하강형용 에러 증폭기(54)의 출력과, 출력 전압 의존형 과전류 보호 회로부(38)의 출력 전압 의존형용 에러 증폭기(80)의 출력에 대하여, 이것들이 서로 간섭하지 않도록 미리 정한 우선 순위 또는 수순으로 이들 출력을 출력 제어 트랜지스터(60)의 제어 단자에 입력하기 위한 인터페이스 회로이다. 우선 순위, 수순으로서는, 예를 들어 출력 제어 트랜지스터(60)의 현재의 게이트 전압에 가장 가까운 오프측의 전압의 출력부터 순차적으로 입력하는 수순으로 할 수 있다.
도 4는 정전압 전원 회로(30)에서의 정전압 회로부(34)의 기본 요소를 뽑아내어 도시하는 도면이다. 도 4에 도시된 바와 같이, REGIN 단자로부터 공급된 2배 승압 전압은, REGO 단자로부터 부하(26)에 공급되는 출력 전압 V0이 미리 정한 일정 전압 VA로 되도록 정전압용 에러 증폭기(68)에 의해 기준 전압(66)과 비교된다. 여기서, 에러 증폭기란, 2개의 입력 단자에 입력되는 전압에 차가 있을 때에는, 그 차에 기초하는 신호를 출력하는 차동 증폭기이다.
구체적으로는 출력 제어 트랜지스터(60)의 드레인 단자와 접지의 사이의 전압인 출력 전압 V0을 2개의 저항 소자(62, 64)에 의해 적당히 분할하고, 그 분할된 전압이 정전압용 에러 증폭기(68)의 일방측 입력 단자에 입력되어, 타방측 입력 단자에 입력되는 기준 전압(66)과 비교된다. 비교 결과, 실제의 출력 전압 V0과 소정의 일정 전압 VA의 사이에 차가 있는 경우에는, 그 차가 에러 피드백값으로서 인터페이스부(69)를 통하여 출력 제어 트랜지스터(60)의 제어 단자인 게이트 단자로 복귀된다.
예를 들어, 실제의 출력 전압 V0이 소정의 일정 전압 VA보다도 높은 경우에는, 에러 피드백값이 출력 제어 트랜지스터(60)를 오프하는 방향으로 향하는 전압으로 된다. 구체적으로는, 출력 제어 트랜지스터(60)가 p 채널형 MOS 트랜지스터이므로, 현재의 게이트 전압을 예를 들어 +2.0V로 하고 게이트 전압을 +측으로 증가시켜 +2.1V 등으로 한다. 이에 의해, 출력 제어 트랜지스터(60)는 오프측의 동작으로 되고, 드레인ㆍ소스간 전압이 커지고 출력 전압 V0이 저하하여 원하는 일정 전압 VA로 향한다.
반대로, 실제의 출력 전압 V0이 소정의 일정 전압 VA보다도 낮은 경우에는, 에러 피드백값이 출력 제어 트랜지스터(60)를 온하는 방향으로 향하는 전압으로 된다. 상기의 예에서 현재의 게이트 전압을 예를 들어 +2.0V로 하고 게이트 전압을 -측으로 감소시켜 +1.9V 등으로 한다. 이에 의해, 출력 제어 트랜지스터(60)는 온측의 동작으로 되고, 드레인ㆍ소스간 전압이 작아지고 출력 전압 V0이 상승하여 원하는 일정 전압 VA로 향한다.
이러한 피드백 작용에 의해, 실제의 출력 전압 V0이 소정의 일정 전압 VA보다 높을 때에는 실제의 출력 전압 V0이 낮아지고, 실제의 출력 전압 V0이 소정의 일정 전압 VA보다 낮을 때에는 실제의 출력 전압 V0이 높아져, 실제의 출력 전압 V0이 소정의 일정 전압 VA와 동일하게 되어 안정된다. 이것이 정전압 회로부(34)의 작용이다.
다시 도 1을 참조하여, 수직 하강형 과전류 보호 회로부(36)는, CPO 단자와 REGIN 단자의 사이에 설치되어, 출력 제어 트랜지스터(60)를 흐르는 출력 전류 I0을 외부 저항(20)에 의해 검출하고, 검출된 출력 전류 I0이 미리 정한 설정값인 수직 하강형 제한 전류값 IB를 초과할 때에, 출력 전류 I0을 IB인 채로 출력 전압 V0을 제로를 향하여 저하시키는 기능을 갖는 과전류 보호 회로이다.
도 5는 정전압 전원 회로(30)에서의 수직 하강형 과전류 보호 회로부(36)에 관련된 요소를 뽑아내어 도시하는 도면이다. 수직 하강형 과전류 보호 회로부(36)는, 출력 전류 I0이 저항값 R1의 외부 저항(20)을 흐름으로써 발생하는 전압 강하를 전압차 ΔV로서 검출하는 전압차 검출부(50)와, 이 전압차 ΔV를 일방측 입력 단자의 입력으로 하여, 타방측 입력 단자에 기준 전압(52)이 입력되고, 출력 단자가 인터페이스부(69)를 통하여 출력 제어 트랜지스터(60)의 제어 단자에 접속되는 수직 하강형용 에러 증폭기(54)를 포함하여 구성된다.
수직 하강형용 에러 증폭기(54)의 일방측 입력 단자에 입력된 전압차 ΔV는, 타방측 입력 단자에 입력되는 기준 전압(52)과 비교된다. 기준 전압(52)은, 출력 전류 I0이 미리 정한 수직 하강형 제한 전류값 IB에 대응하는 값으로 설정된다. 비교 결과, 기준 전압(52)과 실제의 전압차 ΔV의 사이에 차가 있는 경우에는, 그 차가 에러 피드백값으로서 인터페이스부(69)를 통하여 출력 제어 트랜지스터(60)의 제어 단자인 게이트 단자에 복귀된다.
기준 전압(52)과 실제의 전압차 ΔV의 비교에 의해, 실제의 출력 전류 I0이 수직 하강형 제한 전류값 IB를 초과하는 경우에는, 에러 피드백값이 출력 제어 트랜지스터(60)를 오프하는 방향으로 향하는 전압으로 된다. 구체적으로는 출력 제어 트랜지스터(60)의 현재의 게이트 전압을 예를 들어 +2.0V로 하고 게이트 전압을 +측으로 증가시켜 +2.1V 등으로 한다. 이에 의해, 출력 제어 트랜지스터(60)는 오프측의 동작으로 되고, 드레인ㆍ소스간 전압이 커져 출력 전압 V0이 서서히 저하한다.
또한, 실제의 출력 전류 I0이 수직 하강형 제한 전류값 IB 이하인 경우에는, 수직 하강형용 에러 증폭기(54)는 에러 피드백값을 출력하지 않는다. 따라서, 이 경우에는 정전압 회로부(34)는 통상대로 정전압용 에러 증폭기(68)의 출력에 의해 정전압화가 행해진다.
도 6은 수직 하강형 과전류 보호 회로부(36)의 단독 작용을 설명하는 도면이다. 또한, 정전압 전원 회로(30)는 출력 전압 의존형 과전류 보호 회로부(38)도 가지므로, 외부 저항(20)이 사용된 상태에서도 수직 하강형 과전류 보호 회로부(36)의 작용에 출력 전압 의존형 과전류 보호 회로부(38)의 작용이 중첩된다. 도 6은 가령 정전압 전원 회로(30)에 출력 전압 의존형 과전류 보호 회로부(38)가 설치되지 않는 것으로 하여, 수직 하강형 과전류 보호 회로부(36)의 단독 작용을 설명하는 도면이다.
여기서, 도 6의 횡축은 출력 전류 I0, 종축은 출력 전압 V0이 취해져 있다. 정전압 전원 회로(30)의 정전압 회로부(34)의 작용에 의해 출력 전류 I0의 크기에 상관없이 출력 전압 V0은 일정 전압 VA로 유지된다. 출력 전류 I0이 미리 정한 수직 하강형 제한 전류값 IB를 초과하면, 수직 하강형 과전류 보호 회로부(36)의 기능에 의해, 출력 전류 I0을 수직 하강형 제한 전류값 IB인 채로 출력 전압 V0이 제로를 향하여 서서히 저하한다. 수직 하강형이라고 불리는 것은, 도 6에 도시된 바와 같이, 전압ㆍ전류 특성에 있어서 출력 전압 V0이 전류값 일정인 채로 일정 전압 VA로부터 수직으로 제로를 향하여 하강하기 때문이다.
다시 도 1을 참조하여, 출력 전압 의존형 과전류 보호 회로부(38)는, 출력 제어 트랜지스터(60)를 흐르는 출력 전류 I0이 미리 정한 출력 전압 의존형 제한 전류값 IA를 초과할 때에, 출력 전압 V0의 저하에 의존시켜, 출력 전류 I0을 출력 전압 의존형 제한 전류값 IA로부터 저하시키는 기능을 갖는 과전류 보호 회로이다.
또한, 과전류 보호를 위한 제한 전류로서는, 이 출력 전압 의존형 제한 전류값 IA와, 이미 설명한 수직 하강형 제한 전류값 IB가 있으므로, 이것들을 구별하기 위하여 출력 전압 의존형 제한 전류값 IA를 제1 설정값, 수직 하강형 제한 전류값 IB를 제2 설정값으로 칭할 수 있다. 제2 설정값인 수직 하강형 제한 전류값 IB는, 제1 설정값인 출력 전압 의존형 제한 전류값 IA보다도 작은 값으로 설정된다.
도 7은 정전압 전원 회로(30)에서의 출력 전압 의존형 과전류 보호 회로부(38)에 관련된 요소를 뽑아내어 도시하는 도면이다. 출력 전압 의존형 과전류 보호 회로부(38)는, 외부 저항(20)을 사용하지 않고 출력 제어 트랜지스터(60)를 흐르는 출력 전류 I0을 검출하기 위하여, 분류 트랜지스터(70)와, 분류 트랜지스터(70)의 드레인ㆍ소스간 전압을 출력 제어 트랜지스터(60)의 드레인ㆍ소스간 전압에 일치시키기 위한 커런트 미러 트랜지스터(72)와 커런트 미러 블록 회로(74)와, 내장 저항(76)을 구비한다. 또한, 출력 전류 I0을 출력 전압 의존형 제한 전류값 IA에 대응하는 기준 전압(78)과 비교하고, 또한 출력 전압 V0과 비교하여, 비교 결과를 에러 피드백값으로서 출력하는 출력 전압 의존형용 에러 증폭기(80)를 구비한다. 또한, 출력 전압 V0을 출력 전압 의존형용 에러 증폭기(80)의 입력값에 적합하도록 조정하는 2개의 저항 소자(82, 84)를 구비한다.
분류 트랜지스터(70)는, 출력 제어 트랜지스터(60)와 동일한 p 채널형 MOS 트랜지스터이며, 그 게이트 단자는 출력 제어 트랜지스터(60)의 게이트 단자와 접속되고, 그 소스 단자는 출력 제어 트랜지스터(60)의 게이트 단자와 접속된다. 즉, 분류 트랜지스터(70)와 출력 제어 트랜지스터(60)는 커런트 미러의 관계로 접속되어 있다.
따라서, 분류 트랜지스터(70)를 흐르는 전류 i0은, 출력 제어 트랜지스터(60)를 흐르는 출력 전류 I0에 비례하고, 그 비례 계수는 분류 트랜지스터(70)와 출력 제어 트랜지스터(60)의 치수비로 정해진다. 분류 트랜지스터(70)와 출력 제어 트랜지스터(60)의 치수가 동일하면, 분류 트랜지스터(70)를 흐르는 전류와 출력 제어 트랜지스터(60)를 흐르는 전류가 동일하게 된다. 즉, 분류 트랜지스터(70)를 설치하지 않을 때에 출력 제어 트랜지스터(60)를 흐르는 본래의 출력 전류 I0은, 절반인 I0/2씩으로 나누어져 출력 제어 트랜지스터(60)와 분류 트랜지스터(70)에 각각 흐른다. 이렇게 설정하면, 부하(26)에 공급되는 출력 전류가 본래의 출력 전류 I0의 절반으로 감소하게 된다.
따라서, 부하(26)에 공급되는 출력 전류가 본래의 출력 전류 I0으로부터 그다지 변화하지 않도록 분류 트랜지스터(70)를 흐르는 전류 i0을 설정하는 것이 바람직하다. 예를 들어, 본래의 출력 전류 I0의 수% 정도가 분류 트랜지스터(70)를 흐르는 전류 i0으로 하는 것이 바람직하다. 예를 들어, 이것을 1% 정도로 하기 위해서는, 분류 트랜지스터(70)의 치수를 출력 제어 트랜지스터(60)의 약 1/100의 치수로 하면 된다. 이렇게 함으로써, 분류 트랜지스터(70)를 설치하여도, 출력 제어 트랜지스터(60)를 흐르는 전류를 거의 본래의 출력 전류 I0에 가까운 값으로 할 수 있다. 이하에서는 분류 트랜지스터(70)를 설치한 경우의 출력 제어 트랜지스터(60)를 흐르는 전류를 본래의 출력 전류 I0으로 하여 설명을 계속한다.
커런트 미러 트랜지스터(72)와 커런트 미러 블록 회로(74)는, 상기와 같이 분류 트랜지스터(70)의 드레인ㆍ소스간 전압을 출력 제어 트랜지스터(60)의 드레인ㆍ소스간 전압에 일치시키기 위한 것이다. 분류 트랜지스터(70)의 전압ㆍ전류 특성은 저항 소자와 같이 직선 특성을 갖고 있지 않다. 구체적으로는 드레인ㆍ소스 전압이 증가함에 따라, 드레인ㆍ소스간을 흐르는 전류 i는 점차 포화하는 특성을 갖는다. 따라서, 전류 i0에 기초하여 출력 전류 I0을 추정하는 정밀도를 향상시키기 위하여, 출력 제어 트랜지스터(60)의 드레인ㆍ소스간 전압에 분류 트랜지스터(70)의 드레인ㆍ소스간 전압을 일치시킨다.
커런트 미러 블록 회로는 M1 내지 M4의 트랜지스터로 구성된다. M1과 M2는 p 채널형 MOS 트랜지스터이고, M3과 M4는 n 채널형 MOS 트랜지스터이다. M1의 소스는 출력 제어 트랜지스터(60)의 드레인과 접속되고, M1의 게이트는 M1의 소스와 함께 M2의 게이트와 접속된다. M1과 M3, M2와 M4는 각각 직렬로 접속되고, M3의 소스와 M4의 소스는 서로 접속되어 접지된다. 또한, M4의 게이트는 M4의 드레인과 함께 M3의 게이트와 접속된다.
커런트 미러 트랜지스터(72)는 M1, M2와 동일한 p 채널형 트랜지스터이며, 그 소스는 분류 트랜지스터(70)의 드레인과 접속된다. 그리고, 커런트 미러 트랜지스터(72)의 게이트와 M2의 게이트가 접속되고, 또한 커런트 미러 트랜지스터(72)의 소스는 M2의 소스와 접속된다. 이와 같이 커런트 미러 트랜지스터(72)와 M2는 커런트 미러의 관계로 접속된다.
이와 같이 커런트 미러 블록 회로(74)의 M1의 소스가 출력 제어 트랜지스터(60)의 드레인에 접속되고, M2의 소스가 분류 트랜지스터(70)의 드레인에 접속되고, M1의 게이트와 M2의 게이트가 서로 접속되어, M2와 커런트 미러 트랜지스터(72)가 커런트 미러의 관계로 접속되기 때문에, 분류 트랜지스터(70)의 드레인ㆍ소스간 전압은 출력 제어 트랜지스터(60)의 드레인ㆍ소스간 전압과 동일하게 된다.
내장 저항(76)은 커런트 미러 트랜지스터(72)의 드레인과 접지의 사이에 직렬로 접속되어 배치되고, 분류된 전류 i0의 크기를 검출하기 위한 저항 소자이다. 상기와 같이 분류된 전류 i0은 출력 제어 트랜지스터(60)를 흐르는 출력 전류 I0에 비례한 전류이므로, 내장 저항(76)에서의 전압 강하는 출력 전류 I0의 크기에 대응하는 검출값으로 된다. 내장 저항(76)에서의 전압 강하의 값은, 출력 전압 의존형용 에러 증폭기(80)의 일방측 입력 단자에 입력된다.
2개의 저항 소자(82, 84)는 출력 제어 트랜지스터(60)의 드레인과 접지의 사이에 직렬로 접속되어 배치되는 저항 소자이다. 2개의 저항 소자(82, 84)의 사이의 접속점은 출력 제어 트랜지스터(60)의 출력 전압 V0의 분압값으로 되는데, 그 값은 출력 전압 의존형용 에러 증폭기(80)의 타방측 입력 단자에 입력된다.
출력 전압 의존형용 에러 증폭기(80)는 타방측 입력 단자에 기준 전압(78)도 입력된다. 기준 전압(78)은, 출력 전류 I0이 미리 정한 출력 전압 의존형 제한 전류값 IA에 대응하는 값으로 설정된다. 따라서, 출력 전압 의존형용 에러 증폭기(80)에 있어서, 출력 전류 I0에 대응하는 검출값인 내장 저항(76)에서의 전압 강하와 비교되는 기준값은, 하나는 출력 전압 의존형 제한 전류값 IA에 대응하는 기준 전압(78)이고, 또 하나는 출력 제어 트랜지스터(60)의 출력 전압 V0에 대응하는 값이다. 출력 전압 의존형용 에러 증폭기(80)에 있어서는, 이 2개의 값 중 작은 값이 기준값으로서 사용된다.
여기서, 2개의 기준값의 관계는, 출력 전압 V0이 일정 전압 VA일 때에, 기준 전압(78)과 출력 제어 트랜지스터(60)의 출력 전압 V0에 대응하는 값이 동일하게 되도록 설정된다. 따라서, 출력 전압 V0이 일정 전압 VA보다도 작아졌을 때에는, 내장 저항(76)에서의 전압 강하와 비교되는 기준값으로서는, 출력 제어 트랜지스터(60)의 출력 전압 V0에 대응하는 값이 사용된다.
이와 같이 하여 2개의 기준값 중 낮은 값과 내장 저항(76)에서의 전압 강하가 비교된다. 비교 결과, 기준값과 내장 저항(76)에서의 전압 강하의 사이에 차가 있는 경우에는, 그 차가 에러 피드백값으로서 인터페이스부(69)를 통하여 출력 제어 트랜지스터(60)의 제어 단자인 게이트 단자에 복귀된다.
도 8은 출력 전압 의존형 과전류 보호 회로부(38)의 단독 작용을 설명하는 도면이다. 정전압 전원 회로(30)는 출력 전압 의존형 과전류 보호 회로부(38)도 갖는데, 외부 저항(20)에 병렬로 단락 소자(22)를 접속하거나, 외부 저항(20) 대신에 단락 소자(22)를 설치함으로써, 정전압 전원 회로(30)의 과전류 보호의 기능을 출력 전압 의존형 과전류 보호 회로부(38)의 기능만으로 할 수 있다.
여기서, 도 8의 횡축과 종축에는 도 6과 마찬가지로 각각 출력 전류 I0, 출력 전압 V0이 취해져 있다. 여기에서도 정전압 전원 회로(30)의 정전압 회로부(34)의 작용에 의해, 출력 전류 I0의 크기에 상관없이 출력 전압 V0은 일정 전압 VA로 유지된다. 출력 전류 I0이 미리 정한 출력 전압 의존형 제한 전류값 IA를 초과하면, 기준 전압(78)과의 비교에 의해, 출력 전류 I0을 출력 전압 의존형 제한 전류값 IA인 채로 출력 전압 V0이 일정 전압 VA로부터 저하한다. 출력 전압 V0이 일정 전압 VA로부터 저하하면, 상기한 바와 같이 출력 전압 의존형용 에러 증폭기(80)의 기준값이, 기준 전압(78)으로부터 출력 제어 트랜지스터(60)의 출력 전압 V0에 대응하는 값으로 이행된다.
이와 같이 출력 전압 의존형용 에러 증폭기(80)의 기준값이 출력 전압 V0의 저하에 의해 작아지면, 이것과 비교되는 출력 전류 I0이 그대로로는 과대하게 된다. 출력 전류 I0이 과대하게 되면, 에러 피드백값이 출력 전압 의존형용 에러 증폭기(80)로부터 출력된다. 출력 전류 I0이 과대하게 되면, 출력 전압 의존형용 에러 증폭기(80)로부터 출력되는 에러 피드백값은 출력 제어 트랜지스터(60)를 오프하는 방향으로 향하는 전압으로 된다. 이에 의해, 출력 전류 I0이 작아진다. 또한, 이와 함께 출력 전압 V0도 더 작아진다.
이와 같이 출력 전압 V0이 저하하면 출력 전류 I0이 저하하고, 또한 출력 전압 V0이 저하한다. 이것이 순차적으로 반복되어, 도 8에 도시한 바와 같이 일정 전압 VA와 출력 전압 의존형 제한 전류값 IA의 상태로부터, 출력 전압 V0의 저하와 함께 출력 전류 I0이 제로를 향하여 작아진다. 또한, 출력 전압 V0이 제로일 때의 출력 전류 I0의 값 IC는, 출력 전압 의존형용 에러 증폭기(80)의 2개의 기준값의 사이의 관계 등을 조정함으로써 임의로 설정할 수 있다. 이상이 출력 전압 의존형 과전류 보호의 기능이다. 일본에서 과전류 보호의 출력 전압 의존형을 「フ」자형으로 칭하는 것은, 도 8에 도시된 바와 같이, 전압ㆍ전류 특성에 있어서 출력 전압 V0과 함께 출력 전류 I0이 제로를 향하여 저하하는 모습이 카다카나의 「フ」자형을 닮아 있기 때문이다.
수직 하강형 과전류 보호 회로부(36)의 작용을 설명할 때에 기술한 바와 같이, 정전압 전원 회로(30)는 출력 전압 의존형 과전류 보호 회로부(38)도 가지므로, 외부 저항(20)이 사용된 상태에서도, 수직 하강형 과전류 보호 회로부(36)의 작용에 출력 전압 의존형 과전류 보호 회로부(38)의 작용이 중첩된다. 도 9는 그 모습을 설명하는 도면이다. 도 9의 횡축과 종축에는 도 6, 도 8과 마찬가지로 각각 출력 전류 I0, 출력 전압 V0이 취해져 있다.
정전압 회로부(34)에서 설명한 바와 같이, 인터페이스부(69)에는 정전압용 에러 증폭기(68)의 출력과, 수직 하강형용 에러 증폭기(54)의 출력과, 출력 전압 의존형용 에러 증폭기(80)의 출력이 입력된다. 그리고, 이것들이 서로 간섭하지 않도록 미리 정한 우선 순위 또는 수순에 따라, 이들 출력이 출력 제어 트랜지스터(60)의 제어 단자에 입력된다.
여기에서는, 우선, 정전압 전원 회로(30)의 정전압 회로부(34)의 작용에 의해, 출력 전류 I0의 크기에 상관없이 출력 전압 V0은 일정 전압 VA로 유지된다. 출력 전압 의존형 제한 전류값 IA는 수직 하강형 제한 전류값 IB보다도 큰 값으로 설정되므로, 여기에서는 수직 하강형 과전류 보호 회로부(36)의 기능이 우선되고, 출력 전류 I0이 미리 정한 수직 하강형 제한 전류값 IB를 초과하면, 수직 하강형 과전류 보호 회로부(36)의 기능에 의해, 출력 전류 I0을 수직 하강형 제한 전류값 IB인 채로 출력 전압 V0이 제로를 향하여 서서히 저하한다.
그리고, 도 8에서 설명한 출력 전압 의존형 과전류 보호 회로부(38)의 전압ㆍ전류 특성과 교차하는 곳까지 출력 전압 V0이 저하하면, 그 이후에는 출력 전압 의존형 과전류 보호 회로부(38)의 기능이 우선된다. 즉, 그 교차한 곳으로부터 출력 전압 의존형 과전류 보호 회로부(38)에 의해 출력 전압 V0의 저하에 의존하여, 출력 전류 I0이 수직 하강형 제한 전류값 IB로부터 제로를 향하여 저하한다. 이와 같이 정전압 전원 회로(30)는 외부 저항(20)이 사용된 상태에 있어서, 수직 하강형 과전류 보호 회로부(36)의 작용에 전압 의존형 과전류 보호 회로부(38)의 작용이 중첩된 특성을 갖는다. 따라서, 1개의 정전류 전원 회로에서, 고정밀한 외부 저항에 의해 과전류에서의 제한 전류값을 엄격하게 관리하면서, 출력 전압 의존형 과전류 보호의 기능에 의해 출력 제어 트랜지스터(60)의 손실을 적게 할 수 있다.
<산업상 이용가능성>
본 발명에 관한 정전압 전원 회로는, 과전류 보호 기능에 대하여 과전류로서의 제한 전류값을 보다 엄격하게 관리하고자 하는 용도에도, 그다지 엄격하게 제한 전류값을 관리하지 않아도 되는 용도에도 이용할 수 있다.
10: 부하 구동 시스템
12: 축전 장치
14: 입력측 콘덴서
16: 시프트 콘덴서
18: 유지용 콘덴서
20: 외부 저항
22: 단락 소자
24: 출력측 콘덴서
26: 부하
30: 정전압 전원 회로
32: 승압 회로부
34: 정전압 회로부
36: 수직 하강형 과전류 보호 회로부
38: 출력 전압 의존형 과전류 보호 회로부
40, 42, 44, 46: 스위칭 소자
50: 전압차 검출부
52, 66, 78: 기준 전압
54: 수직 하강형용 에러 증폭기
60: 출력 제어 트랜지스터
62, 64, 82, 84: 저항 소자
68: 정전압용 에러 증폭기
69: 인터페이스부
70: 분류 트랜지스터
72: 커런트 미러 트랜지스터
74: 커런트 미러 블록 회로
76: 내장 저항
80: 출력 전압 의존형용 에러 증폭기

Claims (4)

  1. 출력 제어 트랜지스터의 출력 단자로부터 출력되는 출력 전류가 미리 정한 제1 설정값을 초과할 때에, 출력 단자로부터 출력되는 출력 전압의 저하에 의존시켜, 출력 전류를 제1 설정값으로부터 저하시키는 출력 전압 의존형 과전류 보호 회로부와,
    출력 제어 트랜지스터의 출력 단자로부터 출력되는 출력 전류를 외부 저항에 의해 검출하고, 검출된 출력 전류가 제1 설정값보다도 작은 값의 미리 정한 제2 설정값을 초과할 때에, 출력 전류를 제2 설정값인 채로 출력 전압을 저하시키는 수직 하강형 과전류 보호 회로부를 구비하는 것을 특징으로 하는 정전압 전원 회로.
  2. 제1항에 있어서, 외부 저항을 단락할 때에는 출력 전압 의존형 과전류 보호 회로부만을 기능시키고,
    외부 저항을 단락하지 않을 때에는 수직 하강형 과전류 보호 회로부의 기능에 의해 출력 전류를 제2 설정값인 채로 출력 전압을 저하시키고, 출력 전압 의존형 과전류 보호 회로부의 전압ㆍ전류 특성과 교차하는 출력 전압 이하에서는 출력 전압 의존형 과전류 보호 회로부에 의해 출력 전압의 저하에 의존시켜 출력 전류를 제2 설정값으로부터 저하시키는 과전류 보호 기능 선택 수단을 구비하는 것을 특징으로 하는 정전압 전원 회로.
  3. 제2항에 있어서, 출력 전압 의존형 과전류 보호 회로부는,
    출력 전류의 크기를 검출하기 위한 내장 저항과,
    내장 저항에서의 전압 강하에 기초하는 값을 일방측 입력 단자에 입력하고, 타방측 입력 단자에 출력 전압에 기초하는 값을 입력하여, 일방측 입력 단자의 입력값과 타방측 입력 단자의 입력값의 차에 기초하는 값을 에러 피드백값으로서 출력 제어 트랜지스터의 제어 단자에 복귀시키는 에러 증폭기를 포함하는 것을 특징으로 하는 정전압 전원 회로.
  4. 제3항에 기재된 정전압 전원 회로는 반도체 집적 회로로서 구성되는 것을 특징으로 하는 정전압 전원 회로.
KR1020110101628A 2010-10-07 2011-10-06 정전압 전원 회로 KR101240910B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010227676A JP2012083850A (ja) 2010-10-07 2010-10-07 定電圧電源回路
JPJP-P-2010-227676 2010-10-07

Publications (2)

Publication Number Publication Date
KR20120036276A KR20120036276A (ko) 2012-04-17
KR101240910B1 true KR101240910B1 (ko) 2013-03-11

Family

ID=45924959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110101628A KR101240910B1 (ko) 2010-10-07 2011-10-06 정전압 전원 회로

Country Status (4)

Country Link
US (1) US8693155B2 (ko)
JP (1) JP2012083850A (ko)
KR (1) KR101240910B1 (ko)
TW (1) TW201222185A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103558445B (zh) * 2013-11-13 2019-05-21 福禄克精密测量有限公司 电流检测电路以及测量装置
CN103592498B (zh) * 2013-11-13 2019-05-03 福禄克精密测量有限公司 电流检测电路
EP2942851B1 (de) 2014-05-09 2016-07-13 dSPACE digital signal processing and control engineering GmbH Verfahren zur Überwachung der Leistungsaufnahme eines elektrischen Verbrauchers
US9778071B2 (en) * 2014-06-12 2017-10-03 Lear Corporation Excitation signal generator for resolver
CN105119661A (zh) * 2015-07-20 2015-12-02 上海斐讯数据通信技术有限公司 一种多路负载共享供电系统
JP6785705B2 (ja) * 2017-03-31 2020-11-18 エイブリック株式会社 過電流保護回路及びボルテージレギュレータ
US10509426B2 (en) * 2018-05-02 2019-12-17 Analog Devices Global Unlimited Company Methods and circuits for controlling and/or reducing current leakage during a low-power or inactive mode
TWI675279B (zh) * 2018-06-04 2019-10-21 群光電能科技股份有限公司 定功率保護電路及定功率保護方法
DE102018211646B4 (de) * 2018-07-12 2022-12-15 Siemens Aktiengesellschaft Niederspannungsleistungsschalter und Verfahren
CN109671403B (zh) * 2018-12-27 2021-06-18 惠科股份有限公司 限流电路及显示装置
CN111596716A (zh) * 2020-05-29 2020-08-28 北京集创北方科技股份有限公司 电压调整装置、芯片、电源及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0591194A (ja) * 1991-09-30 1993-04-09 Omron Corp 電話の自動発信制御システム
JPH08115135A (ja) * 1994-10-18 1996-05-07 Nec Eng Ltd 過電流検出回路
KR100456194B1 (ko) 2004-01-02 2004-11-09 (주)태진기술 정전압 발생회로
KR20100080180A (ko) * 2008-12-31 2010-07-08 엘에스산전 주식회사 정전압 회로

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2860058B2 (ja) * 1994-08-12 1999-02-24 日本無線株式会社 安定化電源回路
US5844197A (en) * 1997-07-28 1998-12-01 The Lincoln Electric Company Arc retract circuit and method
JP3065605B2 (ja) * 1998-10-12 2000-07-17 シャープ株式会社 直流安定化電源装置
US6191566B1 (en) * 1999-08-26 2001-02-20 Lucent Technologies Inc. Board mountable power supply module with multi-function control pin
US6472856B2 (en) * 2001-03-09 2002-10-29 Semtech Corporation Bounded power supply voltage positioning
JP4556116B2 (ja) * 2004-11-26 2010-10-06 ソニー株式会社 定電圧電源回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0591194A (ja) * 1991-09-30 1993-04-09 Omron Corp 電話の自動発信制御システム
JPH08115135A (ja) * 1994-10-18 1996-05-07 Nec Eng Ltd 過電流検出回路
KR100456194B1 (ko) 2004-01-02 2004-11-09 (주)태진기술 정전압 발생회로
KR20100080180A (ko) * 2008-12-31 2010-07-08 엘에스산전 주식회사 정전압 회로

Also Published As

Publication number Publication date
KR20120036276A (ko) 2012-04-17
TW201222185A (en) 2012-06-01
JP2012083850A (ja) 2012-04-26
US20120087053A1 (en) 2012-04-12
US8693155B2 (en) 2014-04-08

Similar Documents

Publication Publication Date Title
KR101240910B1 (ko) 정전압 전원 회로
KR101618612B1 (ko) 전압 조정기
US7456619B2 (en) Power supply circuit
CN109992032B (zh) 有压差检测器和偏置电流限制器的电压调节器及相关方法
KR101435238B1 (ko) 볼티지 레귤레이터
US9448574B2 (en) Low drop-out voltage regulator
US7064532B1 (en) Voltage regulator
US8866341B2 (en) Voltage regulator
US7602162B2 (en) Voltage regulator with over-current protection
US9170591B2 (en) Low drop-out regulator with a current control circuit
US7602161B2 (en) Voltage regulator with inherent voltage clamping
US7203046B2 (en) Overcurrent detecting device
US9063558B2 (en) Current limiting circuit configured to limit output current of driver circuit
KR20070051319A (ko) 회로의 보호 방법, 보호 회로 및 그것을 이용한 전원 장치
KR102187403B1 (ko) 볼티지 레귤레이터
US20090021231A1 (en) Voltage regulator
US20160099644A1 (en) Voltage regulator
KR20060048353A (ko) 과전류 보호 기능을 구비한 전원 장치
US10761549B2 (en) Voltage sensing mechanism to minimize short-to-ground current for low drop-out and bypass mode regulators
CN110045777B (zh) 逆流防止电路以及电源电路
US9971372B2 (en) Voltage regulators
US8957646B2 (en) Constant voltage circuit and electronic device including same
US20220308614A1 (en) Shunt regulator
KR101558063B1 (ko) 로우 드롭 출력 타입의 전압 레귤레이터
KR101089896B1 (ko) 저전압 강하 레귤레이터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 5