JP2860058B2 - 安定化電源回路 - Google Patents
安定化電源回路Info
- Publication number
- JP2860058B2 JP2860058B2 JP19033694A JP19033694A JP2860058B2 JP 2860058 B2 JP2860058 B2 JP 2860058B2 JP 19033694 A JP19033694 A JP 19033694A JP 19033694 A JP19033694 A JP 19033694A JP 2860058 B2 JP2860058 B2 JP 2860058B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- transistor
- voltage
- output current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電流制限機能を有する
安定化電源回路に関する。
安定化電源回路に関する。
【０００２】
【従来の技術】図３には、第１従来例に係る安定化電源
回路の構成が示されている。この従来例は、トランジス
タＱ1 及びＱ2 並びに定電流源１〜３から構成される第
１のエラーアンプを備えている。トランジスタＱ3 のコ
レクタから出力される出力電圧Ｖo は、抵抗Ｒ1 及びＲ
2 から構成されるブリーダにより分圧され第１のエラー
アンプのトランジスタＱ2 のベースに帰還される。トラ
ンジスタＱ2 と差動関係にあるトランジスタＱ1 のベー
スにはリファレンス電圧Ｖref が印加されているため、
トランジスタＱ2 のコレクタにはＶref に対するＶo ・
Ｒ2 ／（Ｒ1 ＋Ｒ2 ）の誤差に相当する電圧が現れる。
この従来例では、この電圧をトランジスタＱ3 のベース
に印加して、安定化した出力電圧Ｖo を得ている。
回路の構成が示されている。この従来例は、トランジス
タＱ1 及びＱ2 並びに定電流源１〜３から構成される第
１のエラーアンプを備えている。トランジスタＱ3 のコ
レクタから出力される出力電圧Ｖo は、抵抗Ｒ1 及びＲ
2 から構成されるブリーダにより分圧され第１のエラー
アンプのトランジスタＱ2 のベースに帰還される。トラ
ンジスタＱ2 と差動関係にあるトランジスタＱ1 のベー
スにはリファレンス電圧Ｖref が印加されているため、
トランジスタＱ2 のコレクタにはＶref に対するＶo ・
Ｒ2 ／（Ｒ1 ＋Ｒ2 ）の誤差に相当する電圧が現れる。
この従来例では、この電圧をトランジスタＱ3 のベース
に印加して、安定化した出力電圧Ｖo を得ている。
【０００３】この従来例は、トランジスタＱ3 のコレク
タ電流（出力電流）Ｉo が過電流となった場合に図４に
示されるような垂下特性にて電流制限を施す機能を有し
ている。出力電流Ｉo の過電流状態は、安定化出力電圧
Ｖo により駆動される回路の側で地絡事故が発生した場
合に生じる。例えば、あるＩＣを安定化電源回路にて駆
動する場合に、このＩＣが搭載されているプリント基板
上の電源配線にグラウンドとの短絡箇所があると、出力
電圧Ｖo が低下し出力電流Ｉo が増大する。このような
状態が発生すると顕著な場合トランジスタＱ3 が破壊す
る。図３に設けられている回路のうち、トランジスタＱ
4 、抵抗Ｒ3 、コンデンサＣ及びトランジスタＱ5 から
構成されるループは、このような事態から安定化電源回
路、特に出力トランジスタＱ3 を保護するための回路で
ある。
タ電流（出力電流）Ｉo が過電流となった場合に図４に
示されるような垂下特性にて電流制限を施す機能を有し
ている。出力電流Ｉo の過電流状態は、安定化出力電圧
Ｖo により駆動される回路の側で地絡事故が発生した場
合に生じる。例えば、あるＩＣを安定化電源回路にて駆
動する場合に、このＩＣが搭載されているプリント基板
上の電源配線にグラウンドとの短絡箇所があると、出力
電圧Ｖo が低下し出力電流Ｉo が増大する。このような
状態が発生すると顕著な場合トランジスタＱ3 が破壊す
る。図３に設けられている回路のうち、トランジスタＱ
4 、抵抗Ｒ3 、コンデンサＣ及びトランジスタＱ5 から
構成されるループは、このような事態から安定化電源回
路、特に出力トランジスタＱ3 を保護するための回路で
ある。
【０００４】まず、トランジスタＱ3 及びＱ4 は電流ミ
ラー回路を構成しており、トランジスタＱ4 のコレクタ
には出力電流Ｉo ×ミラー比Ｘの電流が流れる。抵抗Ｒ
3 はトランジスタＱ4 のコレクタ電流を電圧に変換す
る。抵抗Ｒ3 による電圧降下分はトランジスタＱ5 のベ
ースに印加される。トランジスタＱ5 は、トランジスタ
Ｑ1 及び定電流源１〜３と共に、第２のエラーアンプを
構成している。トランジスタＱ5 のコレクタにはＶref
に対するＩo ・Ｘ・Ｒ3 の誤差に相当する電圧が現れ
る。この電圧はトランジスタＱ3 のベースに印加され
る。
ラー回路を構成しており、トランジスタＱ4 のコレクタ
には出力電流Ｉo ×ミラー比Ｘの電流が流れる。抵抗Ｒ
3 はトランジスタＱ4 のコレクタ電流を電圧に変換す
る。抵抗Ｒ3 による電圧降下分はトランジスタＱ5 のベ
ースに印加される。トランジスタＱ5 は、トランジスタ
Ｑ1 及び定電流源１〜３と共に、第２のエラーアンプを
構成している。トランジスタＱ5 のコレクタにはＶref
に対するＩo ・Ｘ・Ｒ3 の誤差に相当する電圧が現れ
る。この電圧はトランジスタＱ3 のベースに印加され
る。
【０００５】第２のエラーアンプが動作するのは、出力
電流Ｉo が過電流となったときである。すなわち、出力
電流Ｉo が制限値より小さい間（正常である間）はトラ
ンジスタＱ5 のベース電圧はトランジスタＱ2 のベース
電圧より低いから、トランジスタＱ2 がオン、トランジ
スタＱ5 がオフ状態であり、第１のエラーアンプが動作
する。出力電流Ｉo が増大していき制限値に至ると、ト
ランジスタＱ5 のベース電圧がトランジスタＱ2 のベー
ス電圧より高くなり、トランジスタＱ2 がオフ、トラン
ジスタＱ5 がオンする。これにより第２のエラーアンプ
が動作する。第２のエラーアンプが動作している状態で
は、出力電圧Ｖo にかかわらず出力電流Ｉo が一定値に
維持されるようトランジスタＱ3 が駆動されるから、図
４に示されるような垂下特性による電流制限が実現され
る。
電流Ｉo が過電流となったときである。すなわち、出力
電流Ｉo が制限値より小さい間（正常である間）はトラ
ンジスタＱ5 のベース電圧はトランジスタＱ2 のベース
電圧より低いから、トランジスタＱ2 がオン、トランジ
スタＱ5 がオフ状態であり、第１のエラーアンプが動作
する。出力電流Ｉo が増大していき制限値に至ると、ト
ランジスタＱ5 のベース電圧がトランジスタＱ2 のベー
ス電圧より高くなり、トランジスタＱ2 がオフ、トラン
ジスタＱ5 がオンする。これにより第２のエラーアンプ
が動作する。第２のエラーアンプが動作している状態で
は、出力電圧Ｖo にかかわらず出力電流Ｉo が一定値に
維持されるようトランジスタＱ3 が駆動されるから、図
４に示されるような垂下特性による電流制限が実現され
る。
【０００６】図５には、第２従来例に係る安定化電源回
路の構成が示されている。この従来例は、第１従来例の
回路に、トランジスタＱ6 及びＱ7 から構成される電流
ミラー回路並びに抵抗Ｒ4 を付加した構成である。出力
電流Ｉo が制限値より小さな間は第１従来例と同様の第
１のエラーアンプが動作する。出力電流Ｉo が増大して
いき制限値に至ると、第１従来例と同様、トランジスタ
Ｑ4 のコレクタ電流が抵抗Ｒ3 により電圧に変換され、
抵抗Ｒ3 による電圧降下分がトランジスタＱ5のベース
に印加される。従って、第１従来例と同様、第２のエラ
ーアンプが動作する。
路の構成が示されている。この従来例は、第１従来例の
回路に、トランジスタＱ6 及びＱ7 から構成される電流
ミラー回路並びに抵抗Ｒ4 を付加した構成である。出力
電流Ｉo が制限値より小さな間は第１従来例と同様の第
１のエラーアンプが動作する。出力電流Ｉo が増大して
いき制限値に至ると、第１従来例と同様、トランジスタ
Ｑ4 のコレクタ電流が抵抗Ｒ3 により電圧に変換され、
抵抗Ｒ3 による電圧降下分がトランジスタＱ5のベース
に印加される。従って、第１従来例と同様、第２のエラ
ーアンプが動作する。
【０００７】但し、この従来例では、トランジスタＱ4
のコレクタ電流は、出力電流Ｉo やトランジスタＱ3 及
びＱ4 から構成される電流ミラー回路のミラー比Ｘのみ
では決まらない。すなわち、抵抗Ｒ4 に流れる電流（出
力電圧Ｖo に対応する）によっても制限を受ける。従っ
て、この従来例における制限値Ｉlimit は次の値とな
る。この式の右辺第１項は、トランジスタＱ3 及びＱ4
から構成される電流ミラー回路に関連する項であり、出
力電圧Ｖo が０となる時点の出力電流Ｉo 、すなわちシ
ョート時電流Ｉshort を表している。第２項は、トラン
ジスタＱ6 及びＱ7 から構成される電流ミラー回路に関
連する項である。従って、電流制限特性は図６に示され
るような「フ」の字特性となる。但し、ＶBEはトランジ
スタＱ6 のベースエミッタ間電圧である。
のコレクタ電流は、出力電流Ｉo やトランジスタＱ3 及
びＱ4 から構成される電流ミラー回路のミラー比Ｘのみ
では決まらない。すなわち、抵抗Ｒ4 に流れる電流（出
力電圧Ｖo に対応する）によっても制限を受ける。従っ
て、この従来例における制限値Ｉlimit は次の値とな
る。この式の右辺第１項は、トランジスタＱ3 及びＱ4
から構成される電流ミラー回路に関連する項であり、出
力電圧Ｖo が０となる時点の出力電流Ｉo 、すなわちシ
ョート時電流Ｉshort を表している。第２項は、トラン
ジスタＱ6 及びＱ7 から構成される電流ミラー回路に関
連する項である。従って、電流制限特性は図６に示され
るような「フ」の字特性となる。但し、ＶBEはトランジ
スタＱ6 のベースエミッタ間電圧である。
【０００８】
【数１】Ｉlimit ＝Ｖref ／Ｒ3 ・Ｘ＋（Ｖo −ＶBE）
／Ｒ4 ・Ｘ
／Ｒ4 ・Ｘ
【０００９】
【発明が解決しようとする課題】これらの従来例には、
いずれも、コンデンサＣが大容量であり、ＩＣ化した場
合にこれを外付けせざるを得ず部品点数が多くなる、と
いう問題がある。
いずれも、コンデンサＣが大容量であり、ＩＣ化した場
合にこれを外付けせざるを得ず部品点数が多くなる、と
いう問題がある。
【００１０】まず、第１従来例において、数ＭＨｚまで
延びているゲイン周波数特性を数十〜数百Ｈｚまで落と
し安定化電源回路の出力から高周波成分を除去するため
には、トランジスタＱ3 のコレクタとグラウンドの間に
数十μＦのコンデンサを設けると共に、出力トランジス
タＱ4 から抵抗Ｒ3 を経てトランジスタＱ5 に至る帰還
ループに位相補償用のローパスフィルタを設けなければ
ならない。トランジスタＱ3 とトランジスタＱ4 から構
成される電流ミラー回路のミラー比Ｘを１０００とした
場合、抵抗Ｒ3 と共にローパスフィルタを構成するコン
デンサＣは数万ｐＦ程度の大きな静電容量となるから、
ＩＣ内で構成するのは困難である。
延びているゲイン周波数特性を数十〜数百Ｈｚまで落と
し安定化電源回路の出力から高周波成分を除去するため
には、トランジスタＱ3 のコレクタとグラウンドの間に
数十μＦのコンデンサを設けると共に、出力トランジス
タＱ4 から抵抗Ｒ3 を経てトランジスタＱ5 に至る帰還
ループに位相補償用のローパスフィルタを設けなければ
ならない。トランジスタＱ3 とトランジスタＱ4 から構
成される電流ミラー回路のミラー比Ｘを１０００とした
場合、抵抗Ｒ3 と共にローパスフィルタを構成するコン
デンサＣは数万ｐＦ程度の大きな静電容量となるから、
ＩＣ内で構成するのは困難である。
【００１１】特に、第２従来例においては、トランジス
タＱ5 がオフしている時点でもトランジスタＱ3 からト
ランジスタＱ6 、Ｑ7 、抵抗Ｒ3 を経てトランジスタＱ
5 に至る経路で正帰還が加わっているから、この意味で
も位相補償は必須である。抵抗Ｒ3 に流れる電流がμＡ
オーダーであるとすると抵抗Ｒ3 の値はｋΩオーダーと
なり、コンデンサＣはやはり数万ｐＦ程度の大きな静電
容量となるから、ＩＣ内で構成するのは困難である。
タＱ5 がオフしている時点でもトランジスタＱ3 からト
ランジスタＱ6 、Ｑ7 、抵抗Ｒ3 を経てトランジスタＱ
5 に至る経路で正帰還が加わっているから、この意味で
も位相補償は必須である。抵抗Ｒ3 に流れる電流がμＡ
オーダーであるとすると抵抗Ｒ3 の値はｋΩオーダーと
なり、コンデンサＣはやはり数万ｐＦ程度の大きな静電
容量となるから、ＩＣ内で構成するのは困難である。
【００１２】本発明は、このような問題点を解決するこ
とを課題としてなされたものであり、電流制限用の帰還
ループに位相補償用のローパスフィルタを設ける際、こ
のローパスフィルタを能動素子を用いて構成することに
より、大きな静電容量を有する位相補償用コンデンサを
使用する必要をなくし、小形化、ＩＣ化に適した安定化
電源回路を実現することを目的とする。
とを課題としてなされたものであり、電流制限用の帰還
ループに位相補償用のローパスフィルタを設ける際、こ
のローパスフィルタを能動素子を用いて構成することに
より、大きな静電容量を有する位相補償用コンデンサを
使用する必要をなくし、小形化、ＩＣ化に適した安定化
電源回路を実現することを目的とする。
【００１３】
【課題を解決するための手段】このような目的を達成す
るために、本発明は、電流制限用の帰還ループが、検出
した出力電流を電圧に変換するための抵抗と出力電流の
高周波成分を除去するコンデンサの間に、少なくとも出
力トランジスタの出力電流が過剰となった場合にオンし
オン抵抗を挿入する能動素子を備えることを特徴とす
る。
るために、本発明は、電流制限用の帰還ループが、検出
した出力電流を電圧に変換するための抵抗と出力電流の
高周波成分を除去するコンデンサの間に、少なくとも出
力トランジスタの出力電流が過剰となった場合にオンし
オン抵抗を挿入する能動素子を備えることを特徴とす
る。
【００１４】本発明は、さらに、上記能動素子がＦＥＴ
であることを特徴とする。本発明は、上記能動素子と共
に電流ミラー回路を構成し検出した出力電流に応じた値
の電流を上記能動素子に供給するＦＥＴを備えることを
特徴とする。本発明は、上記抵抗に流れる電流を出力電
圧に応じて制限する手段を備えることを特徴とする。
であることを特徴とする。本発明は、上記能動素子と共
に電流ミラー回路を構成し検出した出力電流に応じた値
の電流を上記能動素子に供給するＦＥＴを備えることを
特徴とする。本発明は、上記抵抗に流れる電流を出力電
圧に応じて制限する手段を備えることを特徴とする。
【００１５】
【作用】本発明においては、検出した出力電流を電圧に
変換するための抵抗と出力電流の高周波成分を除去する
コンデンサの間に、オン抵抗を有する能動素子が挿入さ
れる。これにより、抵抗、コンデンサ及び能動素子から
構成されるローパスフィルタが、電流制限用の帰還ルー
プに挿入される。このローパスフィルタのカットオフ周
波数は、抵抗、コンデンサ及び能動素子のオン抵抗の値
により決定される。従って、抵抗及びコンデンサのみに
よってカットオフ周波数を決めていた構成に比べ、能動
素子のオン抵抗相当分、コンデンサの静電容量を小さく
できるため、少なくとも従来と同程度の電流制限性能及
び周波数特性を維持しながら、小形化、ＩＣ化に適した
安定化電源回路を実現することが可能になる。
変換するための抵抗と出力電流の高周波成分を除去する
コンデンサの間に、オン抵抗を有する能動素子が挿入さ
れる。これにより、抵抗、コンデンサ及び能動素子から
構成されるローパスフィルタが、電流制限用の帰還ルー
プに挿入される。このローパスフィルタのカットオフ周
波数は、抵抗、コンデンサ及び能動素子のオン抵抗の値
により決定される。従って、抵抗及びコンデンサのみに
よってカットオフ周波数を決めていた構成に比べ、能動
素子のオン抵抗相当分、コンデンサの静電容量を小さく
できるため、少なくとも従来と同程度の電流制限性能及
び周波数特性を維持しながら、小形化、ＩＣ化に適した
安定化電源回路を実現することが可能になる。
【００１６】特に、上記能動素子としてＦＥＴを使用し
た場合、そのオン抵抗は非常に大きくなるため、コンデ
ンサの静電容量を非常に小さくでき、またカットオフ周
波数を設計するに当たって電流電圧変換用の抵抗の値を
無視できる。さらに、このＦＥＴに対し検出した出力電
流に応じた値の電流を供給するＦＥＴを、電流ミラー回
路を構成するよう設けることにより、ローパスフィルタ
を構成するＦＥＴのスレッショルド電圧のばらつきを吸
収できる。
た場合、そのオン抵抗は非常に大きくなるため、コンデ
ンサの静電容量を非常に小さくでき、またカットオフ周
波数を設計するに当たって電流電圧変換用の抵抗の値を
無視できる。さらに、このＦＥＴに対し検出した出力電
流に応じた値の電流を供給するＦＥＴを、電流ミラー回
路を構成するよう設けることにより、ローパスフィルタ
を構成するＦＥＴのスレッショルド電圧のばらつきを吸
収できる。
【００１７】そして、本発明の電流制限特性は、垂下特
性にも「フ」の字特性にもすることができる。「フ」の
字特性にする場合、電流電圧変換用の抵抗に流れる電流
を出力電圧に応じて制限するようにすればよい。
性にも「フ」の字特性にもすることができる。「フ」の
字特性にする場合、電流電圧変換用の抵抗に流れる電流
を出力電圧に応じて制限するようにすればよい。
【００１８】
【実施例】以下、本発明の好適な実施例について図面に
基づき説明する。なお、図３〜図６に示される従来例と
同様の構成には同一の符号を付し、説明を省略する。
基づき説明する。なお、図３〜図６に示される従来例と
同様の構成には同一の符号を付し、説明を省略する。
【００１９】図１には本発明の第１実施例に係る安定化
電源回路の構成が、図２には第２実施例に係る安定化電
源回路の構成が、それぞれ示されている。第１実施例の
電流制限特性は垂下特性であり、第２実施例の電流制限
特性は「フ」の字特性である。これらの実施例は、第１
又は第２従来例にトランジスタＱ8 及びＱ9 を付加した
構成である。トランジスタＱ8 及びＱ9 は電流ミラー回
路を構成している。トランジスタＱ5 としては、新たに
付加したトランジスタＱ8 及びＱ9 と同様、ＦＥＴが用
いられている。
電源回路の構成が、図２には第２実施例に係る安定化電
源回路の構成が、それぞれ示されている。第１実施例の
電流制限特性は垂下特性であり、第２実施例の電流制限
特性は「フ」の字特性である。これらの実施例は、第１
又は第２従来例にトランジスタＱ8 及びＱ9 を付加した
構成である。トランジスタＱ8 及びＱ9 は電流ミラー回
路を構成している。トランジスタＱ5 としては、新たに
付加したトランジスタＱ8 及びＱ9 と同様、ＦＥＴが用
いられている。
【００２０】この実施例におけるトランジスタＱ9 は抵
抗として使用されている。すなわち、トラジスタＱ8 に
大きなドレイン電流が流れるとトランジスタＱ9 にはミ
ラー比倍のドレイン電流が流れる。この状態、すなわち
トランジスタＱ9 がオンしている状態では、トランジス
タＱ9 のオン抵抗が、電流制限用の帰還ループ上の位相
補償用ローパスフィルタに挿入されることになる。ここ
に、トランジスタＱ9としてＦＥＴを用いているため、
そのオン抵抗を数十ＭΩオーダーとすることができる。
この抵抗値は電流電圧変換用の抵抗Ｒ3 の値（数ｋΩオ
ーダー）に比べ十分大きいから、本実施例における位相
補償用ローパスフィルタのカットオフ周波数は、専ら、
トランジスタＱ9 のオン抵抗とコンデンサＣの静電容量
にて決定される。抵抗Ｒ3 に比べトランジスタＱ9 のオ
ン抵抗は１００００倍程度大きいから、抵抗Ｒ3 を単に
大きくした場合のようにトランジスタＱ5 のベース電圧
の変化を招くことなく、コンデンサＣの静電容量を従来
例の１／１００００程度、すなわち数ｐＦ〜数十ｐＦま
で小さくすることができる。この結果、コンデンサＣを
安定化電源回路ＩＣ内に構成でき、外付け部品の点数が
減ってコストダウンを実現できる。
抗として使用されている。すなわち、トラジスタＱ8 に
大きなドレイン電流が流れるとトランジスタＱ9 にはミ
ラー比倍のドレイン電流が流れる。この状態、すなわち
トランジスタＱ9 がオンしている状態では、トランジス
タＱ9 のオン抵抗が、電流制限用の帰還ループ上の位相
補償用ローパスフィルタに挿入されることになる。ここ
に、トランジスタＱ9としてＦＥＴを用いているため、
そのオン抵抗を数十ＭΩオーダーとすることができる。
この抵抗値は電流電圧変換用の抵抗Ｒ3 の値（数ｋΩオ
ーダー）に比べ十分大きいから、本実施例における位相
補償用ローパスフィルタのカットオフ周波数は、専ら、
トランジスタＱ9 のオン抵抗とコンデンサＣの静電容量
にて決定される。抵抗Ｒ3 に比べトランジスタＱ9 のオ
ン抵抗は１００００倍程度大きいから、抵抗Ｒ3 を単に
大きくした場合のようにトランジスタＱ5 のベース電圧
の変化を招くことなく、コンデンサＣの静電容量を従来
例の１／１００００程度、すなわち数ｐＦ〜数十ｐＦま
で小さくすることができる。この結果、コンデンサＣを
安定化電源回路ＩＣ内に構成でき、外付け部品の点数が
減ってコストダウンを実現できる。
【００２１】さらに、トランジスタＱ8 及びＱ9 により
電流ミラー回路を構成しているため、次の式が成り立
ち、トランジスタＱ9 のスレシュホールド電圧のばらつ
きによるオン抵抗のばらつきを吸収できる。
電流ミラー回路を構成しているため、次の式が成り立
ち、トランジスタＱ9 のスレシュホールド電圧のばらつ
きによるオン抵抗のばらつきを吸収できる。
【００２２】
【数２】Ｌ9 ／Ｗ9 ＝Ｒon／｛（２・Ｌ8 ／Ｗ8 ）・Ｋ
P ・ＩD ｝1/2 但し、Ｌ9 ，Ｗ9 ：トランジスタＱ9 の実効ゲート長及
び幅 Ｌ8 ，Ｗ8 ：トランジスタＱ8 の実効ゲート長及び幅 Ｒon：トランジスタＱ9 のオン抵抗 ＫP ：トランジスタＱ8 及びＱ9 のトランスコンダクタ
ンス ＩD ：トランジスタＱ8 のドレイン電流 なお、トランジスタＱ5 をＦＥＴとしているのは、バイ
ポーラとするとオフセットが著しくなるためである。ま
た、各バイポーラトランジスタの極性は、設計的にＰＮ
Ｐ又はＮＰＮとすることができ、各バイポーラトランジ
スタをＦＥＴに置き換えることもできる。
P ・ＩD ｝1/2 但し、Ｌ9 ，Ｗ9 ：トランジスタＱ9 の実効ゲート長及
び幅 Ｌ8 ，Ｗ8 ：トランジスタＱ8 の実効ゲート長及び幅 Ｒon：トランジスタＱ9 のオン抵抗 ＫP ：トランジスタＱ8 及びＱ9 のトランスコンダクタ
ンス ＩD ：トランジスタＱ8 のドレイン電流 なお、トランジスタＱ5 をＦＥＴとしているのは、バイ
ポーラとするとオフセットが著しくなるためである。ま
た、各バイポーラトランジスタの極性は、設計的にＰＮ
Ｐ又はＮＰＮとすることができ、各バイポーラトランジ
スタをＦＥＴに置き換えることもできる。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
検出した出力電流を電圧に変換するための抵抗と出力電
流の高周波成分を除去するコンデンサの間に、オン抵抗
を有する能動素子を挿入し、抵抗、コンデンサ及び能動
素子から構成されるローパスフィルタを電流制限用の帰
還ループに挿入するようにしたため、従来と同様の電流
制限特性及び周波数特性を少なくとも維持しながらコン
デンサの静電容量を小さくでき、小形化、ＩＣ化に適し
た安定化電源回路を実現できる。
検出した出力電流を電圧に変換するための抵抗と出力電
流の高周波成分を除去するコンデンサの間に、オン抵抗
を有する能動素子を挿入し、抵抗、コンデンサ及び能動
素子から構成されるローパスフィルタを電流制限用の帰
還ループに挿入するようにしたため、従来と同様の電流
制限特性及び周波数特性を少なくとも維持しながらコン
デンサの静電容量を小さくでき、小形化、ＩＣ化に適し
た安定化電源回路を実現できる。
【００２４】特に、上記能動素子としてＦＥＴを使用し
た場合、そのオン抵抗は非常に大きくなるため、コンデ
ンサの静電容量を非常に小さくでき、またカットオフ周
波数を設計するに当たって電流電圧変換用の抵抗の値を
無視できる。さらに、このＦＥＴに対し検出した出力電
流に応じた値の電流を供給するＦＥＴを、電流ミラー回
路を構成するよう設けることにより、ローパスフィルタ
を構成するＦＥＴのスレショルド電圧のばらつきを吸収
できる。そして、本発明の電流制限特性は、垂下特性に
も「フ」の字特性にもすることができる。
た場合、そのオン抵抗は非常に大きくなるため、コンデ
ンサの静電容量を非常に小さくでき、またカットオフ周
波数を設計するに当たって電流電圧変換用の抵抗の値を
無視できる。さらに、このＦＥＴに対し検出した出力電
流に応じた値の電流を供給するＦＥＴを、電流ミラー回
路を構成するよう設けることにより、ローパスフィルタ
を構成するＦＥＴのスレショルド電圧のばらつきを吸収
できる。そして、本発明の電流制限特性は、垂下特性に
も「フ」の字特性にもすることができる。
【図１】本発明の第１実施例に係る安定化電源回路の構
成を示す回路図である。
成を示す回路図である。
【図２】本発明の第２実施例に係る安定化電源回路の構
成を示す回路図である。
成を示す回路図である。
【図３】第１従来例に係る安定化電源回路の構成を示す
回路図である。
回路図である。
【図４】第１従来例の電流制限特性を示す図である。
【図５】第２従来例に係る安定化電源回路の構成を示す
回路図である。
回路図である。
【図６】第１従来例の電流制限特性を示す図である。
Ｖcc 電源電圧 Ｖref リファレンス電圧 Ｖo 出力電圧 Ｉo 出力電流 １〜３ 定電流源 Ｑ1 〜Ｑ9 トランジスタ Ｒ1 〜Ｒ4 抵抗 Ｃ コンデンサ
Claims (5)
- 【請求項１】 安定化された出力電圧を外部に出力する
ための出力トランジスタと、出力トランジスタの出力電
圧を検出し、所定のリファレンス電圧を基準として出力
電圧の誤差を検出し、検出した誤差が抑制されるよう出
力トランジスタを駆動する電圧安定化手段と、上記出力
電流を検出し、上記リファレンス電圧を基準として出力
電流の過剰分を検出し、少なくとも検出した過剰分が打
ち消されるよう出力トランジスタを駆動する電流制限手
段と、を備え、 電流制限手段が、 検出した出力電流を電圧に変換する抵抗と、 抵抗に並列接続され出力電流の高周波成分を除去するコ
ンデンサと、 少なくとも出力トランジスタの出力電流が過剰となった
場合にオンし抵抗とコンデンサの間にそのオン抵抗を挿
入する能動素子と、 を備えることを特徴とする安定化電源回路。 - 【請求項２】 安定化電源回路の出力電流を検出し、所
定のリファレンス電圧を基準として出力電流の過剰分を
検出し、少なくとも検出した過剰分が打ち消されるよう
出力電流を制御する電流制限回路において、 検出した出力電流を電圧に変換する抵抗と、 抵抗に並列接続され出力電流の高周波成分を除去するコ
ンデンサと、 少なくとも出力電流が過剰となった場合にオンし抵抗と
コンデンサの間にそのオン抵抗を挿入する能動素子と、 を備えることを特徴とする電流制限回路。 - 【請求項３】 請求項１又は２記載の回路において、 上記能動素子がＦＥＴであることを特徴とする回路。
- 【請求項４】 請求項３記載の回路において、 上記能動素子と共に電流ミラー回路を構成し検出した出
力電流に応じた値の電流を上記能動素子に供給するＦＥ
Ｔを備えることを特徴とする回路。 - 【請求項５】 請求項１又は２記載の回路において、 上記抵抗に流れる電流を出力電圧に応じて制限する手段
を備えることを特徴とする回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19033694A JP2860058B2 (ja) | 1994-08-12 | 1994-08-12 | 安定化電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19033694A JP2860058B2 (ja) | 1994-08-12 | 1994-08-12 | 安定化電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0854943A JPH0854943A (ja) | 1996-02-27 |
| JP2860058B2 true JP2860058B2 (ja) | 1999-02-24 |
Family
ID=16256503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19033694A Expired - Fee Related JP2860058B2 (ja) | 1994-08-12 | 1994-08-12 | 安定化電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2860058B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100689256B1 (ko) * | 2002-02-12 | 2007-03-02 | 산켄덴키 가부시키가이샤 | 안정화 전원회로 |
| JP4527592B2 (ja) * | 2005-04-18 | 2010-08-18 | 株式会社リコー | 定電圧電源回路 |
| JP4814747B2 (ja) * | 2006-08-30 | 2011-11-16 | セイコーＮｐｃ株式会社 | 定電圧回路 |
| DE102006043614A1 (de) * | 2006-09-16 | 2008-03-27 | Conti Temic Microelectronic Gmbh | Diskreter strombegrenzter Spannungsregler |
| JP2012083850A (ja) * | 2010-10-07 | 2012-04-26 | On Semiconductor Trading Ltd | 定電圧電源回路 |
-
1994
- 1994-08-12 JP JP19033694A patent/JP2860058B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0854943A (ja) | 1996-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950010479B1 (ko) | 액티브필터 | |
| KR101407924B1 (ko) | Ｌｄｏ 전압 레귤레이터 | |
| JPH03185506A (ja) | 安定化定電圧回路 | |
| JP2860058B2 (ja) | 安定化電源回路 | |
| JP3821717B2 (ja) | 直流安定化電源装置 | |
| JPH0472401B2 (ja) | ||
| US6639457B1 (en) | CMOS transconductor circuit with high linearity | |
| KR19980024303A (ko) | 트랜스임피던스 기능을 발생시키기 위한 집적 회로 및 방법 | |
| JP3542022B2 (ja) | レギュレータ | |
| JPH09321555A (ja) | 半導体集積回路の差動増幅器 | |
| JP4734518B2 (ja) | 電源回路 | |
| US5986511A (en) | Frequency dependent impedance | |
| KR0173944B1 (ko) | 히스테리시스를 갖는 비교기 | |
| JP2004062491A (ja) | 直流安定化電源回路 | |
| JP3150002B2 (ja) | 出力回路 | |
| JPH0537530Y2 (ja) | ||
| JPS6122484B2 (ja) | ||
| JPH05150847A (ja) | 電源回路 | |
| JP2591805Y2 (ja) | 電源電圧監視回路 | |
| JP3178520B2 (ja) | 増幅回路 | |
| JPS615606A (ja) | 半導体集積回路 | |
| JPH0720728Y2 (ja) | リップル除去回路 | |
| KR940002235Y1 (ko) | 고주파용 차동 증폭기 | |
| JPH04148210A (ja) | 電源回路 | |
| JPH0226123A (ja) | ＧａＡｓ半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |