JPS6122484B2 - - Google Patents
Info
- Publication number
- JPS6122484B2 JPS6122484B2 JP52126622A JP12662277A JPS6122484B2 JP S6122484 B2 JPS6122484 B2 JP S6122484B2 JP 52126622 A JP52126622 A JP 52126622A JP 12662277 A JP12662277 A JP 12662277A JP S6122484 B2 JPS6122484 B2 JP S6122484B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- terminal
- circuit
- resistor
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 37
- 230000002265 prevention Effects 0.000 claims description 6
- 230000035939 shock Effects 0.000 description 6
- 239000002131 composite material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は差動入力音響増幅器における電源投入
時に発生するスイツチオンシヨツクを防止するこ
とを目的としたスイツチオンシヨツク防止回路で
ある。
時に発生するスイツチオンシヨツクを防止するこ
とを目的としたスイツチオンシヨツク防止回路で
ある。
第１図は従来良く知られている差動入力音響増
幅器の基本回路図で、差動増幅器１１４の非反転
入力１０１のバイアスは抵抗１０７，１０９のブ
リーダ回路によつて電源端子１０５に加わる電圧
を分圧した値に決定され、この電圧が電源変動に
よつて変化して入力に対して影響を与えないよう
にコンデンサー１１２が端子１０２と接地端子１
０６間に設けてある。このコンデンサー１１２は
いわゆるリツプルフイルター用コンデンサーであ
り、よく用いられている回路である。端子１０２
の電圧は入力バイアスとして抵抗１０８を介して
非反転入力端１０１に加えられている反転入力端
１０３は出力端１０４から抵抗１１０，１１１と
端子１１６と接地端子１０６間に挿入されたコン
デンサー１１３の負帰還回路によつて出力電圧が
帰還されている。
幅器の基本回路図で、差動増幅器１１４の非反転
入力１０１のバイアスは抵抗１０７，１０９のブ
リーダ回路によつて電源端子１０５に加わる電圧
を分圧した値に決定され、この電圧が電源変動に
よつて変化して入力に対して影響を与えないよう
にコンデンサー１１２が端子１０２と接地端子１
０６間に設けてある。このコンデンサー１１２は
いわゆるリツプルフイルター用コンデンサーであ
り、よく用いられている回路である。端子１０２
の電圧は入力バイアスとして抵抗１０８を介して
非反転入力端１０１に加えられている反転入力端
１０３は出力端１０４から抵抗１１０，１１１と
端子１１６と接地端子１０６間に挿入されたコン
デンサー１１３の負帰還回路によつて出力電圧が
帰還されている。
上記従来の回路構成の差動入力音響増幅器に電
源を投入した時、コンデンサー１１２，１１３の
接続点１０２，１１６はOvであり、出力端電位
もOvである。コンデンサー１１２は抵抗１０７
を介して、コンデンサー１１３は出力端子１０４
から負帰還回路の抵抗１１０，１１１を介して充
電される。コンデンサー１１２は電源投入時より
充電を始めるのに対し、コンデンサー１１３はコ
ンデンサー１１２が充電を行い、それにより非反
転入力端側がオンするために、出力端電圧を電源
電圧まで立ち上らせることとなり、その時点より
充電を開始することになる。コンデンサー１１３
の充電により反転入力側がオンするまでの時間、
出力端電圧は電源電圧を保持し、その後非反転入
力電圧と反転入力電圧の差電圧（コンデンサー１
１２，１１３端電圧差）が差動入力音響増幅器の
利得倍されて出力端１０４に現われる。この一連
の出力端電圧の変動が差動入力音響増幅器のスイ
ツチオンシヨツク音として発生し、場合によつて
は負荷に過電流が流れ負荷を破壊する恐れがあ
る。
源を投入した時、コンデンサー１１２，１１３の
接続点１０２，１１６はOvであり、出力端電位
もOvである。コンデンサー１１２は抵抗１０７
を介して、コンデンサー１１３は出力端子１０４
から負帰還回路の抵抗１１０，１１１を介して充
電される。コンデンサー１１２は電源投入時より
充電を始めるのに対し、コンデンサー１１３はコ
ンデンサー１１２が充電を行い、それにより非反
転入力端側がオンするために、出力端電圧を電源
電圧まで立ち上らせることとなり、その時点より
充電を開始することになる。コンデンサー１１３
の充電により反転入力側がオンするまでの時間、
出力端電圧は電源電圧を保持し、その後非反転入
力電圧と反転入力電圧の差電圧（コンデンサー１
１２，１１３端電圧差）が差動入力音響増幅器の
利得倍されて出力端１０４に現われる。この一連
の出力端電圧の変動が差動入力音響増幅器のスイ
ツチオンシヨツク音として発生し、場合によつて
は負荷に過電流が流れ負荷を破壊する恐れがあ
る。
本発明の目的はスイツチオンシヨツク音を生じ
ない音響増幅器を得ることにある。
ない音響増幅器を得ることにある。
本発明は、非反転入力端と反転入力端の電位を
等しく立ち上らせる（電源リツプル防止コンデン
サーと負帰還回路のコンデンサーとの各電圧を同
レベルにて立ち上らせる）ことにより、スイツチ
オンシヨツクを防止するものである。
等しく立ち上らせる（電源リツプル防止コンデン
サーと負帰還回路のコンデンサーとの各電圧を同
レベルにて立ち上らせる）ことにより、スイツチ
オンシヨツクを防止するものである。
本発明を第２図を参照しながら説明する。
反転、非反転入力端１，２と出力端４とを有す
る差動増幅器１４、ブリーダー用の抵抗７，９コ
ンデンサー１２、抵抗８、負帰還用の抵抗１０，
１１とコンデンサ１３および電源端子５接地端子
６とは第１図の従来の音響増幅器と同様の構成を
している。さらにこの差動増幅器１４の電源リツ
プル防止コンデンサー１２の接続点２と負帰還回
路コンデンサー１３の接続点１６に、直流利得１
倍の同相増幅器１５を設けている。
る差動増幅器１４、ブリーダー用の抵抗７，９コ
ンデンサー１２、抵抗８、負帰還用の抵抗１０，
１１とコンデンサ１３および電源端子５接地端子
６とは第１図の従来の音響増幅器と同様の構成を
している。さらにこの差動増幅器１４の電源リツ
プル防止コンデンサー１２の接続点２と負帰還回
路コンデンサー１３の接続点１６に、直流利得１
倍の同相増幅器１５を設けている。
電源投入と同時に充電を開始する電源リツプル
防止コンデンサー１２の接続点２に、同相増幅器
１５の入力端を接続し、負帰還回路のコンデンサ
ー１３の接続点に同相増幅器１５の出力端を接続
し、出力端から同相増幅器１５の反転入力１７に
全帰還を行うことにより、コンデンサー１２の接
続点２とコンデンサー１３の接続点１６の電圧レ
ベルを等しくできる。即ちコンデンサー１２の接
続点２の電源投入時の電圧増加とコンデンサー１
３の接続点１６の電源投入時の電圧増加が等しく
なる。そのため差動増幅器１４の非反転入力端１
と反転入力端３とが一体となり、そのため非反転
入力端３の電圧レベルの不一致による出力端４の
変動が全く現われないことにより従来あつた、耳
ざわりなスイツチオンシヨツク音は無なり、同時
に負荷に流れる過電流のため負荷を破壊すること
も無くなる。又従来スイツチオンシヨツク音を最
小にするために最適条件のコンデンサー容量値を
決定していたが、本発明では自由にコンデンサー
容量値を選択できる。
防止コンデンサー１２の接続点２に、同相増幅器
１５の入力端を接続し、負帰還回路のコンデンサ
ー１３の接続点に同相増幅器１５の出力端を接続
し、出力端から同相増幅器１５の反転入力１７に
全帰還を行うことにより、コンデンサー１２の接
続点２とコンデンサー１３の接続点１６の電圧レ
ベルを等しくできる。即ちコンデンサー１２の接
続点２の電源投入時の電圧増加とコンデンサー１
３の接続点１６の電源投入時の電圧増加が等しく
なる。そのため差動増幅器１４の非反転入力端１
と反転入力端３とが一体となり、そのため非反転
入力端３の電圧レベルの不一致による出力端４の
変動が全く現われないことにより従来あつた、耳
ざわりなスイツチオンシヨツク音は無なり、同時
に負荷に流れる過電流のため負荷を破壊すること
も無くなる。又従来スイツチオンシヨツク音を最
小にするために最適条件のコンデンサー容量値を
決定していたが、本発明では自由にコンデンサー
容量値を選択できる。
次に第３図にて本発明の具体的実施例を述べ
る。尚同図に於いて、第２図と同一部分は同一符
号を付してある。抵抗７，８、のブリーダ回路か
ら抵抗９を介して入力バイアス決定を行ない、コ
ンデンサー１２にて電源リツプルを除去し、入力
に差動回路４２を用いその負荷抵抗１８より極性
反転のドライブPNPトランジスタ２６に入る。位
相補償（発振防止）コンデンサー４４をトランジ
スタ２６のベースとコレクタの間に接続し、終段
NPN複合トランジスタ２８，２９のベースにド
ライブトランジスタ２６のコレクタを接続し、ド
ライブトランジスタ２６のコレクタからダイオー
ドチエーン３７，３８，３９を介して終段PNP複
合トランジスタ３０，３１のベースに接続され
て、終段はNPNとPNP複合トランジスタからな
るシングルエンデツドプツシユプル回路となつて
いる。トランジスタ２５と抵抗１９は差動回路４
２の定電流源で定電圧源（抵抗２０、ダイオード
３５，３６）より決定され、トランジスタ２７と
抵抗２１でアイドリング電流を決定し、ダイオー
ドチエーン３７，３８，３９はバイアス回路であ
る。抵抗１０，１１とコンデンサー１３は負帰還
回路である。接続点２から差動回路４３の非反転
入力に入り、抵抗２２は差動回路４３の定電流源
で、抵抗２３は差動回路４３の負荷抵抗でドライ
ブ用トランジスタ３２に入り、終段NPNトラン
ジスタ３３とPNPトランジスタ３４のシングルエ
ンデツドプツシユプル回路を構成し、抵抗２４は
定電流源でアイドリング電流を決定し、ダイオー
ド４０，４１はバイアス回路であり、接続点１６
にてコンデンサー１３と接続される回路である。
る。尚同図に於いて、第２図と同一部分は同一符
号を付してある。抵抗７，８、のブリーダ回路か
ら抵抗９を介して入力バイアス決定を行ない、コ
ンデンサー１２にて電源リツプルを除去し、入力
に差動回路４２を用いその負荷抵抗１８より極性
反転のドライブPNPトランジスタ２６に入る。位
相補償（発振防止）コンデンサー４４をトランジ
スタ２６のベースとコレクタの間に接続し、終段
NPN複合トランジスタ２８，２９のベースにド
ライブトランジスタ２６のコレクタを接続し、ド
ライブトランジスタ２６のコレクタからダイオー
ドチエーン３７，３８，３９を介して終段PNP複
合トランジスタ３０，３１のベースに接続され
て、終段はNPNとPNP複合トランジスタからな
るシングルエンデツドプツシユプル回路となつて
いる。トランジスタ２５と抵抗１９は差動回路４
２の定電流源で定電圧源（抵抗２０、ダイオード
３５，３６）より決定され、トランジスタ２７と
抵抗２１でアイドリング電流を決定し、ダイオー
ドチエーン３７，３８，３９はバイアス回路であ
る。抵抗１０，１１とコンデンサー１３は負帰還
回路である。接続点２から差動回路４３の非反転
入力に入り、抵抗２２は差動回路４３の定電流源
で、抵抗２３は差動回路４３の負荷抵抗でドライ
ブ用トランジスタ３２に入り、終段NPNトラン
ジスタ３３とPNPトランジスタ３４のシングルエ
ンデツドプツシユプル回路を構成し、抵抗２４は
定電流源でアイドリング電流を決定し、ダイオー
ド４０，４１はバイアス回路であり、接続点１６
にてコンデンサー１３と接続される回路である。
この回路に電源を投入した時は、コンデンサー
１２，１３の端子電圧は0vであり、差動回路４
２はオフであり、出力電位は0vとなつている。
又差動回路４３はPNPトランジスタであるためオ
ンして出力端１６を0vに保持し、時間と共にコ
ンデンサー１２が抵抗を介して充電され、その電
圧変化と同様にコンデンサー１３に電流を供給
し、コンデンサー１２の接続点と同等の変化を行
う様に全帰還を行い電圧利得１倍に保ち、スイツ
チオンシヨツクは全く発生しない。
１２，１３の端子電圧は0vであり、差動回路４
２はオフであり、出力電位は0vとなつている。
又差動回路４３はPNPトランジスタであるためオ
ンして出力端１６を0vに保持し、時間と共にコ
ンデンサー１２が抵抗を介して充電され、その電
圧変化と同様にコンデンサー１３に電流を供給
し、コンデンサー１２の接続点と同等の変化を行
う様に全帰還を行い電圧利得１倍に保ち、スイツ
チオンシヨツクは全く発生しない。
上記に本発明の一実施例を説明したが、本発明
はこれに限られるものではなく、例えば同相増幅
器１５は差動増幅器の他にどのような形式の増幅
器でも要すをに入−出力が同相で利得が“１”の
ものであればよい。
はこれに限られるものではなく、例えば同相増幅
器１５は差動増幅器の他にどのような形式の増幅
器でも要すをに入−出力が同相で利得が“１”の
ものであればよい。
第１図は従来の差動入力音響増幅器の基本回路
である。第２図は本発明に係る差動入力音響増幅
器の一実施例の基本回路図である。第３図は本発
明を用いた一実施例の具体的実施例である。 １……非反転入力端、２……入力バイアス端、
３，１７……反転入力端、４，１６……出力端、
５……電源端子、６……共通端子、７，８，９，
１０，１１，１８，１９，２０，２１，２２，２
３，２４……抵抗、１２，１３，４４……コンデ
ンサー、１４、……差動入力音響増幅器、１５…
…同相増幅器、２５，２６，２７，２８，２９，
３０，３１，３２，３３，３４……トランジスタ
ー、３５，３６，３７，３８，３９，４０，４
１，……ダイオード、４２，４３……差動回路。
である。第２図は本発明に係る差動入力音響増幅
器の一実施例の基本回路図である。第３図は本発
明を用いた一実施例の具体的実施例である。 １……非反転入力端、２……入力バイアス端、
３，１７……反転入力端、４，１６……出力端、
５……電源端子、６……共通端子、７，８，９，
１０，１１，１８，１９，２０，２１，２２，２
３，２４……抵抗、１２，１３，４４……コンデ
ンサー、１４、……差動入力音響増幅器、１５…
…同相増幅器、２５，２６，２７，２８，２９，
３０，３１，３２，３３，３４……トランジスタ
ー、３５，３６，３７，３８，３９，４０，４
１，……ダイオード、４２，４３……差動回路。
Claims (1)
- １ 電源端子と共通端子間に接続された第１と第
２の抵抗が直列接続されたブリーダ回路と、前記
ブリーダ回路の前記第１と第２の抵抗の接続点に
電気的に接続された非反転入力端子を備えた差動
入力音響増幅器と、前記差動入力音響増幅器の出
力端と差動入力音響増幅器の反転入力端との間に
挿入された第３の抵抗と、前記反転入力端と前記
共通端子との間に接続された、第４の抵抗および
負帰還回路コンデンサーを含む直列回路と、前記
第１および第２の抵抗の接続点と前記共通端子と
の間に接続された電源リツプル防止コンデンサー
と、前記第１および第２の抵抗の接続点に入力端
が接続され、前記第４の抵抗と前記負帰還回路コ
ンデンサーの接続点に出力端が接続された直流利
得１倍の同相増幅器とを有することを特徴とする
音響増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12662277A JPS5459862A (en) | 1977-10-20 | 1977-10-20 | Acoustic amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12662277A JPS5459862A (en) | 1977-10-20 | 1977-10-20 | Acoustic amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5459862A JPS5459862A (en) | 1979-05-14 |
| JPS6122484B2 true JPS6122484B2 (ja) | 1986-05-31 |
Family
ID=14939744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12662277A Granted JPS5459862A (en) | 1977-10-20 | 1977-10-20 | Acoustic amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5459862A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5736010U (ja) * | 1980-08-09 | 1982-02-25 | ||
| JP4759015B2 (ja) * | 2008-04-25 | 2011-08-31 | 株式会社リコー | 定電圧回路 |
-
1977
- 1977-10-20 JP JP12662277A patent/JPS5459862A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5459862A (en) | 1979-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950010479B1 (ko) | 액티브필터 | |
| JP3111460B2 (ja) | 電圧／絶対値電流コンバータ回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0232585B2 (ja) | ||
| JPS6184913A (ja) | 高域通過回路装置 | |
| JPS6122484B2 (ja) | ||
| JPH11346125A (ja) | Ｓｒｐｐ回路 | |
| JPH0449701Y2 (ja) | ||
| JPH01268302A (ja) | 増幅回路 | |
| JPS584327Y2 (ja) | 増幅回路 | |
| JP2723703B2 (ja) | 演算回路 | |
| JP2725290B2 (ja) | 電力増幅回路 | |
| JP3150002B2 (ja) | 出力回路 | |
| JPS6133710Y2 (ja) | ||
| JP2693861B2 (ja) | 増幅回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPS6115619Y2 (ja) | ||
| JPH05150847A (ja) | 電源回路 | |
| JPH0419881Y2 (ja) | ||
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| JP2706194B2 (ja) | 電流増幅回路 | |
| JP3128315B2 (ja) | 差動増幅回路 | |
| JPH06152274A (ja) | 増幅回路 | |
| JP2814293B2 (ja) | 定電圧回路 | |
| JPS6121857Y2 (ja) |