JP2706194B2 - 電流増幅回路 - Google Patents
電流増幅回路Info
- Publication number
- JP2706194B2 JP2706194B2 JP3331031A JP33103191A JP2706194B2 JP 2706194 B2 JP2706194 B2 JP 2706194B2 JP 3331031 A JP3331031 A JP 3331031A JP 33103191 A JP33103191 A JP 33103191A JP 2706194 B2 JP2706194 B2 JP 2706194B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electrode
- input
- current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は半導体集積回路内に設
けられた定電流回路または定電圧回路に用いる電流増幅
回路に関するものである。
けられた定電流回路または定電圧回路に用いる電流増幅
回路に関するものである。
【０００２】
【従来の技術】図２は従来の電流増幅回路の構成図であ
り、図において、１は入力電流を受けるＮＰＮトランジ
スタ（入力側トランジスタ）、２は出力電流をドライブ
するＮＰＮトランジスタ（出力側トランジスタ）、３は
ＮＰＮトランジスタ１及び２のベース電流を供給するＮ
ＰＮトランジスタ（電流補償回路）であり、トランジス
タ１，２のベース電流による不整合を少なくするための
ものである。４はＮＰＮトランジスタ１及び２のアーリ
ー効果（ベース幅変調効果）を低減するための抵抗、１
１は定電流源である。上記構成において、ＮＰＮトラン
ジスタ２のエミッタサイズは、ＮＰＮトランジスタ１の
エミッタサイズのＮ倍となっており、また抵抗５の抵抗
値は抵抗４の１／Ｎとなっている。
り、図において、１は入力電流を受けるＮＰＮトランジ
スタ（入力側トランジスタ）、２は出力電流をドライブ
するＮＰＮトランジスタ（出力側トランジスタ）、３は
ＮＰＮトランジスタ１及び２のベース電流を供給するＮ
ＰＮトランジスタ（電流補償回路）であり、トランジス
タ１，２のベース電流による不整合を少なくするための
ものである。４はＮＰＮトランジスタ１及び２のアーリ
ー効果（ベース幅変調効果）を低減するための抵抗、１
１は定電流源である。上記構成において、ＮＰＮトラン
ジスタ２のエミッタサイズは、ＮＰＮトランジスタ１の
エミッタサイズのＮ倍となっており、また抵抗５の抵抗
値は抵抗４の１／Ｎとなっている。
【０００３】次に動作について説明する。ＮＰＮトラン
ジスタ１のコレクタに定電流源１１から電流Ｉを流す
と、ＮＰＮトランジスタ１のベース電圧Ｖｂは抵抗４の
抵抗値をＲ4 とすると次式によって決まる。 Ｖｂ＝Ｒ4 ×Ｉ＋（ＫＴ／ｑ）１ｎ（Ｉ／Ｉｓ）
ジスタ１のコレクタに定電流源１１から電流Ｉを流す
と、ＮＰＮトランジスタ１のベース電圧Ｖｂは抵抗４の
抵抗値をＲ4 とすると次式によって決まる。 Ｖｂ＝Ｒ4 ×Ｉ＋（ＫＴ／ｑ）１ｎ（Ｉ／Ｉｓ）
【０００４】一方、ＮＰＮトランジスタ２のベース電位
は、上記ＮＰＮトランジスタ１のベース電圧Ｖｂと同じ
であるため、抵抗５の抵抗値をＲ5 とし、ＮＰＮトラン
ジスタ２の出力電流をＩｏとすると次式のようになる。 Ｖｂ＝Ｒ5 ×Ｉｏ＋（ＫＴ／ｑ）１ｎ（Ｉｏ／Ｎ×Ｉｓ） またＲ4 ＝Ｎ×Ｒ5 より、Ｉｏ＝Ｎ×Ｉとなる。つま
り、ＮＰＮトランジスタ２の出力電流Ｉｏは入力電流Ｉ
に対して、常にカレントミラー回路を構成するＮＰＮト
ランジスタのエミッタの面積比に比例し、Ｎ倍となり、
このようにして入力電流を増幅して出力端子ＯＵＴに供
給することができる。
は、上記ＮＰＮトランジスタ１のベース電圧Ｖｂと同じ
であるため、抵抗５の抵抗値をＲ5 とし、ＮＰＮトラン
ジスタ２の出力電流をＩｏとすると次式のようになる。 Ｖｂ＝Ｒ5 ×Ｉｏ＋（ＫＴ／ｑ）１ｎ（Ｉｏ／Ｎ×Ｉｓ） またＲ4 ＝Ｎ×Ｒ5 より、Ｉｏ＝Ｎ×Ｉとなる。つま
り、ＮＰＮトランジスタ２の出力電流Ｉｏは入力電流Ｉ
に対して、常にカレントミラー回路を構成するＮＰＮト
ランジスタのエミッタの面積比に比例し、Ｎ倍となり、
このようにして入力電流を増幅して出力端子ＯＵＴに供
給することができる。
【０００５】
【発明が解決しようとする課題】従来のカレントミラー
タイプの電流増幅回路は以上のように構成されており、
入力電流Ｉを大きくすると周波数特性が必要以上に高く
なり、出力電流が発振するという問題点があった。すな
わち入力電流が大きくなるとＮＰＮトランジスタ１のコ
レクタ電流に変動が生じ、このためＮＰＮトランジスタ
３のエミッタ電流も変動し、これに伴い出力ドライバト
ランジスタ２の出力に変動が生じることとなる。また接
地に接続された抵抗４，５に入力されるノイズが異なる
と、トランジスタ１のエミッタ電流はトランジスタ３に
よるフィードバック作用により補償されるが、トランジ
スタ２のエミッタ電流は、抵抗５へのノイズが抵抗４と
異なるためにトランジスタ３によりフィードバックをか
けても補償されずに変動することとなり、出力電流が不
安定となり発振するという問題点があった。
タイプの電流増幅回路は以上のように構成されており、
入力電流Ｉを大きくすると周波数特性が必要以上に高く
なり、出力電流が発振するという問題点があった。すな
わち入力電流が大きくなるとＮＰＮトランジスタ１のコ
レクタ電流に変動が生じ、このためＮＰＮトランジスタ
３のエミッタ電流も変動し、これに伴い出力ドライバト
ランジスタ２の出力に変動が生じることとなる。また接
地に接続された抵抗４，５に入力されるノイズが異なる
と、トランジスタ１のエミッタ電流はトランジスタ３に
よるフィードバック作用により補償されるが、トランジ
スタ２のエミッタ電流は、抵抗５へのノイズが抵抗４と
異なるためにトランジスタ３によりフィードバックをか
けても補償されずに変動することとなり、出力電流が不
安定となり発振するという問題点があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、入力電流が大きくなっても周波
数特性の変化を抑え、安定した出力電流を供給すること
ができる電流増幅回路を得ることを目的とする。
ためになされたもので、入力電流が大きくなっても周波
数特性の変化を抑え、安定した出力電流を供給すること
ができる電流増幅回路を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る電流増幅
回路は、そのコレクタ電極に定電流が入力されるＮＰＮ
型の入力側トランジスタと、上記入力側トランジスタの
エミッタ電極と接地電位ノードとの間に接続された第１
の抵抗素子と、そのコレクタ電極が出力ノードに接続さ
れ、そのエミッタサイズが上記入力側トランジスタのエ
ミッタサイズのＮ倍であるＮＰＮ型の出力側トランジス
タと、上記出力側トランジスタのエミッタ電極と接地電
位ノードとの間に接続され、その抵抗値が上記第１の抵
抗素子の抵抗値の１／Ｎ倍である第２の抵抗素子と、そ
のベース電極が上記入力側トランジスタのコレクタ電極
に接続され、そのエミッタ電極がベース接続点に接続さ
れたＮＰＮ型の電流補償用トランジスタと、上記電流補
償用トランジスタのベース電極とコレクタ電極との間に
接続された第１のコンデンサと、上記電流補償用トラン
ジスタのコレクタ電極と電源電位ノードとの間に接続さ
れた第３の抵抗素子と、上記出力側トランジスタのベー
ス電極とコレクト電極との間に接続された第２のコンデ
ンサと、上記入力側トランジスタのベース電極と上記ベ
ース接続点との間に接続された第４の抵抗素子と、上記
出力側トランジスタのベース電極と上記ベース接続点と
の間に接続された第５の抵抗素子とを備えたものであ
る。
回路は、そのコレクタ電極に定電流が入力されるＮＰＮ
型の入力側トランジスタと、上記入力側トランジスタの
エミッタ電極と接地電位ノードとの間に接続された第１
の抵抗素子と、そのコレクタ電極が出力ノードに接続さ
れ、そのエミッタサイズが上記入力側トランジスタのエ
ミッタサイズのＮ倍であるＮＰＮ型の出力側トランジス
タと、上記出力側トランジスタのエミッタ電極と接地電
位ノードとの間に接続され、その抵抗値が上記第１の抵
抗素子の抵抗値の１／Ｎ倍である第２の抵抗素子と、そ
のベース電極が上記入力側トランジスタのコレクタ電極
に接続され、そのエミッタ電極がベース接続点に接続さ
れたＮＰＮ型の電流補償用トランジスタと、上記電流補
償用トランジスタのベース電極とコレクタ電極との間に
接続された第１のコンデンサと、上記電流補償用トラン
ジスタのコレクタ電極と電源電位ノードとの間に接続さ
れた第３の抵抗素子と、上記出力側トランジスタのベー
ス電極とコレクト電極との間に接続された第２のコンデ
ンサと、上記入力側トランジスタのベース電極と上記ベ
ース接続点との間に接続された第４の抵抗素子と、上記
出力側トランジスタのベース電極と上記ベース接続点と
の間に接続された第５の抵抗素子とを備えたものであ
る。
【０００８】
【作用】この発明においては、第１のコンデンサによっ
て電源からの交流成分が減衰され、上記第２のコンデン
サによって、接地に接続された第１及び第２の抵抗素子
間のノイズによる交流成分が減衰され、また、第３，第
４の抵抗素子によって、上記２つのコンデンサの容量を
小さいものとすることができ、さらに、第５の抵抗素子
によって、入力側トランジスタと出力側トランジスタの
整合が取りやすくなる。
て電源からの交流成分が減衰され、上記第２のコンデン
サによって、接地に接続された第１及び第２の抵抗素子
間のノイズによる交流成分が減衰され、また、第３，第
４の抵抗素子によって、上記２つのコンデンサの容量を
小さいものとすることができ、さらに、第５の抵抗素子
によって、入力側トランジスタと出力側トランジスタの
整合が取りやすくなる。
【０００９】
【実施例】以下、この発明の一実施例による電流増幅回
路を図について説明する。図１において、図２と同一符
号は同一または相当部分を示し、９は電流補償回路を構
成するＮＰＮトランジスタ３のベース・コレクタ間に接
続されたコンデンサであり、６はＮＰＮトランジスタ３
のコレクタに接続された抵抗で、ＮＰＮトランジスタ３
のインピーダンスを下げてコンデンサ９の容量を小さく
するためのものである。また１０はＮＰＮトランジスタ
２のベース・コレクタ間に設けられたコンデンサであ
り、８はＮＰＮトランジスタ２のベースに接続された抵
抗で、ＮＰＮトランジスタ３のインピーダンスを下げて
コンデンサ１０の容量を小さくするためのものである。
さらに７はＮＰＮトランジスタ２とＮＰＮトランジスタ
１との入力インピーダンスの整合をとるためにＮＰＮト
ランジスタ１のベースに接続された抵抗である。そして
上記構成において、コンデンサ９が第１の交流成分減衰
手段を構成し、またコンデンサ１０が第２の交流成分低
減手段を構成するものとなっている。
路を図について説明する。図１において、図２と同一符
号は同一または相当部分を示し、９は電流補償回路を構
成するＮＰＮトランジスタ３のベース・コレクタ間に接
続されたコンデンサであり、６はＮＰＮトランジスタ３
のコレクタに接続された抵抗で、ＮＰＮトランジスタ３
のインピーダンスを下げてコンデンサ９の容量を小さく
するためのものである。また１０はＮＰＮトランジスタ
２のベース・コレクタ間に設けられたコンデンサであ
り、８はＮＰＮトランジスタ２のベースに接続された抵
抗で、ＮＰＮトランジスタ３のインピーダンスを下げて
コンデンサ１０の容量を小さくするためのものである。
さらに７はＮＰＮトランジスタ２とＮＰＮトランジスタ
１との入力インピーダンスの整合をとるためにＮＰＮト
ランジスタ１のベースに接続された抵抗である。そして
上記構成において、コンデンサ９が第１の交流成分減衰
手段を構成し、またコンデンサ１０が第２の交流成分低
減手段を構成するものとなっている。
【００１０】次に動作について説明する。定電流源１１
の入力電流Ｉが大きくなった場合、コンデンサ９にてＮ
ＰＮトランジスタ３及び１へは高周波数（交流）成分の
位相が補償されて減衰され、ＮＰＮトランジスタ１のコ
レクタ電流の変動が抑えられ、ＮＰＮトランジスタ３の
エミッタ電流の変動も抑えられることとなる。またこの
とき抵抗４と抵抗５に入力されるノイズが異なってＮＰ
Ｎトランジスタ３にて補償されなくともコンデンサ１０
によりＮＰＮトランジスタ２へ入力される交流成分の位
相が補償されて減衰され、従ってＮＰＮトランジスタ２
の出力が変動することはない。
の入力電流Ｉが大きくなった場合、コンデンサ９にてＮ
ＰＮトランジスタ３及び１へは高周波数（交流）成分の
位相が補償されて減衰され、ＮＰＮトランジスタ１のコ
レクタ電流の変動が抑えられ、ＮＰＮトランジスタ３の
エミッタ電流の変動も抑えられることとなる。またこの
とき抵抗４と抵抗５に入力されるノイズが異なってＮＰ
Ｎトランジスタ３にて補償されなくともコンデンサ１０
によりＮＰＮトランジスタ２へ入力される交流成分の位
相が補償されて減衰され、従ってＮＰＮトランジスタ２
の出力が変動することはない。
【００１１】このように本実施例によれば、電流補償回
路を構成するＮＰＮトランジスタ３の入力側にコンデン
サ９を設けたから、定電流源１１の入力電流が大きくな
ってもＮＰＮトランジスタ３及び１に交流成分が入力す
ることがなく、また抵抗４及び５に入力されるノイズが
異なり、ＮＰＮトランジスタ２へ入力される電流が変動
してもＮＰＮトランジスタ２の入力側にコンデンサ１０
が設けられているため交流成分が減衰され、その出力が
不安定になることがない。
路を構成するＮＰＮトランジスタ３の入力側にコンデン
サ９を設けたから、定電流源１１の入力電流が大きくな
ってもＮＰＮトランジスタ３及び１に交流成分が入力す
ることがなく、また抵抗４及び５に入力されるノイズが
異なり、ＮＰＮトランジスタ２へ入力される電流が変動
してもＮＰＮトランジスタ２の入力側にコンデンサ１０
が設けられているため交流成分が減衰され、その出力が
不安定になることがない。
【００１２】また、ＮＰＮトランジスタ３及び２の前段
にそれぞれ抵抗６及び８を設け、これらトランジスタの
入力インピーダンスを増大させるようにしたから、コン
デンサ９及び１０の容量を小さくすることができ、集積
度の向上を図ることができる。
にそれぞれ抵抗６及び８を設け、これらトランジスタの
入力インピーダンスを増大させるようにしたから、コン
デンサ９及び１０の容量を小さくすることができ、集積
度の向上を図ることができる。
【００１３】なお上記実施例では、ＮＰＮトランジスタ
３及び２の前段にそれぞれ抵抗６及び８を設けてトラン
ジスタの入力インピーダンスを増大させるようにした
が、これら抵抗は必ずしも必要なものではなく、高集積
化を目的としないような場合には設けなくてもよい。こ
の場合抵抗７も不要となる。
３及び２の前段にそれぞれ抵抗６及び８を設けてトラン
ジスタの入力インピーダンスを増大させるようにした
が、これら抵抗は必ずしも必要なものではなく、高集積
化を目的としないような場合には設けなくてもよい。こ
の場合抵抗７も不要となる。
【００１４】
【発明の効果】以上のように、この発明に係る電流増幅
回路によれば、電流補償用トランジスタのベース電極と
コレクタ電極との間に第１のコンデンサを接続すること
によって、入力側トランジスタに入力される定電流が大
きくなった場合においても周波数特性の変化を抑制で
き、出力用トランジスタのベース電極とコレクタ電極と
の間に第２のコンデンサを接続することによって、第１
及び第２の抵抗素子にそれぞれ異なるノイズが入力され
ても出力を安定に保ち、電流補償用トランジスタのコレ
クタ電極と電源電位ノードとの間に第３の抵抗素子を設
け、入力側トランジスタのベース電極と、該入力側トラ
ンジスタの，上記出力側トランジスタとのベース接続点
との間に第４の抵抗素子を設けることによって、上記第
１及び第２のコンデンサの容量を小さいものとすること
ができ、さらに、上記出力側トランジスタのベース電極
と上記ベース接続点との間に第５の抵抗素子を設けるこ
とによって、入力側と出力側のトランジスタの入力イン
ピーダンスの整合を容易にとることができるという効果
がある。
回路によれば、電流補償用トランジスタのベース電極と
コレクタ電極との間に第１のコンデンサを接続すること
によって、入力側トランジスタに入力される定電流が大
きくなった場合においても周波数特性の変化を抑制で
き、出力用トランジスタのベース電極とコレクタ電極と
の間に第２のコンデンサを接続することによって、第１
及び第２の抵抗素子にそれぞれ異なるノイズが入力され
ても出力を安定に保ち、電流補償用トランジスタのコレ
クタ電極と電源電位ノードとの間に第３の抵抗素子を設
け、入力側トランジスタのベース電極と、該入力側トラ
ンジスタの，上記出力側トランジスタとのベース接続点
との間に第４の抵抗素子を設けることによって、上記第
１及び第２のコンデンサの容量を小さいものとすること
ができ、さらに、上記出力側トランジスタのベース電極
と上記ベース接続点との間に第５の抵抗素子を設けるこ
とによって、入力側と出力側のトランジスタの入力イン
ピーダンスの整合を容易にとることができるという効果
がある。
【図１】この発明の一実施例による電流増幅回路を示す
回路図である。
回路図である。
【図２】従来の電流増幅回路を示す回路図である。
１ ＮＰＮトランジスタ（入力側トランジスタ） ２ ＮＰＮトランジスタ（出力側トランジスタ） ３ ＮＰＮトランジスタ（電流補償回路） ４ 第１の抵抗 ５ 第２の抵抗 ６，７，８ インピーダンス増大用の抵抗 ９ コンデンサ（第１の交流成分減衰手段） １０ コンデンサ（第２の交流成分減衰手段） １１ 定電流源
フロントページの続き (56)参考文献 特開 平２−13004（ＪＰ，Ａ) 実開 昭56−152414（ＪＰ，Ｕ) 実開 昭61−171310（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】 そのコレクタ電極に定電流が入力される
ＮＰＮ型の入力側トランジスタと、上記入力側トランジスタのエミッタ電極と接地電位ノー
ドとの間に接続された第１の抵抗素子と、 そのコレクタ電極が出力ノードに接続され、そのエミッ
タサイズが上記入力側トランジスタのエミッタサイズの
Ｎ倍であるＮＰＮ型の出力側トランジスタと、 上記出力側トランジスタのエミッタ電極と接地電位ノー
ドとの間に接続され、その抵抗値が上記第１の抵抗素子
の抵抗値の１／Ｎ倍である第２の抵抗素子と、 そのベース電極が上記入力側トランジスタのコレクタ電
極に接続され、そのエミッタ電極がベース接続点に接続
されたＮＰＮ型の電流補償用トランジスタと、 上記電流補償用トランジスタのベース電極とコレクタ電
極との間に接続された第１のコンデンサと、 上記電流補償用トランジスタのコレクタ電極と電源電位
ノードとの間に接続された第３の抵抗素子と、 上記出力側トランジスタのベース電極とコレクト電極と
の間に接続された第２のコンデンサと、 上記入力側トランジスタのベース電極と上記ベース接続
点との間に接続された第４の抵抗素子と、 上記出力側トランジスタのベース電極と上記ベース接続
点との間に接続された第５の抵抗素子 とを備えたことを
特徴とする電流増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3331031A JP2706194B2 (ja) | 1991-12-16 | 1991-12-16 | 電流増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3331031A JP2706194B2 (ja) | 1991-12-16 | 1991-12-16 | 電流増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05167361A JPH05167361A (ja) | 1993-07-02 |
| JP2706194B2 true JP2706194B2 (ja) | 1998-01-28 |
Family
ID=18239054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3331031A Expired - Lifetime JP2706194B2 (ja) | 1991-12-16 | 1991-12-16 | 電流増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2706194B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56152414U (ja) * | 1980-04-15 | 1981-11-14 | ||
| JPS61171310U (ja) * | 1985-04-12 | 1986-10-24 | ||
| JPH0213004A (ja) * | 1988-06-29 | 1990-01-17 | Sony Corp | 定電流回路 |
-
1991
- 1991-12-16 JP JP3331031A patent/JP2706194B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05167361A (ja) | 1993-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4698776B2 (ja) | 低電圧二重平衡型ミキサー回路装置 | |
| JP3860316B2 (ja) | 安定化発振回路 | |
| JPH0834393B2 (ja) | トランスコンダクタンス増幅器 | |
| JP2005512376A (ja) | 電流ミラー回路を使用するバイアス補償を有する増幅器 | |
| JPH0846483A (ja) | キャパシタンス増大用回路配置 | |
| US5053718A (en) | Feedback control reducing signal distortion produced by differential amplifier stage | |
| JP2853763B2 (ja) | 増幅回路 | |
| US5751192A (en) | Integrated circuit and method for generating a transimpedance function | |
| JPH09512405A (ja) | 負性抵抗補償マイクロウエーブバッファ | |
| JP2706194B2 (ja) | 電流増幅回路 | |
| JPH0232585B2 (ja) | ||
| JPH0677739A (ja) | 利得制御回路 | |
| JPH0712128B2 (ja) | 増幅器 | |
| JPH0650455B2 (ja) | 電流源回路 | |
| JPH0722247B2 (ja) | 帰還増幅器 | |
| JP2793343B2 (ja) | バイアス回路 | |
| KR19990063796A (ko) | 교류 결합 증폭기의 인덕터없는 전압 바이어싱 회로 | |
| US5903190A (en) | Amplifier feedforward arrangement and method for enhanced frequency response | |
| JPS6228087Y2 (ja) | ||
| JP3158423B2 (ja) | 広帯域増幅回路 | |
| JP2747335B2 (ja) | ディジタル信号を増幅する増幅器装置 | |
| JP3254339B2 (ja) | 可変利得増幅回路 | |
| JP2001077626A (ja) | バッファ回路付き発振器 | |
| JP2520809B2 (ja) | Ｆｅｔバイアス回路 | |
| JPH0243387B2 (ja) |