JPH0846483A - キャパシタンス増大用回路配置 - Google Patents
キャパシタンス増大用回路配置Info
- Publication number
- JPH0846483A JPH0846483A JP7175927A JP17592795A JPH0846483A JP H0846483 A JPH0846483 A JP H0846483A JP 7175927 A JP7175927 A JP 7175927A JP 17592795 A JP17592795 A JP 17592795A JP H0846483 A JPH0846483 A JP H0846483A
- Authority
- JP
- Japan
- Prior art keywords
- current
- current mirror
- circuit
- mirror circuit
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/40—Impedance converters
- H03H11/405—Positive impedance converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
- H03H11/48—One-port networks simulating reactances
- H03H11/483—Simulating capacitance multipliers
Landscapes
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 キャパシタンスの効果を電子的に増大する、
できるかぎり簡単な構成とした回路配置を提供する。 【解決手段】 回路配置の入力端子を、電流ミラー回路
（２，３）の出力端子（Ａ）に接続すると共に、キャパ
シタンス（１）を介して前記電流ミラー回路（２，３）
の入力端子（Ｅ）に接続し、この入力端子（Ｅ）に既知
の大きさの定電流（Ｉ）を供給し、前記キャパシタンス
（１）の効果を増大する程度を、前記電流ミラー回路の
入力トランジスタ（２）と前記電流ミラー回路の出力ト
ランジスタ（３）との面積比ｎに依存させ、前記電流ミ
ラー回路の入力端子に供給される電流に前記面積比ｎを
掛けた定電流（ｎ・Ｉ）を、前記電流ミラー回路の出力
端子（Ａ）に供給する。
できるかぎり簡単な構成とした回路配置を提供する。 【解決手段】 回路配置の入力端子を、電流ミラー回路
（２，３）の出力端子（Ａ）に接続すると共に、キャパ
シタンス（１）を介して前記電流ミラー回路（２，３）
の入力端子（Ｅ）に接続し、この入力端子（Ｅ）に既知
の大きさの定電流（Ｉ）を供給し、前記キャパシタンス
（１）の効果を増大する程度を、前記電流ミラー回路の
入力トランジスタ（２）と前記電流ミラー回路の出力ト
ランジスタ（３）との面積比ｎに依存させ、前記電流ミ
ラー回路の入力端子に供給される電流に前記面積比ｎを
掛けた定電流（ｎ・Ｉ）を、前記電流ミラー回路の出力
端子（Ａ）に供給する。
Description
【０００１】
【発明の属する技術分野】本発明は、キャパシタンスの
効果を増大する回路配置に関するものである。
効果を増大する回路配置に関するものである。
【０００２】
【発明が解決しようとする課題】集積回路において、必
要とするエミッタ面積が大きくなってしまうため、大き
いキャパシタンス値を実現できないという問題が生じ
る。したがってこのような大きいキャパシタンスを、外
部に設けるか、ＩＣ上の回路において電子的にシミュレ
ートしなければならない。この目的のために、IEEE Jou
rnal of Solid-State Circuits, Vol.23, No.3, June 1
988, pp.784 to 793における論文 "Design and Impleme
ntation of a CMOS VCXO for FM Stereo Decoders"は、
大きいキャパシタンス値を電子的にシミュレートする回
路配置を記載している。このシミュレーションは、演算
増幅器を具える回路によって行われる。
要とするエミッタ面積が大きくなってしまうため、大き
いキャパシタンス値を実現できないという問題が生じ
る。したがってこのような大きいキャパシタンスを、外
部に設けるか、ＩＣ上の回路において電子的にシミュレ
ートしなければならない。この目的のために、IEEE Jou
rnal of Solid-State Circuits, Vol.23, No.3, June 1
988, pp.784 to 793における論文 "Design and Impleme
ntation of a CMOS VCXO for FM Stereo Decoders"は、
大きいキャパシタンス値を電子的にシミュレートする回
路配置を記載している。このシミュレーションは、演算
増幅器を具える回路によって行われる。
【０００３】本発明の目的は、キャパシタンスの効果を
電子的に増大する、できるかぎり簡単な構成とした回路
配置を提供することである。
電子的に増大する、できるかぎり簡単な構成とした回路
配置を提供することである。
【０００４】
【課題を解決するための手段】本発明の第１の実施例に
おいて、前記回路配置の入力端子を、電流ミラー回路の
出力端子に接続すると共に、キャパシタンスを介して前
記電流ミラー回路の入力端子に接続し、この電流ミラー
回路の入力端子に既知の大きさの定電流を供給し、前記
キャパシタンスの効果を増大する程度を、前記電流ミラ
ー回路の入力トランジスタと前記電流ミラー回路の出力
トランジスタとの面積比ｎに依存させ、前記電流ミラー
回路の入力端子に供給する電流に前記面積比ｎを掛けた
値に等しい定電流を、前記電流ミラー回路の出力端子に
供給することによってこの目的を達成する。
おいて、前記回路配置の入力端子を、電流ミラー回路の
出力端子に接続すると共に、キャパシタンスを介して前
記電流ミラー回路の入力端子に接続し、この電流ミラー
回路の入力端子に既知の大きさの定電流を供給し、前記
キャパシタンスの効果を増大する程度を、前記電流ミラ
ー回路の入力トランジスタと前記電流ミラー回路の出力
トランジスタとの面積比ｎに依存させ、前記電流ミラー
回路の入力端子に供給する電流に前記面積比ｎを掛けた
値に等しい定電流を、前記電流ミラー回路の出力端子に
供給することによってこの目的を達成する。
【０００５】前記電流ミラー回路は、その入力トランジ
スタと出力トランジスタとの面積比に従って、その入力
電流の和を増幅する。前記電流ミラー回路の入力端子お
よび出力端子に各々供給する２つの定電流を、この面積
比に従って選択する。前記電流ミラー回路の出力端子に
供給する定電流を、前記電流ミラー回路の入力端子に供
給する定電流より、利得に比例して、したがって前記電
流ミラー回路のトランジスタの面積比に比例して、大き
くしなければならない。
スタと出力トランジスタとの面積比に従って、その入力
電流の和を増幅する。前記電流ミラー回路の入力端子お
よび出力端子に各々供給する２つの定電流を、この面積
比に従って選択する。前記電流ミラー回路の出力端子に
供給する定電流を、前記電流ミラー回路の入力端子に供
給する定電流より、利得に比例して、したがって前記電
流ミラー回路のトランジスタの面積比に比例して、大き
くしなければならない。
【０００６】前記定電流に加え、前記入力端子は、効果
を電子的に増幅すべき前記キャパシタンスを流れる電流
を受ける。前記電流ミラー回路は、前記電流ミラー回路
のトランジスタの面積比に比例して、この電流も増幅す
る。したがって、この．２された電流が、前記電流ミラ
ー回路の出力端子において現れる。前記入力端子に供給
される電流も、前記出力端子において現れるが、前記電
流ミラー回路の出力端子に供給される定電流によって補
償される。前記電流ミラー回路の出力端子は、前記回路
配置の入力端子および出力端子の双方を構成するので、
前記電流ミラー回路の利得率によって増幅された電流の
みが、前記キャパシタンスを流れる。したがって全体の
回路配置の入力端子／出力端子は、前記キャパシタンス
を通る電流を流し、さらに前記電流ミラー回路の出力端
子における電流によって補償されない電流を流す。
を電子的に増幅すべき前記キャパシタンスを流れる電流
を受ける。前記電流ミラー回路は、前記電流ミラー回路
のトランジスタの面積比に比例して、この電流も増幅す
る。したがって、この．２された電流が、前記電流ミラ
ー回路の出力端子において現れる。前記入力端子に供給
される電流も、前記出力端子において現れるが、前記電
流ミラー回路の出力端子に供給される定電流によって補
償される。前記電流ミラー回路の出力端子は、前記回路
配置の入力端子および出力端子の双方を構成するので、
前記電流ミラー回路の利得率によって増幅された電流の
みが、前記キャパシタンスを流れる。したがって全体の
回路配置の入力端子／出力端子は、前記キャパシタンス
を通る電流を流し、さらに前記電流ミラー回路の出力端
子における電流によって補償されない電流を流す。
【０００７】前記面積比が１：1 の場合、前記キャパシ
タンスを流れる電流と、１倍に増幅され、したがって大
きさが一定のままである前記電流ミラー回路の出力端子
における電流とを入力信号において加えて、この電流を
２倍にして発生させる。したがって、１：１の面積比の
場合において、前記キャパシタンスを流れる電流は、２
倍に増幅される。１：２の面積比の場合において、前記
全体の回路配置の入力端子において流れる電流は、前記
キャパシタンスを流れる電流の３倍になる。
タンスを流れる電流と、１倍に増幅され、したがって大
きさが一定のままである前記電流ミラー回路の出力端子
における電流とを入力信号において加えて、この電流を
２倍にして発生させる。したがって、１：１の面積比の
場合において、前記キャパシタンスを流れる電流は、２
倍に増幅される。１：２の面積比の場合において、前記
全体の回路配置の入力端子において流れる電流は、前記
キャパシタンスを流れる電流の３倍になる。
【０００８】この装置の重要な利点は、その構成が極め
て簡単なことである。この装置は、２つの定電流が加え
られる電流ミラー回路のみを必要とする。この装置は、
前記トランジスタの面積比ｎに従って、前記キャパシタ
ンスを流れる電流を増幅する。このような回路配置は、
必要とする面積のために大きいキャパシタンスを実現で
きない集積回路に対して、特に好適である。本発明によ
れば、簡単な回路配置によってその効果が増幅されるの
で、小さいキャパシタンスを有すれば十分である。
て簡単なことである。この装置は、２つの定電流が加え
られる電流ミラー回路のみを必要とする。この装置は、
前記トランジスタの面積比ｎに従って、前記キャパシタ
ンスを流れる電流を増幅する。このような回路配置は、
必要とする面積のために大きいキャパシタンスを実現で
きない集積回路に対して、特に好適である。本発明によ
れば、簡単な回路配置によってその効果が増幅されるの
で、小さいキャパシタンスを有すれば十分である。
【０００９】本発明のこの第１の実施例の変形例におい
て、前記電流ミラー回路の入力端子を、第２電流ミラー
回路の入力端子に抵抗を介して結合し、前記２つの電流
ミラー回路の出力端子を互いに結合し、前記２つの電流
ミラー回路の入力および出力トランジスタの面積比を等
しくする。
て、前記電流ミラー回路の入力端子を、第２電流ミラー
回路の入力端子に抵抗を介して結合し、前記２つの電流
ミラー回路の出力端子を互いに結合し、前記２つの電流
ミラー回路の入力および出力トランジスタの面積比を等
しくする。
【００１０】前記第２電流ミラー回路は、所望の電流
を、前記第１電流ミラー回路の入力端子および出力端子
に加える。前記２つの電流ミラー回路を、それらの入力
端子によって相互接続し、前記抵抗の抵抗値は、前記第
１電流ミラー回路の入力端子に流れ込む電流を決定す
る。双方の電流ミラー回路は、等しい面積比、すなわち
等しい電流利得率を持たなければならない。この結果、
前記双方の電流ミラー回路の出力端子に同一の定電流が
流れ、前記全体の回路配置の入力端子に接続されている
接続点が、前記第１電流ミラー回路によって追加に増幅
された容量性電流を引き継ぐ。
を、前記第１電流ミラー回路の入力端子および出力端子
に加える。前記２つの電流ミラー回路を、それらの入力
端子によって相互接続し、前記抵抗の抵抗値は、前記第
１電流ミラー回路の入力端子に流れ込む電流を決定す
る。双方の電流ミラー回路は、等しい面積比、すなわち
等しい電流利得率を持たなければならない。この結果、
前記双方の電流ミラー回路の出力端子に同一の定電流が
流れ、前記全体の回路配置の入力端子に接続されている
接続点が、前記第１電流ミラー回路によって追加に増幅
された容量性電流を引き継ぐ。
【００１１】第２実施例において、上述した目的を、第
１、第２および第３トランジスタを有するウィルソン電
流ミラー回路を設け、前記第１トランジスタのコレクタ
で前記電流ミラー回路の入力端子を形成し、エミッタを
基準電位に結合し、ベースを前記第２トランジスタのベ
ースに接続し、前記第２トランジスタのエミッタを前記
基準電位に接続し、コレクタをそのベースおよび前記第
３トランジスタのエミッタに接続し、前記第３トランジ
スタのベースを前記ウィルソン電流ミラー回路の入力端
子に接続し、コレクタで前記電流ミラー回路の出力端子
を形成し、前記回路配置の入力端子を、電流増幅回路の
出力端子に接続すると共に、前記キャパシタンスを介し
て前記ウィルソン電流ミラー回路の第２および第３トラ
ンジスタ間のノードに接続し、前記ウィルソン電流ミラ
ー回路の出力端子を前記電流増幅回路の入力端子に接続
し、等しい大きさの定電流を前記ウィルソン電流ミラー
回路の入力端子および出力端子に供給することによって
達成する。
１、第２および第３トランジスタを有するウィルソン電
流ミラー回路を設け、前記第１トランジスタのコレクタ
で前記電流ミラー回路の入力端子を形成し、エミッタを
基準電位に結合し、ベースを前記第２トランジスタのベ
ースに接続し、前記第２トランジスタのエミッタを前記
基準電位に接続し、コレクタをそのベースおよび前記第
３トランジスタのエミッタに接続し、前記第３トランジ
スタのベースを前記ウィルソン電流ミラー回路の入力端
子に接続し、コレクタで前記電流ミラー回路の出力端子
を形成し、前記回路配置の入力端子を、電流増幅回路の
出力端子に接続すると共に、前記キャパシタンスを介し
て前記ウィルソン電流ミラー回路の第２および第３トラ
ンジスタ間のノードに接続し、前記ウィルソン電流ミラ
ー回路の出力端子を前記電流増幅回路の入力端子に接続
し、等しい大きさの定電流を前記ウィルソン電流ミラー
回路の入力端子および出力端子に供給することによって
達成する。
【００１２】この実施例でも、電流ミラー回路を使用し
て、前記キャパシタンスを流れる電流の効果を増幅す
る。しかしながら、この第２実施例においては、ウィル
ソン電流ミラー回路を使用しており、この回路は、既知
のように、３個のトランジスタと増幅の帰還とを具え
る。
て、前記キャパシタンスを流れる電流の効果を増幅す
る。しかしながら、この第２実施例においては、ウィル
ソン電流ミラー回路を使用しており、この回路は、既知
のように、３個のトランジスタと増幅の帰還とを具え
る。
【００１３】前記全体の回路配置の入力信号を、前記ウ
ィルソン電流ミラー回路の第２および第３トランジスタ
間のノードに、その効果を電子的に増大すべき前記キャ
パシタンスを介して供給する。さらに、前記全体の回路
配置の入力端子を、前記電流ミラー回路の出力端子に接
続し、この電流ミラー回路の入力端子を、前記ウィルソ
ン電流ミラー回路の出力端子に接続する。
ィルソン電流ミラー回路の第２および第３トランジスタ
間のノードに、その効果を電子的に増大すべき前記キャ
パシタンスを介して供給する。さらに、前記全体の回路
配置の入力端子を、前記電流ミラー回路の出力端子に接
続し、この電流ミラー回路の入力端子を、前記ウィルソ
ン電流ミラー回路の出力端子に接続する。
【００１４】その入力端子において、前記ウィルソン電
流ミラー回路は、所定の大きさの定電流を受ける。前記
ウィルソン電流ミラー回路の出力端子も定電流を受け、
この定電流とその入力端子に供給される電流との比は、
前記電流ミラー回路の電流利得率と等しい。したがっ
て、前記電流ミラー回路が、前記入力電流を２倍に増幅
する場合、前記ウィルソン電流ミラー回路の出力端子に
供給される電流も、前記入力端子に供給される電流の２
倍となる。
流ミラー回路は、所定の大きさの定電流を受ける。前記
ウィルソン電流ミラー回路の出力端子も定電流を受け、
この定電流とその入力端子に供給される電流との比は、
前記電流ミラー回路の電流利得率と等しい。したがっ
て、前記電流ミラー回路が、前記入力電流を２倍に増幅
する場合、前記ウィルソン電流ミラー回路の出力端子に
供給される電流も、前記入力端子に供給される電流の２
倍となる。
【００１５】このようにして、前記入力端子に供給され
た電流が、前記ウィルソン電流ミラー回路の出力端子に
おいて補償される。しかしながら、前記キャパシタンス
を流れる電流も、前記第２および第３トランジスタ間の
ノードに供給されるため、この電流も、前記ウィルソン
電流ミラー回路の出力端子において現れる。ここでこの
電流は、再び引き戻され、前記電流増幅回路に供給され
る。前記電流増幅回路の出力信号と、前記キャパシタン
スを流れる電流とは、合わせて前記全体の回路配置の入
力／出力電流を形成する。
た電流が、前記ウィルソン電流ミラー回路の出力端子に
おいて補償される。しかしながら、前記キャパシタンス
を流れる電流も、前記第２および第３トランジスタ間の
ノードに供給されるため、この電流も、前記ウィルソン
電流ミラー回路の出力端子において現れる。ここでこの
電流は、再び引き戻され、前記電流増幅回路に供給され
る。前記電流増幅回路の出力信号と、前記キャパシタン
スを流れる電流とは、合わせて前記全体の回路配置の入
力／出力電流を形成する。
【００１６】前記ウィルソン電流ミラー回路を有するこ
の第２実施例は、依然として大変簡単であるが、前記第
１実施例と比較して、前記キャパシタンスを流れる電流
が供給される前記ウィルソン電流ミラー回路の第２およ
び第３トランジスタ間のノードが、アースに対して比較
的低いインピーダンスを有するといった、追加の利点を
有する。この利点は、できるなら前記電流を純粋な容量
性電流とすべきであり、したがって負荷における抵抗成
分は好ましくないため、重要である。
の第２実施例は、依然として大変簡単であるが、前記第
１実施例と比較して、前記キャパシタンスを流れる電流
が供給される前記ウィルソン電流ミラー回路の第２およ
び第３トランジスタ間のノードが、アースに対して比較
的低いインピーダンスを有するといった、追加の利点を
有する。この利点は、できるなら前記電流を純粋な容量
性電流とすべきであり、したがって負荷における抵抗成
分は好ましくないため、重要である。
【００１７】この第２実施例の変形例として、前記電流
増幅回路の電流利得特性の勾配を調節可能にすると、前
記キャパシタンスの効果の電子的な増大の程度が調節可
能になる。したがって、大きさが調節可能な電子的に増
大されたキャパシタンスが得られる。このような回路
は、種々の用途に好適であり、特に、他の変形例におい
て、電圧制御発振器した変形例として好適である。
増幅回路の電流利得特性の勾配を調節可能にすると、前
記キャパシタンスの効果の電子的な増大の程度が調節可
能になる。したがって、大きさが調節可能な電子的に増
大されたキャパシタンスが得られる。このような回路
は、種々の用途に好適であり、特に、他の変形例におい
て、電圧制御発振器した変形例として好適である。
【００１８】本発明の第２実施例の他の変形例におい
て、前記電流増幅回路は、前記回路配置に流れ込む電流
が前記キャパシタンスを流れる電流より大きくなるほど
の電流利得を有する。
て、前記電流増幅回路は、前記回路配置に流れ込む電流
が前記キャパシタンスを流れる電流より大きくなるほど
の電流利得を有する。
【００１９】前記回路配置の設計のために、前記全体の
回路配置の入力電流を、前記キャパシタを流れる電流
と、前記電流増幅回路の出力電流との和とする。この電
流増幅回路の電流利得特性が、前記キャパシタンスを流
れる電流と前記電流増幅回路の出力電流とが同じ符号に
よって結合されたようなものである場合、これら２つの
電流の和、すなわち前記キャパシタンスを流れる電流よ
り大きい電流が、前記全体の回路配置の入力端子におい
て現れる。前記２つの電流の位相は、前記キャパシタン
スを流れる電流の位相に対応する。これは、前記回路配
置の入力電流を、前記キャパシタンスを流れる電流より
大きい選択可能な値とする、真の増大が得られることを
意味する。
回路配置の入力電流を、前記キャパシタを流れる電流
と、前記電流増幅回路の出力電流との和とする。この電
流増幅回路の電流利得特性が、前記キャパシタンスを流
れる電流と前記電流増幅回路の出力電流とが同じ符号に
よって結合されたようなものである場合、これら２つの
電流の和、すなわち前記キャパシタンスを流れる電流よ
り大きい電流が、前記全体の回路配置の入力端子におい
て現れる。前記２つの電流の位相は、前記キャパシタン
スを流れる電流の位相に対応する。これは、前記回路配
置の入力電流を、前記キャパシタンスを流れる電流より
大きい選択可能な値とする、真の増大が得られることを
意味する。
【００２０】しかしながら、本発明の前記第２実施例の
さらに他の変形例におけるように、前記電流増幅回路
が、前記回路配置に流れ込む電流が、前記キャパシタン
スを流れる電流より小さくなると共に同相または１８０
°移相されるような電流利得を有することもできる。こ
こで前記電流増幅回路の特性すなわち前記利得率の符号
を、前記キャパシタンスを流れる電流および前記電流増
幅回路の出力電流が互いを減じるように、すなわち、反
対の符号を有するようにし、したがって前記全体の回路
配置の入力信号に加えられるようにする。このようにす
れば、前記回路配置の入力電流を、ゼロと前記キャパシ
タンスを流れる電流との間の値であると、電気容量的に
みなすことができる。しかしながら、前記電流増幅回路
の利得を高く選べば、この電流を、前記キャパシタンス
を流れる電流より大きくすることができる。適切な組み
合わせをすれば、前記全体の回路配置の入力端子におけ
る電流を、前記キャパシタンスを流れる電流に関して１
８０°移相させることができる。これは、前記キャパシ
タンスの悪影響と考えられるが、前記電流は事実上誘導
性のものとなる。この誘導性電流を、前記キャパシタン
スを流れる電流の大きさに等しい最大値に到達させるこ
とができる。したがって前記電流の最大値は、前記電流
増幅器回路の寸法に依存する。
さらに他の変形例におけるように、前記電流増幅回路
が、前記回路配置に流れ込む電流が、前記キャパシタン
スを流れる電流より小さくなると共に同相または１８０
°移相されるような電流利得を有することもできる。こ
こで前記電流増幅回路の特性すなわち前記利得率の符号
を、前記キャパシタンスを流れる電流および前記電流増
幅回路の出力電流が互いを減じるように、すなわち、反
対の符号を有するようにし、したがって前記全体の回路
配置の入力信号に加えられるようにする。このようにす
れば、前記回路配置の入力電流を、ゼロと前記キャパシ
タンスを流れる電流との間の値であると、電気容量的に
みなすことができる。しかしながら、前記電流増幅回路
の利得を高く選べば、この電流を、前記キャパシタンス
を流れる電流より大きくすることができる。適切な組み
合わせをすれば、前記全体の回路配置の入力端子におけ
る電流を、前記キャパシタンスを流れる電流に関して１
８０°移相させることができる。これは、前記キャパシ
タンスの悪影響と考えられるが、前記電流は事実上誘導
性のものとなる。この誘導性電流を、前記キャパシタン
スを流れる電流の大きさに等しい最大値に到達させるこ
とができる。したがって前記電流の最大値は、前記電流
増幅器回路の寸法に依存する。
【００２１】前記第２実施例における電流増幅器回路
を、特に差動増幅器として構成し、その出力信号を、３
つの電流ミラー回路によって適切に結合し、前記出力端
子における電流を、前記差動増幅器の利得率によって増
幅し、前記キャパシタンスを流れる電流を、前記全体の
回路配置の入力電流に加えることができる。
を、特に差動増幅器として構成し、その出力信号を、３
つの電流ミラー回路によって適切に結合し、前記出力端
子における電流を、前記差動増幅器の利得率によって増
幅し、前記キャパシタンスを流れる電流を、前記全体の
回路配置の入力電流に加えることができる。
【００２２】
【発明の実施の形態】図１に示す回路配置は、キャパシ
タンス１の効果を増大するもので、入力トランジスタ２
および出力トランジスタ３を有する電流ミラー回路を具
える。
タンス１の効果を増大するもので、入力トランジスタ２
および出力トランジスタ３を有する電流ミラー回路を具
える。
【００２３】この電流ミラー回路の入力端子は、定電流
Ｉを受け、この電流に前記キャパシタンス１を流れる電
流ｉc が加えられる。このようにすると、電流Ｉ＋ｉc
が、前記電流ミラー回路のトランジスタ２の入力端子に
おいて流れる。
Ｉを受け、この電流に前記キャパシタンス１を流れる電
流ｉc が加えられる。このようにすると、電流Ｉ＋ｉc
が、前記電流ミラー回路のトランジスタ２の入力端子に
おいて流れる。
【００２４】この電流は、前記トランジスタ２の面積と
前記トランジスタ３の面積との比によって増幅され、前
記電流増幅器３の出力端子において現れる。以下に、こ
の面積比をｎと示す。したがって前記電流増幅回路の出
力端子、すなわち前記トランジスタ３のコレクタにおけ
る電流は、ｎ・（Ｉ＋ｉc ）である。
前記トランジスタ３の面積との比によって増幅され、前
記電流増幅器３の出力端子において現れる。以下に、こ
の面積比をｎと示す。したがって前記電流増幅回路の出
力端子、すなわち前記トランジスタ３のコレクタにおけ
る電流は、ｎ・（Ｉ＋ｉc ）である。
【００２５】定電流Ｉ・ｎが、前記電流増幅回路の出力
端子に加えられていることから、残りの電流ｎ・ｉ
c を、前記全体の回路配置の入力端子に接続された回路
部分に対して得られる。この電流が、キャパシタンスに
よる電流ｉc に同じ符号で加わるので、電流ｉc ・（１
＋ｎ）が、前記全体の回路配置の入力端子において流れ
るようになる。
端子に加えられていることから、残りの電流ｎ・ｉ
c を、前記全体の回路配置の入力端子に接続された回路
部分に対して得られる。この電流が、キャパシタンスに
よる電流ｉc に同じ符号で加わるので、電流ｉc ・（１
＋ｎ）が、前記全体の回路配置の入力端子において流れ
るようになる。
【００２６】したがって、前記キャパシタンスを流れる
電流ｉc の効果は、増大されることになる。前記面積比
がｎ＝１の場合、前記キャパシタンスを流れる電流の２
倍の大きさを持ち、前記キャパシタンスを流れる電流と
同相の電流が、前記入力端子において流れる。この結
果、前記キャパシタンスの効果は実際に、電子的に増大
されたことになる。
電流ｉc の効果は、増大されることになる。前記面積比
がｎ＝１の場合、前記キャパシタンスを流れる電流の２
倍の大きさを持ち、前記キャパシタンスを流れる電流と
同相の電流が、前記入力端子において流れる。この結
果、前記キャパシタンスの効果は実際に、電子的に増大
されたことになる。
【００２７】図１に示す実施例において、前記第１電流
ミラー回路の入力端子に固定して加えられる定電流Ｉ
を、入力トランジスタ４および出力トランジスタ５を具
える第２電流ミラー回路の入力端子に接続された抵抗Ｒ
１によって調節できる。この第２電流ミラー回路を、電
源電圧Ｖccに接続する。前記第２電流ミラー回路は、前
記第１電流ミラー回路と同一の利得を有する。すなわ
ち、前記第２電流ミラー回路のトランジスタは、前記第
１電流ミラー回路のトランジスタ２および３と、同一の
面積比ｎを有する。したがって、前記第２電流ミラー回
路は、出力電流ｎ・Ｉを有し、この電流は、前記第１電
流ミラー回路の出力端子に到達する。
ミラー回路の入力端子に固定して加えられる定電流Ｉ
を、入力トランジスタ４および出力トランジスタ５を具
える第２電流ミラー回路の入力端子に接続された抵抗Ｒ
１によって調節できる。この第２電流ミラー回路を、電
源電圧Ｖccに接続する。前記第２電流ミラー回路は、前
記第１電流ミラー回路と同一の利得を有する。すなわ
ち、前記第２電流ミラー回路のトランジスタは、前記第
１電流ミラー回路のトランジスタ２および３と、同一の
面積比ｎを有する。したがって、前記第２電流ミラー回
路は、出力電流ｎ・Ｉを有し、この電流は、前記第１電
流ミラー回路の出力端子に到達する。
【００２８】前記第２電流ミラー回路によって発生され
た電流Ｉおよびｎ・Ｉを、電流源または他の回路要素に
よって発生させることもできる。
た電流Ｉおよびｎ・Ｉを、電流源または他の回路要素に
よって発生させることもできる。
【００２９】図２は、本発明の第２実施例によるキャパ
シタンスの効果を電子的に増大する回路配置を示す。
シタンスの効果を電子的に増大する回路配置を示す。
【００３０】図２は、第１トランジスタ２２、第２トラ
ンジスタ２３および第３トランジスタ２４を具えるウィ
ルソン電流ミラー回路２１を示す。前記トランジスタ２
２のコレクタは、前記ウィルソン電流ミラー回路２１の
入力端子を形成する。前記トランジスタ２２および２３
のエミッタを、基準電位に接続する。前記トランジスタ
２２および２３のベースを、互いに接続すると共に、前
記トランジスタ２３および前記トランジスタ２４間のノ
ードに接続する。このノードを、前記トランジスタ２３
のコレクタと、前記トランジスタ２４のエミッタにも接
続する。前記トランジスタ２４のベースを、前記ウィル
ソン電流ミラー回路の入力端子に接続する。前記トラン
ジスタ２４のコレクタは、前記ウィルソン電流ミラー回
路の出力端子を構成する。
ンジスタ２３および第３トランジスタ２４を具えるウィ
ルソン電流ミラー回路２１を示す。前記トランジスタ２
２のコレクタは、前記ウィルソン電流ミラー回路２１の
入力端子を形成する。前記トランジスタ２２および２３
のエミッタを、基準電位に接続する。前記トランジスタ
２２および２３のベースを、互いに接続すると共に、前
記トランジスタ２３および前記トランジスタ２４間のノ
ードに接続する。このノードを、前記トランジスタ２３
のコレクタと、前記トランジスタ２４のエミッタにも接
続する。前記トランジスタ２４のベースを、前記ウィル
ソン電流ミラー回路の入力端子に接続する。前記トラン
ジスタ２４のコレクタは、前記ウィルソン電流ミラー回
路の出力端子を構成する。
【００３１】抵抗１１によって調節できる定電流Ｉを、
前記ウィルソン電流ミラー回路２１の入力端子に加え
る。前記抵抗１１を、電源電位Ｖccに、第２ウィルソン
電流ミラー回路３１の入力トランジスタ３２を介して結
合する。前記第２ウィルソン電流ミラー回路は、第２ト
ランジスタ３３および第３トランジスタ３４を具え、こ
れらのトランジスタは、既知のように前記ウィルソン電
流ミラー回路２１と同様に配置されているが、これらの
基準電位として電源電位Ｖccを有する。
前記ウィルソン電流ミラー回路２１の入力端子に加え
る。前記抵抗１１を、電源電位Ｖccに、第２ウィルソン
電流ミラー回路３１の入力トランジスタ３２を介して結
合する。前記第２ウィルソン電流ミラー回路は、第２ト
ランジスタ３３および第３トランジスタ３４を具え、こ
れらのトランジスタは、既知のように前記ウィルソン電
流ミラー回路２１と同様に配置されているが、これらの
基準電位として電源電位Ｖccを有する。
【００３２】前記ウィルソン電流ミラー回路２１および
前記電流ミラー回路３１の双方が、１の電流利得を有す
ると仮定した場合、前記第１ウィルソン電流ミラー回路
２１の出力端子に供給される電流Ｉは、前記第２ウィル
ソン電流ミラー回路３１の出力端子においても流れる。
さらに、電流ｉc が、この出力端子から取り出される。
このことは、前記全体の回路配置の入力信号が、前記ウ
ィルソン電流ミラー回路２１の第２トランジスタ２３お
よび第３トランジスタ２４間のノードに、キャパシタン
ス１２を介して結合されることから説明できる。このキ
ャパシタンスを流れる電流ｉc は、前記第１ウィルソン
電流ミラー回路２１の出力端子においても現れる。前記
ウィルソン電流ミラー回路２１の入力端子に加えられる
定電流Ｉも前記出力端子に現れることから、この電流
は、前記第２ウィルソン電流ミラー回路３１のＩと同じ
大きさの電流によって補償される。この結果、残りの電
流ｉ c が、前記出力端子において現れる。
前記電流ミラー回路３１の双方が、１の電流利得を有す
ると仮定した場合、前記第１ウィルソン電流ミラー回路
２１の出力端子に供給される電流Ｉは、前記第２ウィル
ソン電流ミラー回路３１の出力端子においても流れる。
さらに、電流ｉc が、この出力端子から取り出される。
このことは、前記全体の回路配置の入力信号が、前記ウ
ィルソン電流ミラー回路２１の第２トランジスタ２３お
よび第３トランジスタ２４間のノードに、キャパシタン
ス１２を介して結合されることから説明できる。このキ
ャパシタンスを流れる電流ｉc は、前記第１ウィルソン
電流ミラー回路２１の出力端子においても現れる。前記
ウィルソン電流ミラー回路２１の入力端子に加えられる
定電流Ｉも前記出力端子に現れることから、この電流
は、前記第２ウィルソン電流ミラー回路３１のＩと同じ
大きさの電流によって補償される。この結果、残りの電
流ｉ c が、前記出力端子において現れる。
【００３３】この電流を、第１トランジスタ４１、第２
トランジスタ４２、第１抵抗４３、第２抵抗４４および
電流源４５を具える差動増幅器に供給する。
トランジスタ４２、第１抵抗４３、第２抵抗４４および
電流源４５を具える差動増幅器に供給する。
【００３４】前記電流ｉc は、前記トランジスタ４１の
ベースと前記抵抗４３とに到達し、この抵抗の他端は、
基準電位Ｖref にある。さらに、前記抵抗４４を、この
基準電位と前記トランジスタ４２のベースとの間に配置
する。前記２つのトランジスタのエミッタを、互いに接
続すると共に、電流Ｉ0 を供給する前記電流源４５に接
続する。前記トランジスタ４１および４２のコレクタ
は、前記差動増幅器の出力端子を形成する。前記電流ｉ
c によって、前記抵抗４３の両端間に電圧降下が生ずる
（前記トランジスタ４１のベースが、比較的高インピー
ダンスの入力端子を形成する）。この電圧降下は、前記
トランジスタ４１および前記トランジスタ４２のエミッ
タダイオードにおいて二分される。前記トランジスタ４
２のベースは、交流電流に対しては基準電圧Ｖref にあ
る。前記トランジスタ４２のダイオードが逆方向に成極
されるので、１８０°移相した電流が発生する。前記ト
ランジスタ４１および４２の相互コンダクタンスｇが、
ベースと前記抵抗４３とに到達し、この抵抗の他端は、
基準電位Ｖref にある。さらに、前記抵抗４４を、この
基準電位と前記トランジスタ４２のベースとの間に配置
する。前記２つのトランジスタのエミッタを、互いに接
続すると共に、電流Ｉ0 を供給する前記電流源４５に接
続する。前記トランジスタ４１および４２のコレクタ
は、前記差動増幅器の出力端子を形成する。前記電流ｉ
c によって、前記抵抗４３の両端間に電圧降下が生ずる
（前記トランジスタ４１のベースが、比較的高インピー
ダンスの入力端子を形成する）。この電圧降下は、前記
トランジスタ４１および前記トランジスタ４２のエミッ
タダイオードにおいて二分される。前記トランジスタ４
２のベースは、交流電流に対しては基準電圧Ｖref にあ
る。前記トランジスタ４２のダイオードが逆方向に成極
されるので、１８０°移相した電流が発生する。前記ト
ランジスタ４１および４２の相互コンダクタンスｇが、
【数１】 で、ここでＶT が前記トランジスタの熱電圧である場
合、前記トランジスタ４１の出力電流ｉ1 は、
合、前記トランジスタ４１の出力電流ｉ1 は、
【数２】 となる。前記差動増幅器のトランジスタ４２の出力電流
ｉ2 は、これと同じ値を持つが、反対の極性で、ｉ2 ＝
−ｉ1 となる。
ｉ2 は、これと同じ値を持つが、反対の極性で、ｉ2 ＝
−ｉ1 となる。
【００３５】前記電流ｉは、電流ミラー回路５１の入力
電流であり、この電流ミラー回路は、従来のようにエミ
ッタを電源電圧Ｖccに結合された２個のトランジスタ５
２および５３を具える。このようにすると、ウィルソン
電流ミラー回路６１の入力端子に供給される電流ｉ
1 が、この電流ミラー回路の出力端子において現れる。
前記電流ミラー回路６１は、前記電流ミラー回路２１と
同様に、第１トランジスタ６２、第２トランジスタ６３
および第４トランジスタ６４を具える。前記電流ｉ
1 は、このウィルソン電流ミラー回路６１の出力端子に
おいて、再び流れる。
電流であり、この電流ミラー回路は、従来のようにエミ
ッタを電源電圧Ｖccに結合された２個のトランジスタ５
２および５３を具える。このようにすると、ウィルソン
電流ミラー回路６１の入力端子に供給される電流ｉ
1 が、この電流ミラー回路の出力端子において現れる。
前記電流ミラー回路６１は、前記電流ミラー回路２１と
同様に、第１トランジスタ６２、第２トランジスタ６３
および第４トランジスタ６４を具える。前記電流ｉ
1 は、このウィルソン電流ミラー回路６１の出力端子に
おいて、再び流れる。
【００３６】前記増幅器４２のコレクタ内を流れる電流
ｉ2 は、他の電流ミラー回路７１の入力端子に到達す
る。この電流ミラー回路７１は、前記電流ミラー回路５
１と同様に、入力トランジスタ７２および出力トランジ
スタ７３を具える。その出力端子において、この電流ミ
ラー回路７１は、前記電流ｉ2 ＝−ｉ1 を供給する。
ｉ2 は、他の電流ミラー回路７１の入力端子に到達す
る。この電流ミラー回路７１は、前記電流ミラー回路５
１と同様に、入力トランジスタ７２および出力トランジ
スタ７３を具える。その出力端子において、この電流ミ
ラー回路７１は、前記電流ｉ2 ＝−ｉ1 を供給する。
【００３７】図２は、ノード１３と、以下で単に信号電
流と示す、すなわち交流電流とを、考え、直流電流は流
れないと考える。このノードに関して、以下の電流の和
が流れる。入力電流ＩE ＝ｉc ＋ｉ1 −ｉ2 で、ここ
で、ｉ2 ＝−ｉ1 とするとＩE ＝ｉc ＋２・ｉ1 とな
る。
流と示す、すなわち交流電流とを、考え、直流電流は流
れないと考える。このノードに関して、以下の電流の和
が流れる。入力電流ＩE ＝ｉc ＋ｉ1 −ｉ2 で、ここ
で、ｉ2 ＝−ｉ1 とするとＩE ＝ｉc ＋２・ｉ1 とな
る。
【数３】 であるから、
【数４】 が保たれる。ここで、項
【数５】 を、前記差動増幅器の電流利得率ａとする。
【００３８】前記全体の回路配置の入力電流は、結果と
してｉe ＝ｉc ・（１＋ａ）である。
してｉe ＝ｉc ・（１＋ａ）である。
【００３９】図２において示す実施例において、前記ノ
ード１３における電流ｉc およびａ・ｉc を、同一の符
号かつ同一の位相をもって足し合わせるので、前記全体
の回路配置の入力電流ｉe ＝ｉc ・（１＋ａ）が前記電
流ｉc より大きくなる。この電流は、前記キャパシタン
ス１２を流れる電流ｉc と同相であるが、より大きい。
前記電流源４５の電流Ｉ0 を変化させることができる場
合、前記利得率ａを変化させることができる。したがっ
て、前記電流Ｉ0 を変化させる場合、前記利得率ａも変
化する。この結果、前記差動増幅器の電流Ｉ0 を変化さ
せることによって、前記キャパシタンス１２の効果の電
子的な増大、またはこのキャパシタンスを通って流れる
電流ｉc を変化させることができる。したがって、前記
利得ａが可変であると見なしてもよく、したがって可変
のキャパシタンスをシミュレートすることができる。こ
の特性により、例えば電圧制御発振器に好適な回路が得
られる。
ード１３における電流ｉc およびａ・ｉc を、同一の符
号かつ同一の位相をもって足し合わせるので、前記全体
の回路配置の入力電流ｉe ＝ｉc ・（１＋ａ）が前記電
流ｉc より大きくなる。この電流は、前記キャパシタン
ス１２を流れる電流ｉc と同相であるが、より大きい。
前記電流源４５の電流Ｉ0 を変化させることができる場
合、前記利得率ａを変化させることができる。したがっ
て、前記電流Ｉ0 を変化させる場合、前記利得率ａも変
化する。この結果、前記差動増幅器の電流Ｉ0 を変化さ
せることによって、前記キャパシタンス１２の効果の電
子的な増大、またはこのキャパシタンスを通って流れる
電流ｉc を変化させることができる。したがって、前記
利得ａが可変であると見なしてもよく、したがって可変
のキャパシタンスをシミュレートすることができる。こ
の特性により、例えば電圧制御発振器に好適な回路が得
られる。
【００４０】図３は、図２におけるものに類似している
が、前記２つの電流ミラー回路３１および２１の出力端
子間のノードからの電流ｉc が、前記抵抗４３および前
記差動増幅器間のノードに供給されず、前記抵抗４４お
よび前記差動増幅器のトランジスタ４２間のノードに供
給される点で異なっている回路配置を示す。このように
した場合、前記差動増幅器が、反対の符号の出力電流を
供給することができる。
が、前記２つの電流ミラー回路３１および２１の出力端
子間のノードからの電流ｉc が、前記抵抗４３および前
記差動増幅器間のノードに供給されず、前記抵抗４４お
よび前記差動増幅器のトランジスタ４２間のノードに供
給される点で異なっている回路配置を示す。このように
した場合、前記差動増幅器が、反対の符号の出力電流を
供給することができる。
【００４１】図３において、このことは、前記電流ミラ
ー回路７１および６１の出力電流ｉ 2 およびｉ1 の負の
符号によって各々示される。
ー回路７１および６１の出力電流ｉ 2 およびｉ1 の負の
符号によって各々示される。
【００４２】全体の電流または前記全体の回路配置の入
力電流ｉE に関して、これは、ｉE＝ｉc ・（１−ａ）
であることを意味する。前記キャパシタンス１２を流れ
る電流ｉc と、前記電流ミラー回路７１および６１の出
力端子間のノードからの電流とを、前記２つの電流ミラ
ー回路の出力電流が、前記キャパシタンス１２を流れる
電流ｉc と逆の符号を有するようにして、ここで足し合
わせる。したがって、前記全体の回路配置の電流ｉ
E は、前記キャパシタンスを流れる電流ｉc より小さ
い。さらに、前記電流ミラー回路７１および６１の出力
端子によって供給される電流−ａ・ｉc を、前記キャパ
シタンスを流れる電流ｉc より大きくすることができ
る。この結果として、負のキャパシタンスを形成するこ
とができる。したがって前記全体の回路配置における電
流ｉE は、前記キャパシタンス１２を流れる容量性電流
に対して１８０°移相される。この負のキャパシタンス
も、インダクタンスとみなすことができる。前記２つの
電流ミラー回路６１および７１の出力電流と、前記キャ
パシタンス１２を流れる電流の和の適切な選択によっ
て、可変インダクタンスまたは負のキャパシタンスを形
成することもできる。
力電流ｉE に関して、これは、ｉE＝ｉc ・（１−ａ）
であることを意味する。前記キャパシタンス１２を流れ
る電流ｉc と、前記電流ミラー回路７１および６１の出
力端子間のノードからの電流とを、前記２つの電流ミラ
ー回路の出力電流が、前記キャパシタンス１２を流れる
電流ｉc と逆の符号を有するようにして、ここで足し合
わせる。したがって、前記全体の回路配置の電流ｉ
E は、前記キャパシタンスを流れる電流ｉc より小さ
い。さらに、前記電流ミラー回路７１および６１の出力
端子によって供給される電流−ａ・ｉc を、前記キャパ
シタンスを流れる電流ｉc より大きくすることができ
る。この結果として、負のキャパシタンスを形成するこ
とができる。したがって前記全体の回路配置における電
流ｉE は、前記キャパシタンス１２を流れる容量性電流
に対して１８０°移相される。この負のキャパシタンス
も、インダクタンスとみなすことができる。前記２つの
電流ミラー回路６１および７１の出力電流と、前記キャ
パシタンス１２を流れる電流の和の適切な選択によっ
て、可変インダクタンスまたは負のキャパシタンスを形
成することもできる。
【００４３】図２および３における実施例は、これらの
例においては前記差動増幅器と前記電流ミラー回路５
１、６１および７１とによって形成される前記電流増幅
器の選択によって、前記キャパシタンスを流れる電流と
この電流増幅器の出力電流とを結合し、前記キャパシタ
ンスの効果を増大するか、前記キャパシタンスの効果を
減少させることができ、負のキャパシタンスの効果が得
られる程度に減少させ、インダクタンスとして動作させ
ることができることを示す。
例においては前記差動増幅器と前記電流ミラー回路５
１、６１および７１とによって形成される前記電流増幅
器の選択によって、前記キャパシタンスを流れる電流と
この電流増幅器の出力電流とを結合し、前記キャパシタ
ンスの効果を増大するか、前記キャパシタンスの効果を
減少させることができ、負のキャパシタンスの効果が得
られる程度に減少させ、インダクタンスとして動作させ
ることができることを示す。
【図１】本発明の第１の実施例による回路配置の一例を
示す。
示す。
【図２】本発明の第２の実施例による回路配置の一例を
示す。
示す。
【図３】前記キャパシタンスを流れる電流の負の効果も
提供することができる異なった構成の電流増幅器を有す
る図２の回路配置を示す。
提供することができる異なった構成の電流増幅器を有す
る図２の回路配置を示す。
１、１２ キャパシタンス ２、３、４、５、２２、２３、２４、３２、３３、３
４、４１、４２、５２、５３、６２、６３、６４、７
２、７３ トランジスタ ６、１１、４３、４４ 抵抗 １３ ノード ２１、３１、６１ ウィルソン電流ミラー回路 ４５ 電流源 ５１、７１ 電流ミラー回路
４、４１、４２、５２、５３、６２、６３、６４、７
２、７３ トランジスタ ６、１１、４３、４４ 抵抗 １３ ノード ２１、３１、６１ ウィルソン電流ミラー回路 ４５ 電流源 ５１、７１ 電流ミラー回路
Claims (9)
- 【請求項１】キャパシタンス（１）の効果を増大する回
路配置において、前記回路配置の入力端子を、電流ミラ
ー回路（２，３）の出力端子（Ａ）に接続すると共に、
前記キャパシタンス（１）を介して前記電流ミラー回路
（２，３）の入力端子（Ｅ）に接続し、この入力端子
（Ｅ）に既知の大きさの定電流（Ｉ）を供給し、前記キ
ャパシタンス（１）の効果を増大させる程度を、前記電
流ミラー回路の入力トランジスタ（２）と前記電流ミラ
ー回路の出力トランジスタ（３）との面積比ｎに依存さ
せ、前記電流ミラー回路の入力端子に供給される電流に
前記面積比ｎを掛けたものに等しい定電流（ｎ・Ｉ）
を、前記電流ミラー回路の出力端子（Ａ）に供給するこ
とを特徴とする回路配置。 - 【請求項２】キャパシタンス（１）の効果を増大する回
路配置において、第１（２２）、第２（２３）および第
３（２４）トランジスタを有するウィルソン電流ミラー
回路（２１）を設け、前記第１トランジスタのコレクタ
で前記電流ミラー回路の入力端子を形成し、エミッタを
基準電位に結合し、ベースを前記第２トランジスタのベ
ースに接続し、前記第２トランジスタのエミッタを前記
基準電位に接続し、コレクタをそのベースおよび前記第
３トランジスタのエミッタに接続し、前記第３トランジ
スタのベースを前記ウィルソン電流ミラー回路（２１）
の入力端子に接続し、コレクタで前記電流ミラー回路
（２１）の出力端子を形成し、前記回路配置の入力端子
を、電流増幅回路（４１，４２，４３，４４，５１，６
１，７２）の出力端子に接続すると共に、前記キャパシ
タンス（１２）を介して前記ウィルソン電流ミラー回路
（２１）の第２（２３）および第３（２４）トランジス
タ間のノードに接続し、前記ウィルソン電流ミラー回路
（２１）の出力端子を前記電流増幅回路（４１，４２，
４３，４４，５１，６１，７２）の入力端子に接続し、
等しい大きさの定電流（Ｉ）を前記ウィルソン電流ミラ
ー回路（２１）の入力端子および出力端子に供給するよ
うに構成したことを特徴とする回路配置。 - 【請求項３】請求項１に記載の回路配置において、前記
電流ミラー回路（２，３）の入力端子（Ｅ）を、第２電
流ミラー回路（４，５）の入力端子に抵抗（６）を介し
て結合し、前記２つの電流ミラー回路（２，３；４，
５）の出力端子を互いに結合し、前記２つの電流ミラー
回路の入力トランジスタ（２；４）と出力トランジスタ
（３；５）との面積比を等しくしたことを特徴とする回
路配置。 - 【請求項４】請求項２に記載の回路配置において、前記
電流増幅回路（４１，４２，４３，４４，５１，６１，
７２）の電流利得特性の勾配を、調節可能としたことを
特徴とする回路配置。 - 【請求項５】請求項２または３に記載の回路配置におい
て、前記電流増幅回路（４１，４２，４３，４４，５
１，６１，７２）が、前記回路配置に流れ込む電流が前
記キャパシタンス（１２）を流れる電流より大きくなる
ような電流利得を有することを特徴とする回路配置。 - 【請求項６】請求項２または３に記載の回路配置におい
て、前記電流増幅回路（４１，４２，４３，４４，５
１，６１，７２）が、前記回路配置に流れ込む電流が前
記キャパシタンス（１２）を流れる電流より小さくなる
と共に同相または１８０°移相されるような電流利得を
有することを特徴とする回路配置。 - 【請求項７】請求項２から６のいずれか１項に記載の回
路配置において、前記電流増幅回路（４１，４２，４
３，４４，５１，６１，７２）を、差動増幅器として構
成したことを特徴とする回路配置。 - 【請求項８】請求項７に記載の回路配置において、前記
差動増幅器の出力信号を、３つの電流ミラー回路（５
１，６１，７１）によって結合することを特徴とする回
路配置。 - 【請求項９】請求項１から８のいずれか１項に記載の回
路配置を、電圧制御発振器に使用したもの。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4424527:0 | 1994-07-12 | ||
| DE4424527A DE4424527A1 (de) | 1994-07-12 | 1994-07-12 | Schaltungsanordnung zur Kapazitätsverstärkung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0846483A true JPH0846483A (ja) | 1996-02-16 |
Family
ID=6522926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7175927A Pending JPH0846483A (ja) | 1994-07-12 | 1995-07-12 | キャパシタンス増大用回路配置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5650746A (ja) |
| EP (1) | EP0692870B1 (ja) |
| JP (1) | JPH0846483A (ja) |
| DE (2) | DE4424527A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006121714A (ja) * | 2004-10-25 | 2006-05-11 | Toko Inc | 帯域幅を改良したキャパシタンス乗算回路 |
| WO2011043074A1 (ja) * | 2009-10-07 | 2011-04-14 | 株式会社竹中工務店 | 電力供給システム、及びそのための可動体と固定体 |
| JP2012034447A (ja) * | 2010-07-28 | 2012-02-16 | Utsunomiya Univ | 電界結合非接触給電システム |
| JP2014103566A (ja) * | 2012-11-21 | 2014-06-05 | Toshiba Corp | 積分定数設定回路 |
| CN113904656A (zh) * | 2021-12-09 | 2022-01-07 | 上海芯龙半导体技术股份有限公司 | 一种等效电容模块、等效电容电路及芯片 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5900771A (en) * | 1996-12-12 | 1999-05-04 | Nat Semiconductor Corp | Capacitive multiplier for timing generation |
| GB2330711B (en) * | 1997-10-21 | 2000-06-28 | Lsi Logic Corp | Controllable reactance circuit for an integrated circuit |
| TW412738B (en) * | 1998-03-09 | 2000-11-21 | Koninkl Philips Electronics Nv | Optical read/write apparatus |
| US6084475A (en) * | 1998-10-06 | 2000-07-04 | Texas Instruments Incorporated | Active compensating capacitive multiplier |
| US6778004B1 (en) | 2002-12-20 | 2004-08-17 | Cypress Semiconductor Corporation | Decoupling capacitor multiplier |
| US6756840B1 (en) * | 2003-01-23 | 2004-06-29 | Stmicroelectronics, Inc. | Circuit and method for mirroring current |
| US7002422B1 (en) | 2004-04-01 | 2006-02-21 | Pericom Semiconductor Corp. | Current-mirrored crystal-oscillator circuit without feedback to reduce power consumption |
| US7733165B2 (en) | 2007-02-27 | 2010-06-08 | Infineon Technologies Ag | Circuit arrangement with interference protection |
| US8836436B2 (en) * | 2009-10-23 | 2014-09-16 | Cts Corporation | Ovenized crystal oscillator assembly |
| TWI483544B (zh) * | 2012-03-16 | 2015-05-01 | Upi Semiconductor Corp | 電容放大電路及其操作方法 |
| KR102175485B1 (ko) * | 2017-09-13 | 2020-11-06 | 주식회사 키 파운드리 | 디커플링 커패시터 회로 |
| US11971735B2 (en) * | 2019-11-01 | 2024-04-30 | Texas Instruments Incorporated | Low area frequency compensation circuit and method |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4025867A (en) * | 1976-06-16 | 1977-05-24 | Bell Telephone Laboratories, Incorporated | Capacitance magnification circuit |
| JPS5990412A (ja) * | 1982-11-15 | 1984-05-24 | Nec Corp | 双方向性定電流駆動回路 |
| US4682059A (en) * | 1985-10-31 | 1987-07-21 | Harris Corporation | Comparator input stage for interface with signal current |
| US5166560A (en) * | 1991-08-02 | 1992-11-24 | Bell Communications Research, Inc. | Voltage-controlled variable capacitor |
| DE69317528T2 (de) * | 1992-12-15 | 1998-09-10 | Koninkl Philips Electronics Nv | Integrierte Schaltung mit einem elektrisch einstellbaren Parameter |
-
1994
- 1994-07-12 DE DE4424527A patent/DE4424527A1/de not_active Withdrawn
-
1995
- 1995-06-29 DE DE59508817T patent/DE59508817D1/de not_active Expired - Fee Related
- 1995-06-29 EP EP95201773A patent/EP0692870B1/de not_active Expired - Lifetime
- 1995-07-11 US US08/532,285 patent/US5650746A/en not_active Expired - Fee Related
- 1995-07-12 JP JP7175927A patent/JPH0846483A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006121714A (ja) * | 2004-10-25 | 2006-05-11 | Toko Inc | 帯域幅を改良したキャパシタンス乗算回路 |
| JP4505400B2 (ja) * | 2004-10-25 | 2010-07-21 | 旭化成東光パワーデバイス株式会社 | 帯域幅を改良したキャパシタンス乗算回路 |
| WO2011043074A1 (ja) * | 2009-10-07 | 2011-04-14 | 株式会社竹中工務店 | 電力供給システム、及びそのための可動体と固定体 |
| JP2011083132A (ja) * | 2009-10-07 | 2011-04-21 | Takenaka Komuten Co Ltd | 電力供給システム |
| JP2012034447A (ja) * | 2010-07-28 | 2012-02-16 | Utsunomiya Univ | 電界結合非接触給電システム |
| JP2014103566A (ja) * | 2012-11-21 | 2014-06-05 | Toshiba Corp | 積分定数設定回路 |
| CN113904656A (zh) * | 2021-12-09 | 2022-01-07 | 上海芯龙半导体技术股份有限公司 | 一种等效电容模块、等效电容电路及芯片 |
| CN113904656B (zh) * | 2021-12-09 | 2022-03-11 | 上海芯龙半导体技术股份有限公司 | 一种等效电容模块、等效电容电路及芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0692870A1 (de) | 1996-01-17 |
| DE59508817D1 (de) | 2000-12-07 |
| EP0692870B1 (de) | 2000-11-02 |
| US5650746A (en) | 1997-07-22 |
| DE4424527A1 (de) | 1996-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0846483A (ja) | キャパシタンス増大用回路配置 | |
| JP4067664B2 (ja) | 集積回路構成のための広い周波数レンジ及び低ノイズの電圧制御オシレータ | |
| JPH01212105A (ja) | 集積ジャイレータ発振器 | |
| US5245298A (en) | Voltage controlled oscillator having cascoded output | |
| JP2853763B2 (ja) | 増幅回路 | |
| JPS63136707A (ja) | フィルタ回路およびそれを用いたフィルタ装置 | |
| JPH0818394A (ja) | 電流センサ回路およびその作動方法 | |
| JPH07283652A (ja) | 電圧制御キャパシタ | |
| EP0665638B1 (en) | Voltage controlled oscillator with low operating supply voltage | |
| US5498992A (en) | Unity gain positive feedback integrator with programmable charging currents and polarities | |
| JPH07176004A (ja) | 特に磁気ヘッド用の低雑音前置増幅器段 | |
| US4937534A (en) | Band-pass amplifier | |
| JP3146088B2 (ja) | 可変リアクタンス回路 | |
| JPH03154508A (ja) | 増幅器回路 | |
| KR100529410B1 (ko) | 완전 차동형 바이폴라 전류-제어 전류 증폭기 | |
| JPH0225286B2 (ja) | ||
| US5015967A (en) | Integratable amplifier circuit | |
| JP2901248B2 (ja) | 可変リアクタンス回路 | |
| JP2877569B2 (ja) | 半導体インダクタンス回路 | |
| JP2706194B2 (ja) | 電流増幅回路 | |
| JP2877564B2 (ja) | 半導体キャパシタンス素子 | |
| JP3148469B2 (ja) | フィルタ回路 | |
| JPH0148697B2 (ja) | ||
| JP2626196B2 (ja) | 差動増幅回路 | |
| JP2741103B2 (ja) | フィルタ回路 |