CN113904656A - 一种等效电容模块、等效电容电路及芯片 - Google Patents

一种等效电容模块、等效电容电路及芯片 Download PDF

Info

Publication number
CN113904656A
CN113904656A CN202111495577.0A CN202111495577A CN113904656A CN 113904656 A CN113904656 A CN 113904656A CN 202111495577 A CN202111495577 A CN 202111495577A CN 113904656 A CN113904656 A CN 113904656A
Authority
CN
China
Prior art keywords
collector
emitter
terminal
module
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111495577.0A
Other languages
English (en)
Other versions
CN113904656B (zh
Inventor
吕战辉
李瑞平
池伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xinlong Semiconductor Technology Co ltd
Original Assignee
Shanghai Xinlong Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xinlong Semiconductor Technology Co ltd filed Critical Shanghai Xinlong Semiconductor Technology Co ltd
Priority to CN202111495577.0A priority Critical patent/CN113904656B/zh
Publication of CN113904656A publication Critical patent/CN113904656A/zh
Application granted granted Critical
Publication of CN113904656B publication Critical patent/CN113904656B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H03H11/48—One-port networks simulating reactances
    • H03H11/481—Simulating capacitances
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT

Landscapes

  • Amplifiers (AREA)

Abstract

本发明提供了一种等效电容模块、等效电容电路及芯片，涉及模拟集成电路技术领域，等效电容电路由依次连接的启动模块、复合开关模块、等效电容模块组成，启动模块提供所需的基准电压、内部工作电压VDD，复合开关模块通过接收到的第一开关电压V1、第二开关电压V2来使等效电容模块正相输入端电压缓慢上升或下降，使正相输入端对gnd端表现为与电容相同的阻抗特性，从而等效电容模块可等效为一个纳法级电容，解决了集成电路无法集成超过几百皮法电容的技术问题，相比现有技术采用片外连接方式具有结构简单、功耗低、成本低的优点。

Description

一种等效电容模块、等效电容电路及芯片
技术领域
本发明涉及集成电路技术领域，特别涉及一种等效电容模块、等效电容电路及芯片。
背景技术
在集成电路中电容是不可或缺的元器件，它具有耦合交流信号、构建延迟和相移网络、滤波等作用，一般集成电路中的电容都是平行板电容器，它由称为电极的两块导电平板及一层称为电介质的绝缘材料组成，上下两块电极板分别位于电介质的两侧。
平行板电容器的电容值可通过公式C=A*εr*ε0/t近似算出，其中A为极板面积，ε0=8.85*10-18F/um，εr是电介质的相对介电常数，t为电介质层厚度。以电介质层厚度为0.1um的SiO2为例，其相对介电常数为4，可以算出1nf的电容需要的极板面积为2.825*106um2，而一颗完整芯片的尺寸通常就在2*106um2-4*106um2，可以看出在集成电路中制造1nf的电容所需的面积是非常大的，故基于成本考虑，片上集成电容不会超过几百皮法。
在集成电路中很难集成超过几百皮法的电容，所以大电容均采用片外连接的方式实现。但采用片外连接的方式，即意味着需要额外增加芯片的封装管脚，不利于系统的小型化，且增加了成本。
发明内容
本发明为了克服背景技术中提到的集成电路无法集成大电容的问题，提供一种等效电容模块、等效电容电路及芯片。
为了实现上述目的，本发明实施例首先提供了一种等效电容模块，包括：偏置级、第一输入级、第二输入级、输出级，所述偏置级由PNP管Q25、Q31、Q34组成，Q25、Q31、Q34的基极互连，Q25、Q31、Q34的发射极都与VDD端相连，Q25集电极为第一输入级提供偏置电流I9，Q34集电极、Q31集电极分别为第二输入级提供偏置电流I10、I11；所述第一输入级由NPN管Q26、Q27、Q28、Q29、电阻R4组成，Q26、Q29的集电极与Q25集电极相连并接收偏置电流I9，Q26基极作为等效电容模块的正相输入端与R4第一端相连，Q29基极作为等效电容模块的反相输入端与R4第二端相连，Q26发射极与Q27集电极相连，Q27集电极作为第一输入级输出端与第二输入级相连，Q29发射极与Q28集电极相连，Q27基极与Q28基极、Q28集电极相连，Q27、Q28的发射极与gnd端相连；所述第二输入级由NPN管Q30、PNP管Q32、电容C2组成，Q30基极与Q27集电极相连，Q30集电极与Q34集电极相连并接收偏置电流I10，Q32发射极与Q31集电极相连并接收偏置电流I11，Q32基极与Q30集电极相连，Q30发射极、Q32集电极与gnd端相连，C2第一端与Q30基极相连，C2第二端与Q32发射极相连；所述输出极由NPN管Q33、电阻R5、R6组成，Q33集电极与VDD端相连，Q33基极与Q31集电极相连，Q33发射极与R5第一端相连，R5第二端与R4第二端、R6第一端相连，R6第二端与gnd端相连。
可选的，所述等效电容模块的等效电容C=
Figure DEST_PATH_IMAGE001
，其中，IA为第一输入级的偏置电流I9的电流值，VT=26mV，CC为电容C2的电容值，R4为电阻R4的电阻值。
可选的，当所述偏置电流I9=1uA，C2=25pf，R4=100Ω，等效电容模块的等效电容为13nf。
可选的，还包括NPN管Q35，Q35基极与gnd端相连，Q35发射极与Q30基极相连，Q35集电极与Q32发射极相连。
本发明实施例提供了一种等效电容电路，包括：
启动模块，接收外部输入电压以及使能引脚EN的控制电压，并根据所述控制电压来产生内部供电电压VDD、基准电压VREF；
复合开关模块，接收第一开关电压V1、第二开关电压V2，当第二开关电压V2高于第一开关电压V1时，等效电容模块正相输入端与VDD端形成通路；当第二开关电压V2低于第一开关电压V1时，所述等效电容模块正相输入端与gnd端形成通路；
和上述的等效电容模块，当内部供电电压VDD端与等效电容模块的正相输入端形成通路时，正相输入端电压缓慢上升，当正相输入端与gnd端形成通路时，正相输入端电压缓慢下降，使正相输入端对gnd端表现为与电容相同的阻抗特性。
可选的，所述启动模块由基准模块，NPN管Q2、Q3、Q6，PNP管Q1、Q4、Q5、Q7，电阻R0、R1，电容C1，稳压管DZ，二极管D1，NMOS管NJ1组成，NJ1漏极、Q4发射极、R1第一端、Q5发射极、Q6集电极、Q7发射极与外部输入电压VCC端相连，NJ1栅极与gnd端相连，NJ1源极分别与Q1发射极、Q2集电极、Q3基极相连，Q1基极与使能引脚EN相连，Q1集电极与gnd端相连，Q2发射极与gnd端相连，Q2基极与R0第一端、D1负极相连，R0第二端与gnd端相连，D1正极与Q3发射极相连，Q3集电极与Q4集电极、Q4基极、Q5基极、Q7基极、R1第二端相连，Q5集电极与Q6基极、DZ负极相连，DZ正极与gnd端相连，Q6发射极与基准模块第一端相连，基准模块第二端与Q7集电极相连，基准模块第三端作为基准电压输出端输出基准电压VREF，电容C1第一端与Q6发射极相连，电容C1第二端与gnd端相连。
可选的，所述Q1为SPNP三极管。
可选的，所述复合开关模块由NPN管Q8、Q11、Q12、Q16、Q17、Q19、Q22，PNP管Q9、Q10、Q13、Q14、Q15、Q18、Q20、Q21、Q23、Q24、Q36，电阻R2、R3组成，Q8基极与启动模块相连，Q8集电极与Q9集电极、Q36基极相连，Q8发射极与R2第一端相连，R2第二端与gnd端相连，Q36发射极与Q9基极相连，Q36集电极与gnd端相连，Q9、Q10、Q14、Q24的发射极都与VDD端相连，Q9、Q10、Q14、Q24的基极互连；Q11集电极与Q10集电极、Q11基极、Q12基极相连，Q11、Q12的发射极都与gnd端相连；Q13基极接收第一开关电压V1，Q13发射极与Q14集电极、Q16基极相连，Q13集电极与gnd端相连，Q16集电极与Q15集电极、Q15基极、Q18基极相连，Q16发射极与Q12集电极、Q22发射极相连，Q15、Q18、Q20、Q21的发射极与VDD端相连，Q18集电极与Q17集电极、Q17基极、Q19基极相连，Q17、Q19的发射极与gnd端相连，Q19集电极与Q20集电极、R3第一端相连，R3第二端与正相输入端相连，Q20基极与Q21基极、Q21集电极、Q22集电极相连，Q22基极与Q24集电极、Q23发射极相连，Q23集电极与gnd端相连，Q23基极接收第二开关电压V2。
本发明实施例还提供了一种芯片，包括上述所述等效电容模块或等效电容电路。
综上所述，本发明的有益效果在于：
本发明实施例提供一种等效电容电路，由依次连接的启动模块、复合开关模块、等效电容模块组成，启动模块提供所需的基准电压、内部工作电压VDD，复合开关模块通过接收到的第一开关电压V1、第二开关电压V2来使等效电容模块正相输入端电压缓慢上升或下降，使正相输入端对gnd端表现为与电容相同的阻抗特性，从而等效电容模块可等效为一个纳法级电容，解决了集成电路无法集成超过几百皮法电容的技术问题，相比现有技术采用片外连接方式具有结构简单、功耗低、成本低的优点。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1为本发明实施例提供的一种等效电容电路的电路结构示意图；
图2为本发明实施例等效电容电路中启动模块的电路结构示意图；
图3为本发明实施例等效电容电路中复合开关模块的电路结构示意图；
图4为本发明实施例等效电容电路中等效电容模块的电路结构示意图；
图5为本发明实施例使能引脚EN施加的高电平2V，低电平0V方波的仿真图；
图6为本发明实施例一种等效电容电路的等效结构框图；
图7为本发明实施例一种等效电容电路充放电仿真图。
具体实施方式
为了便于本领域技术人员的理解，下面将结合具体实施例对本发明作进一步详细描述。
本发明首先提供了一种等效电容电路，请参考图1，包括：启动模块STAGE1、复合开关模块STAGE2、等效电容模块STAGE3。
启动模块STAGE1，接收外部输入电压以及使能引脚EN的控制电压，并根据所述控制电压来产生内部供电电压VDD、基准电压VREF，具体的，当控制电压为低电平时，不产生内部供电电压VDD、基准电压VREF，从而使整个等效电容电路处于关闭状态；当控制电压为高电平时，正常产生内部供电电压VDD、基准电压VREF，从而使整个等效电容电路处于正常工作状态。
复合开关模块STAGE2，接收第一开关电压V1、第二开关电压V2，当第二开关电压V2高于第一开关电压V1时，VDD端与等效电容模块正相输入端形成通路；当第二开关电压V2低于第一开关电压V1时，所述正相输入端与gnd端形成通路。
等效电容模块STAGE3，将其输出信号输送至与所述正相输入端通过电阻相连的反相输入端，并作为反相输入端电压的一部分，使VDD端与等效电容模块的正相输入端形成通路时，正相输入端电压缓慢上升，正相输入端与gnd端形成通路时，正相输入端电压缓慢下降，从而所述正相输入端对gnd端的阻抗等效为纳法级电容。
请参考图2，启动模块STAGE1由基准模块、NPN管Q2、Q3、Q6、PNP管Q1、Q4、Q5、Q7、电阻R0、R1、电容C1、稳压管DZ、二极管D1，NMOS管NJ1组成。
NJ1漏极与外部输入电压VCC端相连，NJ1栅极与gnd端相连，NJ1源极分别与Q1发射极、Q2集电极、Q3基极相连，Q1基极使能引脚EN相连，Q1集电极与gnd端相连，其中NJ1主要作用为提供一个启动电流I1，当使能引脚EN为高电平时，晶体管Q1关断，电流I1流进节点A不经过Q1，后续电路正常工作，启动模块开启；当使能引脚EN为低电平时，Q1导通，由于Q1集电极与gnd端相连，电流I1会迅速经Q1流向gnd端而无法流进A节点，此时后续电路因没有启动电流而无法正常工作，启动模块STAGE1关闭。
优选地，启动模块STAGE1中三极管Q1采用SPNP三极管，SPNP三极管的电流放大倍数β比常规PNP三极管大，使能引脚EN处只需提供一个很小的电流，即可以确保启动电流I1全部经Q1流向gnd端。
Q3发射极与D1正极相连，D1负极与R0第一端相连，R0第二端与gnd端相连，上述高电平、低电平是由Q3发射结、D1导通电压、R0两端电压VR0决定，这里Q3发射结以及D1导通电压为0.7V，故使能引脚EN处电压要比A点低0.7V时，Q1才导通，即使能引脚EN处电压小于0.7V+VR0时，关闭启动模块STAGE1。
同理，使能引脚EN处电压大于0.7V+VR0时，开启启动模块STAGE1，此时VR0=(0.7V/R1)*R0，可以根据这个公式设置VR0的值，又因为Q2发射极与gnd端相连，Q2基极与R0第一端、D1负极相连，从而Q3、Q2及二极管D1形成了反馈环路，故VR0不会超过0.7V，即使能引脚的电压大于1.4V时，启动模块STAGE1正常工作。本实施例中，在使能引脚EN处施加0V和2V分别作为关闭电压、开启电压，在其他实施例中，关闭电压、开启电压的数值可根据需要进行选择，在此不再赘述。
当启动模块STAGE1正常工作后，I2=0.7V/R0。Q3集电极与Q4集电极、Q4基极、Q5基极、Q7基极、R1第二端相连，Q5集电极与DZ负极相连，DZ正极与gnd端相连，Q4、Q5和Q7构成了电流镜，故I3、I4可以成比例的复制I2的电流，其中I3、I4分别为电流镜Q5、Q7支路上的电流。
Q5集电极与Q6基极、DZ负极相连，Q6集电极与外部输入电压VCC端相连，Q6发射极作为内部供电电压VDD的输出端，I3的存在使稳压管DZ以及三极管Q6正常工作，从而产生内部供电电压VDD，其中VDD=VDZ-0.7V，这里的稳压管DZ两端电压VDZ仅由工艺中所提供的器件决定，可以根据所需进行选择，电容C1第一端与Q6发射极相连，电容C1第二端与gnd端相连，电容C1起到储能滤波的作用。
基准模块为根据外部输入来产生基准电压VREF的模块，本发明仅利用了现有基准模块的功能，并未对其内部结构进行改进，故这里仅提供了框图，其中基准模块第一端与Q6发射极相连来接收内部供电电压VDD，基准模块第二端与Q7集电极相连来接收电流I4，基准模块根据内部供电电压VDD以及电流I4来产生基准电压VREF，并通过基准模块第三端输出基准电压VREF。
请参考图5，为使能引脚EN施加高电平2V，低电平0V方波的仿真图，当使能引脚EN处电压为0V时，不产生内部工作供电电压VDD以及基准电压VREF，即关闭整个电路；当使能引脚EN处电压为2V时，正常产生供电电压VDD及基准电压VREF，即整个电路可以正常工作，且当启动模块STAGE1关闭时，仅NJ1和Q1中存在电流I1，所以启动模块STAGE1待机损耗是非常低的。启动模块STAGE1具有低功耗、结构简单的优点，还具有很好的移植性可应用于其他芯片中。
请参考图3，复合开关模块STAGE2由NPN管Q8、Q11、Q12、Q16、Q17、Q19、Q22，PNP管Q9、Q10、Q13、Q14、Q15、Q18、Q20、Q21、Q23、Q24、Q36，电阻R2、R3组成。
Q8基极与启动模块中的基准模块第三端相连来接收基准电压VREF，Q8集电极与Q9集电极相连，Q8发射极与R2第一端相连，R2第二端与gnd端相连，从而在由Q8、Q9构成的支路上，产生基准电流I5=(VREF-0.7V)/R2，Q9、Q10、Q14、Q24的发射极都与VDD端相连，Q9、Q10、Q14、Q24的基极互连，从而Q9、Q10、Q14、Q24构成电流镜，故I6、I7、I8可以成比例的复制I5的电流，其中I6为Q10所在支路上的电流，I7为Q14所在支路上的电流，I8为Q24所在支路上的电流。
Q11集电极与Q10集电极、Q11基极、Q12基极相连，Q11、Q12的发射极都与gnd端相连，Q11、Q12构成第二电流镜，故I12会成比例的复制I6的电流，其中I12为Q12所在支路上的电流。
Q13基极接收第一开关电压V1，Q13发射极与Q14集电极、Q16基极相连，Q16集电极与Q15集电极、Q15基极、Q18基极相连，Q16发射极与Q12集电极、Q22发射极相连，Q18集电极与Q17集电极、Q17基极、Q19基极相连，Q19集电极与Q20集电极、R3第一端相连，R3第二端与正相输入端相连，Q20基极与Q21基极、Q21集电极、Q22集电极相连，Q22基极与Q24集电极、Q23发射极相连，Q23基极接收第二开关电压V2，Q15、Q18、Q20、Q21的发射极与VDD端相连，Q17、Q19的发射极，Q13、Q23的集电极与gnd端相连。
请参考图1、图3，当第二开关电压V2高于第一开关电压V1时，Q23关闭、Q22导通，Q21有电流流过，Q20与Q21组成电流镜，且此时Q13导通，Q16、Q15、Q18、Q17、Q19均关闭，VDD端、Q20发射极、Q20集电极、R3、等效电容模块正相输入端形成通路，电流镜Q20处电流经上述通路流入等效电容模块STAGE3。
请参考图6、图7，当第二开关电压V2高于第一开关电压V1时，复合开关模块STAGE2与等效电容模块STAGE3的关系相当于开关K1闭合，K2断开，恒流源经电阻R3给电容充电，电容上极板电压V+逐渐升高，这里电阻R3可以在电路工作异常时起到限流的作用。
请参考图1、图3，当第二开关电压V2低于第一开关电压V1时，Q13关闭、Q16导通，Q15有电流流过，Q18与Q15组成电流镜，Q18有电流流出，Q17与Q19组成电流镜，此时Q23导通，Q22、Q21、Q20均关闭，从而等效电容模块正相输入端、R3、Q19集电极、Q19发射极、gnd端形成通路。
请参考图6、图7，此时复合开关模块STAGE2与等效电容模块STAGE3的关系相当于开关K2闭合、K1断开，电容经电阻R3对gnd端放电，电容上极板电压V+逐渐降低。
请参考图4，等效电容模块STAGE3为一种由偏置级、第一输入级、第二输入级、输出级组成的运算放大电路。
所述偏置级由PNP管Q25、Q31、Q34组成，Q25、Q31、Q34的基极互连，Q25、Q31、Q34的发射极都与VDD端相连，Q25、Q34、Q31与复合开关模块STAGE2中的电流镜相连，可以成比例复制I5的电流，Q25集电极为第一输入级提供偏置电流I9，Q34集电极、Q31集电极分别为第二输入级提供偏置电流I10、I11。
所述第一输入级由NPN管Q26、Q27、Q28、Q29、电阻R4组成，Q26、Q29的集电极与Q25集电极相连并接收偏置电流I9，Q26基极作为正相输入端与R4第一端相连，Q29基极作为反相输入端分别与R4第二端相连，根据等效电容模块STAGE3的运算放大特性可得出：
Figure DEST_PATH_IMAGE002
其中I为充电电流，R4为电阻R4阻值，V+为正相输入端电压，V-为反相输入端电压。Q26发射极与Q27集电极相连，Q27集电极作为第一输入级输出端与第二输入级相连，Q29发射极与Q28集电极相连，Q27基极与Q28基极、Q28集电极相连，Q27、Q28的发射极与gnd端相连。
所述第二输入级由NPN管Q30、PNP管Q32、电容C2组成，Q30基极与Q27集电极相连，Q30集电极与Q34集电极相连并接收偏置电流I10，Q32发射极与Q31集电极相连并接收偏置电流I11，Q32基极与Q30集电极相连，Q30发射极、Q32集电极与gnd端相连，C2第一端与Q30基极相连，C2第二端与Q32发射极相连。
所述输出级由NPN管Q33、电阻R5、R6组成，Q33集电极与VDD端相连，Q33基极与Q31集电极相连，Q33发射极作为等效电容模块STAGE3的输出端与R5第一端相连，根据等效电容模块STAGE3的运算放大特性，从而满足如下公式：
Figure 690609DEST_PATH_IMAGE003
Figure DEST_PATH_IMAGE005
Figure DEST_PATH_IMAGE006
Figure DEST_PATH_IMAGE007
其中a(jf)为开环响应，Vo为输出端电压，j为虚数，f为频率，fb为开环带宽，A为开环直流增益，ft为单位增益频率，ω为角频率。又因为R5第二端与R4第二端、R6第一端相连，R6第二端与gnd端相连，故等效电容模块STAGE3输出端电压与反相输入端电压满足如下关系：
Figure DEST_PATH_IMAGE009
其中R5、R6分别为电阻R5、电阻R6的阻值，当R6阻值较大、R5阻值较小时，可认为反相输入端电压V-与输出端电压Vo相等。
将上述公式代入至等效电容模块STAGE3正相输入端的阻抗表达式中：
Figure DEST_PATH_IMAGE011
化简可得等效电容模块STAGE3正相输入端对gnd端阻抗表达式：
Figure DEST_PATH_IMAGE013
由于电容阻抗公式为
Figure DEST_PATH_IMAGE014
，可以看出等效电容模块STAGE3正相输入端对gnd端的等效阻抗与电容阻抗有相同的格式，从而等效电容模块STAGE3的等效电容C=1/(2πftR4)，因为电阻R4的阻值已知，可根据单位增益频率ft的公式：
Figure DEST_PATH_IMAGE016
计算出等效电容模块STAGE3的等效电容的大小C=
Figure DEST_PATH_IMAGE018
，其中，IA为第一输入级的偏置电流I9的电流值，VT=26mV，CC为电容C2的电容值，R4为电阻R4的电阻值。
本实施例中I9=1uA，C2=25pf，R4=100Ω，等效电容模块STAGE3的等效电容C=13nf。在其他实施例中，任何对偏置电流I9、电容C2、电阻R4的数值大小进行相应调整，从而改变等效电容模块STAGE3等效电容大小的技术方案都属于本发明的保护范围。
优选地，等效电容模块STAGE3还包括NPN管Q35，Q35基极与gnd端相连，Q35发射极与Q30基极相连，Q35集电极与Q32发射极相连，Q35起到为电容C2放电的作用，若等效电容模块STAGE3中不存在Q35，当电路在工作过程中突然断电，C2会存储一定电荷，再次上电时，整个等效电容电路不是从初始状态开始，这导致等效电容上的初始电荷不为零；而等效电容模块STAGE3中存在Q35，当电路在工作过程中突然断电，C2上存储的电荷会经Q35管进行释放，使C2两端电压差为零。
综上所述，本发明实施例提供了一种等效电容电路，由依次连接的启动模块、复合开关模块、等效电容模块组成，启动模块提供所需的基准电压、内部工作电压VDD，复合开关模块通过接收到的第一开关电压V1、第二开关电压V2来使等效电容模块正相输入端电压缓慢上升或下降，使正相输入端对gnd端表现为与电容相同的阻抗特性，从而等效电容模块可等效为一个纳法级电容，解决了集成电路无法集成超过几百皮法电容的技术问题，相比现有技术采用片外连接方式具有结构简单、功耗低、成本低的优点。
此外，本发明实施例还提供了一种模拟芯片，包括上述的等效电容电路或等效电容模块。
以上所述仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种等效电容模块，其特征在于，包括：偏置级、第一输入级、第二输入级、输出级，所述偏置级由PNP管Q25、Q31、Q34组成，Q25、Q31、Q34的基极互连，Q25、Q31、Q34的发射极都与VDD端相连，Q25集电极为第一输入级提供偏置电流I9，Q34集电极、Q31集电极分别为第二输入级提供偏置电流I10、I11；所述第一输入级由NPN管Q26、Q27、Q28、Q29、电阻R4组成，Q26、Q29的集电极与Q25集电极相连并接收偏置电流I9，Q26基极作为等效电容模块的正相输入端与R4第一端相连，Q29基极作为等效电容模块的反相输入端与R4第二端相连，Q26发射极与Q27集电极相连，Q27集电极作为第一输入级输出端与第二输入级相连，Q29发射极与Q28集电极相连，Q27基极与Q28基极、Q28集电极相连，Q27、Q28的发射极与gnd端相连；所述第二输入级由NPN管Q30、PNP管Q32、电容C2组成，Q30基极与Q27集电极相连，Q30集电极与Q34集电极相连并接收偏置电流I10，Q32发射极与Q31集电极相连并接收偏置电流I11，Q32基极与Q30集电极相连，Q30发射极、Q32集电极与gnd端相连，C2第一端与Q30基极相连，C2第二端与Q32发射极相连；所述输出极由NPN管Q33、电阻R5、R6组成，Q33集电极与VDD端相连，Q33基极与Q31集电极相连，Q33发射极与R5第一端相连，R5第二端与R4第二端、R6第一端相连，R6第二端与gnd端相连。
2.根据权利要求1所述的等效电容模块，其特征在于，所述等效电容模块的等效电容C=
Figure 226589DEST_PATH_IMAGE001
，其中，IA为第一输入级的偏置电流I9的电流值，VT=26mV，CC为电容C2的电容值，R4为电阻R4的电阻值。
3.根据权利要求2所述的等效电容模块，其特征在于，当所述偏置电流I9=1uA，C2=25pf，R4=100Ω，等效电容模块的等效电容为13nf。
4.根据权利要求1所述的等效电容模块，其特征在于，还包括NPN管Q35，Q35基极与gnd端相连，Q35发射极与Q30基极相连，Q35集电极与Q32发射极相连。
5.一种等效电容电路，其特征在于，包括：
启动模块，接收外部输入电压以及使能引脚EN的控制电压，并根据所述控制电压来产生内部供电电压VDD、基准电压VREF；
复合开关模块，接收第一开关电压V1、第二开关电压V2，当第二开关电压V2高于第一开关电压V1时，等效电容模块正相输入端与VDD端形成通路；当第二开关电压V2低于第一开关电压V1时，所述等效电容模块正相输入端与gnd端形成通路；
和如权利要求1所述的等效电容模块，当内部供电电压VDD端与等效电容模块的正相输入端形成通路时，正相输入端电压缓慢上升，当正相输入端与gnd端形成通路时，正相输入端电压缓慢下降，使正相输入端对gnd端表现为与电容相同的阻抗特性。
6.根据权利要求5所述的等效电容电路，其特征在于，所述启动模块由基准模块，NPN管Q2、Q3、Q6，PNP管Q1、Q4、Q5、Q7，电阻R0、R1，电容C1，稳压管DZ，二极管D1，NMOS管NJ1组成，NJ1漏极、Q4发射极、R1第一端、Q5发射极、Q6集电极、Q7发射极与外部输入电压VCC端相连，NJ1栅极与gnd端相连，NJ1源极分别与Q1发射极、Q2集电极、Q3基极相连，Q1基极与使能引脚EN相连，Q1集电极与gnd端相连，Q2发射极与gnd端相连，Q2基极与R0第一端、D1负极相连，R0第二端与gnd端相连，D1正极与Q3发射极相连，Q3集电极与Q4集电极、Q4基极、Q5基极、Q7基极、R1第二端相连，Q5集电极与Q6基极、DZ负极相连，DZ正极与gnd端相连，Q6发射极与基准模块第一端相连，基准模块第二端与Q7集电极相连，基准模块第三端作为基准电压输出端输出基准电压VREF，电容C1第一端与Q6发射极相连，电容C1第二端与gnd端相连。
7.根据权利要求6所述的等效电容电路，其特征在于，所述Q1为SPNP三极管。
8.根据权利要求5所述的等效电容电路，其特征在于，所述复合开关模块由NPN管Q8、Q11、Q12、Q16、Q17、Q19、Q22，PNP管Q9、Q10、Q13、Q14、Q15、Q18、Q20、Q21、Q23、Q24、Q36，电阻R2、R3组成，Q8基极与启动模块相连，Q8集电极与Q9集电极、Q36基极相连，Q8发射极与R2第一端相连，R2第二端与gnd端相连，Q36发射极与Q9基极相连，Q36集电极与gnd端相连，Q9、Q10、Q14、Q24的发射极都与VDD端相连，Q9、Q10、Q14、Q24的基极互连；Q11集电极与Q10集电极、Q11基极、Q12基极相连，Q11、Q12的发射极都与gnd端相连；Q13基极接收第一开关电压V1，Q13发射极与Q14集电极、Q16基极相连，Q13集电极与gnd端相连，Q16集电极与Q15集电极、Q15基极、Q18基极相连，Q16发射极与Q12集电极、Q22发射极相连，Q15、Q18、Q20、Q21的发射极与VDD端相连，Q18集电极与Q17集电极、Q17基极、Q19基极相连，Q17、Q19的发射极与gnd端相连，Q19集电极与Q20集电极、R3第一端相连，R3第二端与正相输入端相连，Q20基极与Q21基极、Q21集电极、Q22集电极相连，Q22基极与Q24集电极、Q23发射极相连，Q23集电极与gnd端相连，Q23基极接收第二开关电压V2。
9.一种芯片，其特征在于，包括如权利要求1~4任意一项所述的等效电容模块。
10.一种芯片，其特征在于，包括如权利要求5~8任意一项所述的等效电容电路。
CN202111495577.0A 2021-12-09 2021-12-09 一种等效电容模块、等效电容电路及芯片 Active CN113904656B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111495577.0A CN113904656B (zh) 2021-12-09 2021-12-09 一种等效电容模块、等效电容电路及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111495577.0A CN113904656B (zh) 2021-12-09 2021-12-09 一种等效电容模块、等效电容电路及芯片

Publications (2)

Publication Number Publication Date
CN113904656A true CN113904656A (zh) 2022-01-07
CN113904656B CN113904656B (zh) 2022-03-11

Family

ID=79025440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111495577.0A Active CN113904656B (zh) 2021-12-09 2021-12-09 一种等效电容模块、等效电容电路及芯片

Country Status (1)

Country Link
CN (1) CN113904656B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0610066A1 (en) * 1993-02-04 1994-08-10 National Semiconductor Corporation Capacitance multiplier for the internal frequency compensation of switching regulator integrated circuits
JPH0846483A (ja) * 1994-07-12 1996-02-16 Philips Electron Nv キャパシタンス増大用回路配置
CN103618452A (zh) * 2013-11-26 2014-03-05 苏州贝克微电子有限公司 一种用于开关式稳压集成电路内部频率补偿的电容倍增器
CN105048991A (zh) * 2014-05-02 2015-11-11 恩智浦有限公司 电容倍增器和方法
CN107565928A (zh) * 2017-08-10 2018-01-09 宁波大学 一种高倍增系数的电容倍增器
CN110311650A (zh) * 2019-06-26 2019-10-08 湖南国科微电子股份有限公司 低通滤波电路、低通滤波器以及cmos芯片
CN111736652A (zh) * 2020-07-01 2020-10-02 上海艾为电子技术股份有限公司 电容倍增电路和线性稳压器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0610066A1 (en) * 1993-02-04 1994-08-10 National Semiconductor Corporation Capacitance multiplier for the internal frequency compensation of switching regulator integrated circuits
JPH0846483A (ja) * 1994-07-12 1996-02-16 Philips Electron Nv キャパシタンス増大用回路配置
CN103618452A (zh) * 2013-11-26 2014-03-05 苏州贝克微电子有限公司 一种用于开关式稳压集成电路内部频率补偿的电容倍增器
CN105048991A (zh) * 2014-05-02 2015-11-11 恩智浦有限公司 电容倍增器和方法
CN107565928A (zh) * 2017-08-10 2018-01-09 宁波大学 一种高倍增系数的电容倍增器
CN110311650A (zh) * 2019-06-26 2019-10-08 湖南国科微电子股份有限公司 低通滤波电路、低通滤波器以及cmos芯片
CN111736652A (zh) * 2020-07-01 2020-10-02 上海艾为电子技术股份有限公司 电容倍增电路和线性稳压器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
G. BONTEANU: "A Review of Capacitance Multiplication Techniques", 《2018 10TH INTERNATIONAL CONFERENCE ON ELECTRONICS, COMPUTERS AND ARTIFICIAL INTELLIGENCE (ECAI)》 *
李严: "电容倍增电路研究进展", 《科技导报》 *

Also Published As

Publication number Publication date
CN113904656B (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
KR100722065B1 (ko) 전원장치
CN108880507A (zh) 张弛振荡器
US8106706B2 (en) DC biasing circuit for a metal oxide semiconductor transistor
CN208782784U (zh) 张弛振荡器
CN113904656B (zh) 一种等效电容模块、等效电容电路及芯片
CN110083193A (zh) 带隙基准电压产生电路
AU559556B2 (en) A circuit for a high impedance signal source
CN105553256B (zh) 电荷泵电路和显示装置
US6556408B1 (en) Compensation circuit for leakage through electrostatic discharge protection devices
US10141892B1 (en) Bias circuit for supplying a bias current to a RF power amplifier
CN112162584B (zh) 一种电流值可调可补偿的电流偏置电路
CN115065226A (zh) 用于dc-dc转换器的软启动电路
JP4315959B2 (ja) 電源装置
CN210155569U (zh) 一种高精度快速瞬态响应全片上无电容型ldo
JP4403113B2 (ja) 定電圧電源
CN113131884A (zh) 一种运算放大器以及提高其测试速度的控制电路和方法
JPH11346125A (ja) Ｓｒｐｐ回路
JP2002257871A (ja) 半導体集積回路
TWI790104B (zh) 軟啟動放電電路
CN110266186A (zh) 低漏电流充电泵电路
TWI847536B (zh) 低壓差穩壓器及其運作方法
JP3427429B2 (ja) 演算増幅器およびこれを用いたアクティブフィルタ
KR100462015B1 (ko) 전원 과도 특성 절감 회로
JP2805560B2 (ja) 光結合装置
TW202433214A (zh) 低壓差穩壓器及其運作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: An equivalent capacitor module, equivalent capacitor circuit, and chip

Granted publication date: 20220311

Pledgee: China Merchants Bank Co.,Ltd. Shanghai Branch

Pledgor: SHANGHAI XINLONG SEMICONDUCTOR TECHNOLOGY CO.,LTD.

Registration number: Y2024310000890