JP2805560B2 - 光結合装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プログラムコントロー
ラ等において、出力遅延の必要のある遅延装置として用
いられる光結合装置に関し、特に軽量化、小型化および
遅延時間の定量化を図り得る光結合装置に係る。

【０００２】

【従来の技術】従来のプログラムコントローラー用の光
結合装置（フオトカプラ）は、出力遅延を得るため、受
光部は、第２図の如く、受光素子（フオトダイオード）
１、演算増幅器（アンプ）２、コンパレータ回路３，４
およびコンデンサ５を用いて回路構成されている。

【０００３】なお、第２図中、６は定電流回路、７はＮ
ＰＮトランジスタ、８は負帰還抵抗である。

【０００４】そして、受光部において、コンデンサ５を
除く各部はモノリシツクに集積化されている。

【０００５】

【発明が解決しようとする課題】一般に、遅延時間ｔd2
は、 ｔd2＝Ｃ21×Ｖref22／Ｉ21 … （１） で表わされる。

【０００６】ここで、Ｃ21はコンデンサ５の容量、Ｖre
f22はコンパレータ４の基準電圧、Ｉ21は定電流回路６
の電流である。

【０００７】（１）式より、遅延時間ｔd2を長くするに
は、電流Ｉ21を少なくする方が簡単で有利だが、そうす
ると、モノリシツク内の回路と外付けコンデンサ５との
結線箇所に誘導ノイズ等の外乱ノイズによる影響を受け
たり、他の配線へのもれ電流が生じることによつて、充
電時間が不安定となつてしまい、安定した遅延時間を得
ることができなかつた。

【０００８】また、遅延時間ｔd2を長くするためには、
（１）式におけるコンデンサ５の容量Ｃ21を大とする方
法が考えられる。この場合、例えばｔd2に１ｍｓｅｃを
得たい場合、Ｖref22＝２Ｖ，Ｉ21＝１μＡとすると、
（１）式より、Ｃ21には５００ｐＦ必要である。また、
ｔd2に１０ｍｓｅｃ得たい場合には、Ｃ21として５００
０ｐＦ必要である。これらの容量を集積回路で得ること
は、大面積を必要としほとんど集積できないため、コン
デンサ５のみ外付けしなければならない。このため、プ
ログラムコントローラー用の光結合装置として小型、軽
量化の支障となつていた。

【０００９】本発明は、上記に鑑み、コンデンサを外付
けすることなく、大きなかつ安定した遅延を得ることが
でき、しかも軽量、小型化を図り得る光結合装置の提供
を目的とする。

【００１０】

【課題を解決するための手段】本発明による課題解決手
段は、図１の如く、入力信号を発光部で一旦光に変換
し、この光を受光部で再び電気信号に変換して出力する
ものであつて、前記受光部は、受光素子１０と、該受光
素子１０からの信号を遅延させる出力遅延回路１３とを
備え、該出力遅延回路１３は、前記受光素子１０の受光
時に充電するコンデンサ２２と、該コンデンサ２２への
入力電流Ｉ14を安定させる定電流回路２４と、前記コン
デンサ２２での充電電圧が基準電圧Ｖref12より大とな
つたときに外部へ信号Ｖoを出力する比較器２３とを備
えた光結合装置において、前記定電流回路２４に、電源
Ｖccからの入力電流を減少させる電流制限手段２８が設
けられ、前記コンデンサ２２を含む出力遅延回路１３
と、前記受光素子１０とは、モノリシツクに集積された
ものである。

【００１１】本発明請求項２による課題解決手段は、請
求項１記載の定電流回路２４はカレントミラー回路２６
を有し、前記電流制限手段２８は、電流調整用トランジ
スタＱ14を有し、前記カレントミラー回路２６および電
流調整用トランジスタＱ14は並列に接続されて並列接続
体２７が構成され、前記カレントミラー回路２６の一側
のコレクタ端子は、請求項１記載のコンデンサ２２に接
続され、前記カレントミラー回路２６の他側のコレクタ
端子は、前記電流調整用トランジスタＱ14のベース端子
に接続されたものである。

【００１２】本発明請求項３による課題解決手段は、請
求項１記載の電流制限手段２８に、請求項２記載の並列
接続体２７への入力電流をさらに制限する副制限回路２
９が設けられたものである。

【００１３】

【作用】上記請求項１〜３による課題解決手段におい
て、受光素子１０が光を受けると、コンデンサ２２は充
電を開始する。

【００１４】このとき、定電流回路２４内において、副
制限回路２９により、並列接続体２７への供給電流を制
限する。

【００１５】また、並列接続体２７内においても、カレ
ントミラー回路２６の一側のコレクタ電流を電流調整用
トランジスタＱ14のベース端子に供給することで、その
ベース電流Ｉ13を電流調整用トランジスタＱ14のコレク
タ電流Ｉ12に比べて減少させる。そして、ベース電流Ｉ
13に等価なカレントミラー回路２６の他側のコレクタ電
流Ｉ14をコンデンサ２２へ入力する。

【００１６】そうすると、コンデンサ２２への入力電流
Ｉ14は、電源Ｖccからの当初の電流に比べて極めて小さ
くなり、その充電時間を遅くできる。

【００１７】したがつて、コンデンサ２２として、モノ
リシツクに集積可能となるような小容量小面積のものを
使用しても、遅延時間を充分に大きく維持できる。

【００１８】

【実施例】図１は本発明の一実施例の光結合装置にかか
る受光部の回路図である。図１の如く、本実施例の光結
合装置（フオトカプラ）は、発光部と受光部を同一パツ
ケージ内にもち、入力信号を発光部で一旦光に変換し、
この光を受光部で再び電気信号に変換して出力するもの
であつて、前記受光部は、受光素子１０（フオトダイオ
ード）と、演算増幅器１１（アンプ）と、第一比較器１
２（第一コンパレータ回路）と、出力遅延回路１３とが
モノリシツクに集積されて成る。

【００１９】前記アンプ１１の負論理側入力端子には、
そのフオトダイオード１０のカソードが、正論理側入力
端子には、そのフオトダイオード１０のアノードが夫々
接続されている。

【００２０】前記第一コンパレータ回路１２の負論理側
入力端子には、アンプ１１の出力端子が接続され、正論
理側入力端子には、基準電圧Ｖref11が印加される。

【００２１】なお、第１図中、１５は負帰還抵抗であ
る。

【００２２】前記出力遅延回路１３は、前記第一コンパ
レータ１２からの信号に基づいて受光素子１０の受光時
にオフ状態となるスイツチング素子２１と、該スイツチ
ング素子２１のオフ時に電源からの電流を充電するコン
デンサ２２と、該コンデンサ２２への入力電流Ｉ14を安
定させる定電流回路２４と、前記コンデンサ２２での充
電電圧が基準電圧Ｖref12より大となつたときに外部へ
信号Ｖoを出力する第二比較器２３（第二コンパレータ
回路）とを備えている。

【００２３】前記スイツチング素子２１は、従来と同様
のＮＰＮトランジスタが用いられ、前記第一コンパレー
タ回路１２の出力がハイ状態からロー状態となつたとき
に、オン状態からオフ状態に切り換わる。

【００２４】前記コンデンサ２２は、酸化膜、窒化膜等
の絶縁薄膜が利用され、その容量Ｃ11は５０ｐＦ程度の
小容量とされている。これにより、モノリシツク回路に
他の部品と共に集積可能なほど小面積とすることができ
る。

【００２５】前記第二コンパレータ回路２３の正論理側
入力端子には、前記定電流回路２４の出力端子が接続さ
れ、負論理側入力端子には、基準電圧Ｖref12が印加さ
れる。

【００２６】前記定電流回路２４は、一対の同一特性の
ＰＮＰトランジスタＱ12，Ｑ13からなるカレントミラー
回路２６と、電源Ｖccからのカレントミラー回路２６へ
の入力電流を減少させる電流制限手段２８とから構成さ
れている。

【００２７】前記カレントミラー回路２６の一側のトラ
ンジスタＱ12のコレクタ端子は、前記コンデンサ２２に
接続され、また共通エミツタ端子は入力電源Ｖccに接続
されている。

【００２８】前記電流制限手段２８は、３個のＮＰＮト
ランジスタＱ14，Ｑ15，Ｑ16および抵抗Ｒ12を用いて回
路構成されている。

【００２９】このうち、前記電流調整用トランジスタＱ
14は、そのエミツタ端子が前記カレントミラー回路２６
に並列に接続されることにより並列接続体２７が構成さ
れている。該並列接続体２７の電流調整用トランジスタ
Ｑ14のベース端子は、前記カレントミラー回路２６の共
通ベース端子および他側のトランジスタＱ13のコレクタ
端子に接続されている。

【００３０】ここで、一般にトランジスタはそのベース
電流がコレクタ電流に対して極めて微細であるため、Ｑ
14のベース電流Ｉ13は、そのコレクタ電流Ｉ12に比べて
極めて微細となる。そして、カレントミラー回路２６の
両コレクタ電流Ｉ13，Ｉ14は常に等価とされるため、Ｉ
14もＩ12に比べて極めて微細となる。これを利用して、
該並列接続体２７により、電源Ｖccからの電流を前記コ
ンデンサ２２への微細な入力電流Ｉ14に安定的に減少さ
せることが可能となる。

【００３１】また、前記抵抗Ｒ12は前記並列接続体２７
の電源側に並列に接続され、該抵抗Ｒ12の接地側には前
記トランジスタＱ16のコレクタ端子が接続されている。

【００３２】さらに、前記電流調整用トランジスタＱ14
のエミツタ端子には前記トランジスタＱ15のコレクタ端
子が接続されている。両トランジスタＱ15，Ｑ16のベー
ス端子は、前記抵抗Ｒ12に共通に接続され、そのエミツ
タ端子は共通にグランド接続される。

【００３３】これらＱ15，Ｑ16，Ｒ12により、前記並列
接続体２７への入力電流をさらに制限する副制限回路２
９としての定電流回路が構成されている。

【００３４】次に、前記出力遅延回路１３の出力遅延時
間ｔd1を算出する。まず、ＰＮＰトランジスタＱ12から
流れ出すコレクタ電流をＩ14とすると、出力遅延時間ｔ
d1は次の（２）式の通りとなる。

【００３５】ｔd1＝Ｃ11×Ｖref12／Ｉ14 …（２） トランジスタＱ16のコレクタ端子およびベース端子に供
給される電流Ｉ11は、トランジスタＱ16の順方向電圧を
ＶF16として、次の（３）式で示される。

【００３６】Ｉ11＝（Ｖcc−ＶF16）／Ｒ12 …（３） また、前記電流調整用トランジスタＱ14に流れる電流Ｉ
12は、Ｑ15とＱ16とのエミツタ面積比を１：Ｎとする
と、次の（４）式の通りである。

【００３７】Ｉ12＝Ｉ11／Ｎ …（４） 前記ＰＮＰトランジスタＱ13に流れる電流Ｉ13は、Ｑ14
の出力電流Ｉ12をＱ14の直流電流増幅率（ＨFE）で割つ
た値であることから、次の（５）式が導かれる。

【００３８】 Ｉ13＝Ｉ12／ＨFE ＝（Ｖcc−ＶF16）／（ＨFE・Ｒ12・Ｎ） …（５） 前記ＰＮＰトランジスタＱ12からの電流Ｉ14は、Ｑ12と
Ｑ13とがカレントミラー接続されていることより、 Ｉ14＝Ｉ13 …（６） となる。

【００３９】上記（５）（６）式より、次の（７）式が
得られる。

【００４０】 Ｉ14＝（Ｖcc−ＶF16）／（ＨFE・Ｒ12・Ｎ） …
（７） （２）（７）式より、該出力遅延回路１３の出力遅延時
間ｔd1は、（８）式の通りとなる。

【００４１】ｔd1＝（Ｃ11・Ｖref12・ＨFE・Ｒ12・
Ｎ） ／（Ｖcc−ＶF16） …（８） 上記構成において、アンプ１１は、受光状態においてそ
の出力電圧が上昇するものとすると、フオトダイオード
１０が光を受けるとアンプ１１の出力電圧は上昇する。

【００４２】アンプ１１の出力電圧が、第一コンパレー
タ回路１２の一側入力電圧、すなわち基準電圧Ｖref11
を越えると、第一コンパレータ回路１２の出力はハイ状
態からロー状態となる。

【００４３】このため、スイツチング素子２１はオン状
態からオフ状態となり、定電流回路２４のカレントミラ
ー回路２６からの電流Ｉ14は、コンデンサ２２に充電さ
れる。

【００４４】コンデンサ２２の電圧が、第二コンパレー
タ回路２３の一側入力電圧、すなわち基準電圧Ｖref12
を越えると、第二コンパレータ回路２３の出力Ｖoはロ
ー状態からハイ状態となる。

【００４５】この際、コンデンサ２２での充電時間ｔd1
だけ遅れて、第二コンパレータ回路２３がＶoを出力す
ることとなる。

【００４６】このｔd1として、例えば１０ｍｓｅｃを得
たい場合には、Ｖcc＝５Ｖ、ＶF16＝０．７Ｖ、Ｖref12
＝２Ｖ，ＨFE＝１００、Ｒ12＝４３０ｋΩ、Ｎ＝１０の
環境条件で、（８）式より、コンデンサ２２の容量Ｃ11
は５０ＰＦとなる。この容量値であれば、コンデンサ２
２の面積をモノリシツクに集積可能なほど極めて小さく
できる。

【００４７】したがつて、出力遅延回路１３は、従来で
はコンデンサ２２を外付けしないと得られないような大
きな遅延をコンデンサ２２の外付けなしで得られるた
め、数ｍｓｅｃ〜数１０ｍｓｅｃの出力遅延が必要なプ
ログラムコントローラー用の光結合装置においても、コ
ンデンサ２２を含めて、受光素子１０、アンプ１１、コ
ンパレータ回路１２および出力遅延回路１３をモノリシ
ツクに集積して受光部とすることが可能となり、光結合
装置の軽量、小型化が図れる。

【００４８】また、モノリシツク回路に外付けコンデン
サを接合する必要がないため、両者の接合部で発生する
ノイズを考慮する必要がなくなる。

【００４９】なお、本発明は、上記実施例に限定される
ものではなく、本発明の範囲内で上記実施例に多くの修
正および変更を加え得ることは勿論である。

【００５０】例えば、上記実施例では、コンデンサ２２
として酸化膜や窒化膜等の絶縁薄膜を利用していたが、
小容量小面積であれば、これ以外の構成であつてもよ
い。

【００５１】

【発明の効果】以上の説明から明らかな通り、本発明請
求項１〜３によると、定電流回路に、電源からの入力電
流を微細に減少させる電流制限手段を設けているので、
電源からの電流を前記コンデンサへの微細な入力電流へ
安定的に減少させて、従来よりもコンデンサへの電流供
給を遅くすることができ、大容量大面積のコンデンサを
外付けしないと得られなかつたような大きな遅延を、コ
ンデンサを小容量小面積としてモノリシツクに集積した
状態でも得ることができる。

【００５２】したがつて、数ｍｓｅｃ〜数１０ｍｓｅｃ
の出力遅延が必要なプログラムコントローラー用の光結
合装置においても、外付けコンデンサを省略できるた
め、外部からのノイズ、もれ電流に影響されない安定し
た出力の遅延を得ながら、光結合装置の軽量、小型化が
図れるといつた優れた効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例の光結合装置にかかる受光部
の回路図

【図２】従来の光結合装置にかかる受光部の回路図

【符号の説明】

１０ 受光素子 １３ 出力遅延回路 ２１ スイツチング素子 ２２ コンデンサ ２３ 比較器 ２４ 定電流回路 ２６ カレントミラー回路 ２７ 並列接続体 ２８ 電流制限手段 ２９ 副制限回路 Ｑ14，Ｑ15，Ｑ16 トランジスタ Ｒ12 抵抗 ＧＮＤ 接地端子 Ｖcc 電源 Ｉ14 入力電流

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H03H 11/02 H03K 5/13,17/78 H04L 25/02

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 入力信号を発光部で一旦光に変換し、こ
   の光を受光部で再び電気信号に変換して出力するもので
   あつて、前記受光部は、受光素子と、該受光素子からの
   信号を遅延させる出力遅延回路とを備え、該出力遅延回
   路は、前記受光素子の受光時に充電するコンデンサと、
   該コンデンサへの入力電流を安定させる定電流回路と、
   前記コンデンサでの充電電圧が基準電圧より大となつた
   ときに外部へ信号を出力する比較器とを備えた光結合装
   置において、前記定電流回路に、電源からの入力電流を
   減少させる電流制限手段が設けられ、前記コンデンサを
   含む出力遅延回路と、前記受光素子とは、モノリシツク
   に集積されたことを特徴とする光結合装置。
2. 【請求項２】 請求項１記載の定電流回路はカレントミ
   ラー回路を有し、前記電流制限手段は、電流調整用トラ
   ンジスタを有し、前記カレントミラー回路および電流調
   整用トランジスタは並列に接続されて並列接続体が構成
   され、前記カレントミラー回路の一側のコレクタ端子
   は、請求項１記載のコンデンサに接続され、前記カレン
   トミラー回路の他側のコレクタ端子は、前記電流調整用
   トランジスタのベース端子に接続されたことを特徴とす
   る光結合装置。
3. 【請求項３】 請求項１記載の電流制限手段に、請求項
   ２記載の並列接続体への入力電流をさらに制限する副制
   限回路が設けられたことを特徴とする光結合装置。