JPH03255372A - 積分回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ｒ産業上の利用分野〕 この発明は、センサ等の微小電流の計測に用いる積分回
路に関する。

〔従来の技術〕

従来、センサから得られる微小電流を積分により計測す
る回路については種々の提案が成されているが、その−
例としてカメラ等における輝度測定回路として用いる積
分回路を、第７図に基づいて説明する。

第７図において、１０１は第１の演算増幅器で、該演算
増幅器１０１の十入力端子は基準電圧源１０２が接続さ
れており、出力端子には回路電源ＶＣ（にコレクタを接
続したトランジスタ１０３のベースが接続されている。

そして該トランジスタ１０３のエミッタには第１の演算
増幅器１０１の一入力端子が接続され、更に電流源１０
４がスイッチＳＷｌを介してＧＮＤとの間に接続されて
いる。また第１の演算増幅器１０１の電源端子とＧＮＤ
間には、前記スイッチＳ　Ｗ　＋　と連動するスイッチ
ＳＷ２が接続されている。

第２の演算増幅器１０５の十−入力端子間にはフォトダ
イオード１０６が接続されており、そして＋入力端子に
は前記第１の演算増幅器１０１の一入力端子及びトラン
ジスタ１０３のエミッタが接続されると共に、積分コン
デンサ１０７が接続されており、また−入力端子と出力
端子とが直接接続されている。第２の演算増幅器１０５
の出力端子はコンパレータ１０８の一入力端子に接続さ
れ、該コンパレータ１０８の十入力端子には比較電圧源
１０９が接続されている。

このように構成されている積分回路において、積分開始
前にはスイッチＳＷＩ及びＳＷ２は閉じており、第２の
演算増幅器１０５の十入力端子には基準電圧源１０２の
基準電圧■□、が加わっている。

この状態でスイッチＳ　Ｗ　＋及びＳＷ！を開放すると
、第１の演算増幅器１０１は不動作状態となり、トラン
ジスタ１０３もオフとなって、フォトダイオード１０６
に生じる光電流は積分コンデンサ１０７に流れる。この
時第２の演１増幅器１０５の出力は次式（１）に示す値
となる。

ここで、ＩＰ：フォトダイオードの光電流ｔ：積分時間 Ｃ：積分コンデンサの容量 またこの第２の演算増幅器１０５の出力電圧はコンパレ
ータ１０８の一入力端子に印加されているので、コンパ
レータ１０８の一入力端子、すなわち第２の演算増幅器
１０５の出力電圧が次式（２）で表される値になったと
き、コンパレータ１０８の出力レベルが反転する。

に こで、Ｖｙ、、：比較電圧源の比較電圧この一連の動作
によりコンパレータ１０８は次式（３）で示す幅のパル
スを出力する。

■？ したがって上記パルスの幅をカウントすることにより、
フォトダイオード１０６の光電流を求めることができる
。

〔発明が解決しようとする課題〕

ところで、上記第７図に示した従来の積分回路において
、スイッチＳＷ＋、ＳＷｚが開放状態、すなわち積分動
作中、トランジスタ１０３はオフしており、第１の演算
増幅器１０１の出力、すなわちトランジスタ１０３０ベ
ースは開放又は低電圧に固定され、トランジスタ１０３
のエミッタにはフォトダイオード１０６の出力電圧が加
わる。したがってトランジスタ１０３のエミッタ・ベー
ス間には逆バイアス■８がかかるため、この逆バイアス
■１により、次式（４）で示すリーク電流Ｉｌが流れる
。

但し、ｑ：電子の電荷量 に：ポルッマン定数 Ｔ：絶対温度 Ｉｓ：ＰＮ接合の飽和電流 このリーク電流１つは逆バイアス■、及び温度上昇と共
に増加する。このリーク電流Ｉｌが生じると第２の演算
増幅器１０５の出力は、となり、フォトダイオード１０
６の光電流が小さいと、大きな誤差が生じるか、もしく
は測定不能となる。

本発明は、従来の積分回路における上記問題点を解決す
るためになされたもので、積分中のリーク電流を抑え、
微小電流の測定を可能にする積分回路を提供することを
目的とする。

〔課題を解決するための手段及び作用〕上記問題点を解
決するため、本発明は、第１図の概念図に示すように、
基準電圧を供給する基準電圧源１と、積分コンデンサを
接続した積分アンプ２と、前記基準電圧源１に接続され
前記積分アンプ２の積分開始及び終了を制御するスイッ
チング回路３とを備えた積分回路において、ベースを電
流源４に接続し、エミッタを前記積分アンプ２の出力端
に接続し、コレクタを前記スイッチング回路３に接続し
た帰還トランジスタ５を設けるものである。なお第１図
において、６はバッファアンブで、７は電流源４を電源
電圧ＶＣＣへの接続をオン・オフするスイッチである。

このように構成した積分回路において、積分開始前は、
スイッチング回路３を構成しているスイッチングトラン
ジスタ等のスイッチング素子はオンしており、基準電圧
源ｌの基準電圧が積分アンプ２に加わり、積分アンプの
出力は基準電圧と等しくなる。この際、電流源４を開状
態にしておくことにより帰還トランジスタ５はオフして
いる。

この状態において、外部から積分開始信号を与えてスイ
ッチング回路３をオフにすることにより積分が始まる。

これと同時に電流源４を閉状態にすることにより、定電
流が帰還トランジスタ５０ベースに流れ込み、帰還トラ
ンジスタ５はオンする。

この時帰還トランジスタ５は飽和するため、帰還トラン
ジスタ５のコレクタ・エミッタ間は、エミッタの電位が
変わっても飽和電圧Ｖ　ｃｔ　＜ｓｍｒ、（Ｌ＝。

０．２Ｖ）に保たれる。この帰還トランジスタ５のコレ
クタをスイッチング回路３のリークが問題となるスイッ
チングトランジスタ等のスイッチング素子の端子と接続
することにより、スイッチング回路３中のリークが生じ
るスイッチング素子の端子間が前記飽和電圧ＶＣ１（Ｓ
ＡＴ、に保たれるので、スイッチング回路のリーク電流
を抑えることができ、微小電流の測定が可能となる。

〔実施例〕

次に実施例について説明する。第２図は、本発明に係る
積分回路の第１実施例を示す回路構成図であり、第１図
に示した概念図に示した部材と対応する部材には、同一
符号を付して示している。

第２図において、１１は第１の演算増幅器で、該演算増
幅器１１の十入力端子には基準電圧源１が接続されてい
る。また第１の演算増幅器１１の出力端子にはスイッチ
ングトランジスタ１２０ベースが接続されており、該ス
イッチングトランジスタ１２のエミッタには第１の演算
増幅器１１の一入力端子と、ＧＮＤにスイッチＳＷ、を
介して接続されている電流源（１）１３の一端が接続さ
れており、また該トランジスタ１２のコレクタは電源電
圧ＶＣＣに接続されている。なお前記第１の演算増幅器
１１の一電源端子はスイッチＳＷｔを介してＧＮＤに接
続されている。

１４は第２の演算増幅器で、該第２の演算増幅器１４の
十−入力端子間にはフォトダイオード１５が接続されて
おり、十入力端子には前記第１の演算増幅器１１の一入
力端子及びスイッチングトランジスタ１２のエミッタが
接続されると共に、積分コンデンサ１６が接続されてい
る。また第２の演算増幅器１４の一入力端子とｉカ端子
は直結されていて、その出力端子は第３の演算増幅器６
の十入力端子に接続されている。第３の演算増幅器６の
一入力端子と出力端子は直結されていてバッファアンプ
として用いられ、その出力端子は帰還トランジスタ５の
エミッタに接続されている。

そして帰還トランジスタ５のベースには電源電圧■ｃｃ
にスイッチＣ８Ｗを介して接続されている電流ｔ＜ｚ＞
４が接続され、コレクタは前記スイッチングトランジス
タ１２のベースに接続されている。

第３の演算増幅器６の出力端子はコンパレータ１７の十
入力端子に接続され、該コンパレータ１７の一入力端子
にば比較電圧ｄｌ１１Ｂが接続されている。

そして第１の演算増幅器１１．スイッチングトランジス
タ１２．電流源（１）１３　、スイッチＳＷ＋、ＳＷｘ
によってスイッチング回路３を構成しており、また第２
の演算増幅器１４．フォトダイオード１５．積分コンデ
ンサ１６とで積分アンプ２を構成している。

なお帰還トランジスタ５のベース・エミッタ間にはスイ
ッチング特性向上のための抵抗ＲＩを接続しており、第
２及び第３の演算増幅器１４，６は微小電流を計測する
ことを前提としているため、入力部をＭＯＳトランジス
タで構成したものを用いるのが望ましい。

次にこのように構成した積分回路の動作について説明す
る。まず積分開始前と積分中における各スイｙ　ｆ　Ｓ
　Ｗｒ、　　Ｓ　Ｗｔ、　　ＣＳ　Ｗ（７）状態を第１
！に示す。

第１表 積分開始前においては、スイッチＳｗ、、ＳＷｚは閉じ
ているので、第２の演算増幅器１４の十入力端子、その
出力端子及び第３の演算増幅器６の出力端子におけるＡ
、Ｂ、Ｃ点の電位は基準電圧源の電圧■□１となる。こ
の時、スイッチＣ３Ｗは開であるので、帰還トランジス
タ５はオフしており、積分アンプ２の動作に影響を及ぼ
さない、この状態において、　積分開始信号によりスイ
ッチＳＷ１．３Ｗｇが開に、スイッチＣ３Ｗが閉に切り
換えられると、積分が始まり、前記Ａ、Ｂ、Ｃ点の電位
は、前記（１）式で示したと同様に、　Ｖ、、、＋１、
・ｔ／Ｃとなる。

これに伴い飽和した帰還トランジスタ５のコレクタ端子
り点の電位は、 となる、この動作によりスイッチングトランジスタ１２
のベース・エミッタ間は、積分動作中、逆バイアスＶ　
ｃｔ　（ｓ＊ｔ、（”ｉｏ、　２　Ｖ）に保たれる。−
船釣にトランジスタのベース・エミッタ間に、このレベ
ルの逆バイアスをかけた状態で生しるリーク電流は、測
定限界以下であるので問題とならず、したがってフォト
ダイオードに生ずる微小光電流を高精度で測定すること
ができる。

第３図は第２実施例を示す回路構成図で、第２図に示し
た第１実施例と同−又は同等の部材には同一符号を付し
て示している。この実施例は、帰還トランジスタ５をＰ
ＮＰ　）ランジスタで構成したものであり、第１実施例
においてＮＰＮ　トランジスタで構成した場合と電流の
流れる方向が異なるのみで、同一の作用効果をもつもの
である。

第４図は第３実施例を示す回路構成図で、同様に第２図
に示した第１実施例と同−又は同等の部材には同一符号
を付して示している。この実施例は、第１の演算増幅器
１１の出力端子にスイッチングトランジスタ１２のエミ
ッタを接続し、ベース・エミッタ間には抵抗Ｒ１を接続
すると共にベースに電流５（１）１３を接続し、コレク
タを第２の演算増幅器１４の千人力端子に接続する。そ
して第１の演算増幅器１１の一入力端子と第２の演算増
幅器１４の一入力端子（出力端子）とを直結して構成す
るものである。

このように構成した積分回路においては、スイッチング
トランジスタ１２がオフの時には、そのベース・エミッ
タ間に電位差がなく、ベース・コレクタ間の電位差が帰
還トランジスタ５の飽和電圧ｖ　ｃｔ　ｔｓｓ□に保た
れるため、スイッチングトランジスタ１２の全ての端子
がほぼ同電位となり、リーク電流が有効に抑制される。

第５図は、本発明におけるスイッチング回路をＩＣ化し
た実施例を示す回路構成図で、トランジスタＱ７がスイ
ッチングトランジスタであり、トランジスタＱ１が帰還
トランジスタである。この実施例においては、上記各実
施例と同様に、積分動作中、帰還トランジスタＱ、ＯＣ
Ｅ間を飽和電圧Ｖ　ＣＥ　（ＳＡＴ＋　に保つことによ
り、スイッチングトランジスタＱ、ＯＢＥ間の電位を帰
還トランジスタＱ、の飽和電圧Ｖ　ＣＥ　＋ＳＡ□に保
つ動作と共に、次に述べる機能を備えている。

すなわち、本発明に係るスイッチング回路を用いると、
スイッチングトランジスタＱ７のＢＥ間が飽和電圧Ｖ　
Ｃ１（ＳＡＴ＋　に保たれると同時に、差動段のトラン
ジスタＱ４のＣＢ間も飽和電圧Ｖ　Ｃ＋！　（ＳＡＴ。

に保たれることになる。これによりＩＣ化に伴って形成
される差動段のトランジスタＱ４の寄生トランジスタが
動作するのを防止することができる。

もしこの差動段のトランジスタＱ４の寄生トランジスタ
が動作すると、フォトダイオード１５の光電流は積分コ
ンデンサ１６に流れず、この寄生トランジスタを流れる
ので著しく計測精度が低下してしまう。

この点について更に詳細に説明すると、第６図＾に示す
ように、ＩＣ化した差動段のトランジスタＱ４を構成す
るＮＰＮ　）ランジスタには、そのベース領域と基板間
に寄生ＰＮＰ　トランジスタＱ１が形成され、第６図田
）の等価回路に示すように接続されることになる。ここ
で本発明に係るスイッチング回路を用いない場合の差動
段のトランジスタＱ４に注目して、その動作を説明する
と、積分動作中、このトランジスタＱ４のコレクタ端子
の電圧は、積分動作前にコンデンサＣ１にチャージされ
ていたある電位■８である。これに対してトランジスタ
Ｑ４のベースの電位は、（１）式で示したように、（Ｖ
ｍｘｙ＋　Ｉ　ｐ−ｔ　／　Ｃ）のように太き（変化し
、この電位が、 上記（７）式で示す値に達すると、寄生トランジスタＱ
８が動作し、光電流Ｉｔが流れてしまい、正しい積分が
行われなくなる。しかしながら本発明のようにスイッチ
ング回路を設けることにより、トランジスタＱ４のＣＢ
間が飽和電圧■α（３＾ア）に保持されるようになって
いるので該トランジスタＱ４の寄生トランジスタＱヨの
動作を確実に防止することができ、高精度の微小光電流
の計測を行うことができる。

〔発明の効果〕

以上実施例に基づいて説明したように、本発明によれば
、積分中に動作する帰還トランジスタにより積分アンプ
の出力電圧に追従した電圧がスイッチング回路に加え、
リークの原因となるスイッチング回路を構成するスイッ
チング素子の端子間の電位差を低く抑えるように構成し
たので、リーク電流が小さく抑えられ高精度で微小電流
を計測することができる。

【図面の簡単な説明】

第１図は、本発明に係る積分回路を説明するための概念
図、第２図は、本発明の第１実施例を示す回路構成図、
第３図は、本発明の第２実施例を示す回路構成図、第４
図は、本発明の第３実施例を示す回路構成図、第５図は
、本発明のスイッチング回路をＩＣ化した実施例を示す
回路構成図、第６図＾は、寄生トランジスタの形成態様
を示す図、第６図Ｇ）は、寄生トランジスタを接続した
等価回路を示す図、第７図は、従来の積分回路の構成例
を示す図である。 図において、１は基準電圧源、２は積分アンプ、３はス
イッチング回路、４は電流源、５は帰還トランジスタ、
６はバッファアンプを示す。

Claims (1)

1. 【特許請求の範囲】 １、基準電圧を供給する基準電圧源と、積分コンデンサ
   を接続した積分アンプと、前記基準電圧源に接続され前
   記積分アンプの積分開始及び終了を制御するスイッチン
   グ回路とを備えた積分回路において、ベースを電流源に
   接続し、エミッタを前記積分アンプの出力端に接続し、
   コレクタを前記スイッチング回路に接続した帰還トラン
   ジスタを設けたことを特徴とする積分回路。 ２、前記帰還トランジスタのベースに接続した電流源は
   、前記積分アンプの積分開始及び終了に従ってオン／オ
   フするように構成されていることを特徴とする請求項１
   記載の積分回路。