JPH103321A - 電流出力回路 - Google Patents

Abstract

(57)【要約】 【課題】 ＮＰＮトランジスタを介して電流を出力する
電流出力回路において、ＮＰＮトランジスタに流れる過
電流を、簡単な過電流リミッタ回路にて、回路素子の温
度特性の影響を受けることなく高精度に制限できるよう
にする。 【解決手段】 出力用ＮＰＮトランジスタＴroに、ベー
ス電流制御用の第１のＰＮＰトランジスタＴraを接続
し、このトランジスタＴraには、カレントミラー回路を
構成する第２のＰＮＰトランジスタＴrbを接続する。そ
して、トランジスタＴrbに流れる電流を定電流回路にて
一定電流Ｉ1 に制御することにより、トランジスタＴro
のベース電流を制御する。またトランジスタＴra，Ｔrb
のエミッタ間には抵抗器Ｒｏを設け、この抵抗器Ｒｏで
の電圧降下（Ｉ3 ・Ｒｏ）に従い、トランジスタＴroの
ベース電流を減少させる。この結果、定電流回路に負の
温度特性を有するものを使用すれば、出力電流Ｉ3 を常
に一定電流以下に制限できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＮＰＮトランジス
タを介して外部に電流を出力する電流出力回路に関し、
特に外部の電流経路の短絡時等にＮＰＮトランジスタに
過電流が流れるのを防止するのに好適な電流出力回路に
関する。

【０００２】

【従来の技術】従来より、この種の電流出力回路におい
て、出力用のＮＰＮトランジスタに過電流が流れるのを
防止するために用いられる過電流リミッタ回路としては
種々存在するが、基本的には、抵抗器にて出力電流を電
圧変換し、その変換電圧と基準電圧と比較して、変換電
圧が基準電圧に達したときに、出力用のＮＰＮトランジ
スタをオフして出力電流をカットするのが一般的であ
る。

【０００３】

【発明が解決しようとする課題】しかし、従来の過電流
リミッタ回路において、過電流を回路素子の温度特性の
影響を受けることなく高精度に制限できるようにするに
は、回路が複雑で素子数も多くなってしまうといった問
題があった。

【０００４】例えば、図４は、出力用のＮＰＮトランジ
スタＴroをバイアス回路２０にてオン動作させて、出力
端子OUT から外部負荷への給電を行う電流出力回路にお
いて、一般に使用されている過電流リミッタ回路を表わ
している。この過電流リミッタ回路は、出力用ＮＰＮト
ランジスタＴroのエミッタと出力端子OUT との間に設け
た電流検出用の抵抗器Ｒ１と、エミッタが出力端子OUT
に接続されると共に、ベースが出力用ＮＰＮトランジス
タＴroと抵抗器Ｒ１との接続点に接続され、更に、コレ
クタが出力用ＮＰＮトランジスタのベースに接続された
電流制限用ＮＰＮトランジスタＴr1とから構成され、出
力用ＮＰＮトランジスタを流れる出力電流Ｉo に応じて
変化する抵抗器Ｒ１の両端電圧（ｉo ×Ｒ１）を、電流
制限用ＮＰＮトランジスタＴr1のベース・エミッタ間に
印加することにより、出力電流Ｉo が所定の上限電流
（ＶBETr1 ／Ｒ１）に達し、電流制限用ＮＰＮトランジ
スタＴr1のベース・エミッタ間電圧ＶBETr1 が所定電圧
（約０．７Ｖ）に達すると、電流制限用ＮＰＮトランジ
スタＴr1がオンし、出力電流Ｉo を上限電流に制限する
ように動作する。

【０００５】しかし、こうした一般的な過電流リミッタ
回路は、抵抗器Ｒ１とトランジスタＴr1とにより簡単に
構成できるが、制限可能な上限電流は、温度によって大
きく変化し、過電流を高精度にカットすることができな
いといった問題がある。つまり、図４に示す過電流リミ
ッタ回路では、出力電流Ｉo は「ＶBETr1 ／Ｒ１」に制
限されるが、トランジスタＴr1のＶBETr1 は負の温度特
性（約−２ｍＶ／℃）を有し、抵抗器Ｒ１の抵抗は正の
温度特性（拡散抵抗の場合，約２０００ｐｐｍ／℃）を
有することから、制限可能な過電流は、トランジスタＴ
r1及び抵抗器Ｒ１の温度特性の影響を受けて、温度上昇
に伴い大きく減少することになる。

【０００６】従って、過電流リミッタ回路を、回路素子
の温度特性の影響を受けることなく過電流を高精度に制
限できるように構成するには、図４に示したような一般
的な過電流リミッタ回路を使用することはできず、回路
が複雑で素子数も多くなってしまうのである。

【０００７】本発明は、こうした問題に鑑みなされたも
ので、ＮＰＮトランジスタを介して外部に電流を出力す
る電流出力回路において、ＮＰＮトランジスタに流れる
過電流を、極めて簡単な回路にて、回路素子の温度特性
の影響を受けることなく高精度に制限できるようにする
こと、を目的とする。

【０００８】

【課題を解決するための手段】かかる目的を達成するた
めになされた請求項１に記載の電流出力回路において
は、まず定電流回路にて第２のＰＮＰトランジスタに流
れる電流が一定に制御される。

【０００９】また、第２のＰＮＰトランジスタは第１の
ＰＮＰトランジスタと共にカレントミラー回路を構成し
ているため、基本的には、第１のＰＮＰトランジスタに
も、第２のＰＮＰトランジスタに流れる電流と同等又は
これに比例した電流が流れる。つまり、第１のＰＮＰト
ランジスタと第２のＰＮＰトランジスタとのエミッタ面
積が同じであれば、第１のＰＮＰトランジスタには定電
流回路にて一定に制御された第２のＰＮＰトランジスタ
と同じ電流が流れ、第１のＰＮＰトランジスタと第２の
ＰＮＰトランジスタとのエミッタ面積が異なる場合に
は、第１のＰＮＰトランジスタには、第２のＰＮＰトラ
ンジスタに流れる電流にエミッタ面積の比率を乗じた電
流が流れる。

【００１０】そして、第１のＰＮＰトランジスタのコレ
クタは、出力用ＮＰＮトランジスタのベースに接続され
ていることから、出力用ＮＰＮトランジスタのベース電
流も、基本的には、定電流回路にて一定電流に制御され
ることになる。即ち、本発明では、出力用ＮＰＮトラン
ジスタを駆動するバイアス回路として、第１及び第２の
ＰＮＰトランジスタと定電流回路とからなるバイアス回
路が使用され、出力用ＮＰＮトランジスタはこの回路に
より定電流駆動される。

【００１１】一方、本発明では、第１のＰＮＰトランジ
スタのエミッタと、第２のＰＮＰトランジスタのエミッ
タとの間に、電気抵抗が設けられている。そして、出力
端子から外部に出力される出力電流は、この電気抵抗を
通過することから、この電気抵抗を通過する出力電流が
増加するに従い、第１のＰＮＰトランジスタのベース・
エミッタ間電圧は、電気抵抗での電圧降下分だけ、第２
のＰＮＰトランジスタのベース・エミッタ間電圧よりも
低くなる。この結果、電気抵抗を通過する電流値が増加
するに従い、第２のＰＮＰトランジスタから出力用ＮＰ
Ｎトランジスタに供給されるベース電流も減少すること
になる。

【００１２】そして、このベース電流が減少しても、出
力用ＮＰＮトランジスタのｈFEの能力があるうちは、出
力用ＮＰＮトランジスタを介して出力端子から外部の電
気負荷に電流を流すことができるが、ベース電流が減少
して出力電流が出力用ＮＰＮトランジスタのｈFEの能力
を越えた時点で、出力用ＮＰＮトランジスタがオフし、
出力電流がカットされる。

【００１３】つまり、本発明では、出力電流の増加に伴
い、出力用ＮＰＮトランジスタのベース電流を減少さ
せ、出力電流が出力用ＮＰＮトランジスタのｈFEとベー
ス電流との積にて決定される上限電流に達した時点で出
力電流をカットするのである。そして、本発明によれ
ば、こうした過電流リミッタとしての機能を、直流電源
の正極側より出力用ＮＰＮトランジスタに至る電源ライ
ンに電気抵抗を入れるだけで実現できることから、過電
流リミッタ回路を極めて簡単に構成できる。

【００１４】また、本発明において、出力端子からの出
力電流ＩOUT は、上記電源ラインに設けられる電気抵抗
の抵抗値をｒ，定電流回路に流れる定電流の電流値をＩ
consとすると、次式(1)のようになる。 ＩOUT＝（１／ｒ）・（ｋ・Ｔ／ｑ）ｌｎ｛（ｈFE・Ｉcons）／ＩOUT｝…(1) 但し、(1) 式において、ｋはボルツマン定数，ｑは電子
の電荷量，Ｔは絶対温度，ｈFEは出力用ＮＰＮトランジ
スタのｈFEである。

【００１５】そして、(1) 式において、電気抵抗の抵抗
値ｒ及び出力用ＮＰＮトランジスタのｈFEは、温度上昇
に伴い値が大きくなる正の温度特性を有し、電流値Ｉco
nsは定電流回路の温度特性を有することから、請求項２
に記載のように、定電流回路が負の温度特性を有するも
のであれば、電気抵抗の抵抗値ｒの正の温度特性は、絶
対温度Ｔの変化によって相殺され、出力用ＮＰＮトラン
ジスタのｈFEの温度特性は、電流値Ｉconsの温度特性に
て相殺されることになる。

【００１６】従って、本発明の電流出力回路によれば、
出力用ＮＰＮトランジスタの電源ラインに電気抵抗を設
けるという極めて簡単な過電流リミッタ回路にて過電流
を防止できるにもかかわらず、定電流回路に負の温度特
性を有するものを使用すれば、制限可能な過電流を、回
路素子の温度特性の影響を受けることなく、略一定にす
ることができ、温度特性のない過電流リミッタ回路を実
現できることになる。

【００１７】なお、上記(1) 式については後に詳しく説
明する。

【００１８】

【発明の実施の形態】以下に本発明の実施例を図面と共
に説明する。図１は本発明が適用された実施例の電流出
力回路の構成を表わす電気回路図である。

【００１９】図１に示す如く、本実施例の電流出力回路
には、図示しない直流電源から正極性の電圧Ｖccが供給
される電源ラインに、抵抗器Ｒｏを介して、コレクタが
接続され、エミッタが出力端子OUT に接続された、出力
用ＮＰＮトランジスタＴroが備えられる。そして、この
出力用ＮＰＮトランジスタＴroのベースには、ベース電
流制御用の第１のＰＮＰトランジスタＴraのコレクタが
接続され、出力用ＮＰＮトランジスタＴroのコレクタに
は、第１のＰＮＰトランジスタＴraのエミッタが接続さ
れている。

【００２０】また第１のＰＮＰトランジスタＴraのベー
スには、第１のＰＮＰトランジスタＴraと共にカレント
ミラー回路を構成する第２のＰＮＰトランジスタＴrbの
ベースが接続されている。そして、第２のＰＮＰトラン
ジスタＴrbのエミッタは、抵抗器Ｒｏを介して第１のＰ
ＮＰトランジスタＴraのエミッタ（換言すれば出力用Ｎ
ＰＮトランジスタＴroのコレクタ）に接続され、第１及
び第２のＰＮＰトランジスタＴra，Ｔrbのベースは、抵
抗器Ｒｃを介して、ＰＮＰトランジスタＴreのエミッタ
に接続されている。また、ＰＮＰトランジスタＴreのコ
レクタは、直流電源の負極側であるＧＮＤラインに接地
され、ベースは第２のＰＮＰトランジスタＴrbのコレク
タに接続されている。なお、ＰＮＰトランジスタＴre及
び抵抗器Ｒｃは、第１のＰＮＰトランジスタＴraと第２
のＰＮＰトランジスタＴrbとをカレントミラー回路とし
て動作させるためのものである。

【００２１】また、第２のＰＮＰトランジスタＴrbは、
２つのコレクタを有し、上記ＰＮＰトランジスタＴreの
ベースが接続された一方のコレクタには、ＮＰＮトラン
ジスタＴrdのコレクタが接続され、他方のコレクタに
は、抵抗器Ｒｂを介して直流電源からの出力電圧（正電
圧Ｖcc）が供給される電源ラインが接続されると共に、
ＮＰＮトランジスタＴrcのコレクタ及びＮＰＮトランジ
スタＴrdのベースが接続されている。そして、ＮＰＮト
ランジスタＴrdのエミッタとＮＰＮトランジスタＴrcの
ベースとは互いに接続され、その接続点は、抵抗器Ｒａ
を介して、直流電源の負極側であるＧＮＤラインに接続
され、更にＮＰＮトランジスタＴrcのエミッタは、ＧＮ
Ｄラインにそのまま接続されている。

【００２２】このように構成された本実施例の電流出力
回路においては、抵抗器Ｒａ，ＮＰＮトランジスタＴr
c，Ｔrdが、第２のＰＮＰトランジスタＴrbに定電流を
流す定電流回路として機能し、抵抗器Ｒｂが定電流回路
の各トランジスタＲrc，Ｒrdを起動する起動用素子とし
て機能する。

【００２３】即ち、本実施例の電流出力回路において
は、直流電源から電源電圧Ｖccが供給されると、まず、
起動用の抵抗器Ｒｂの両端電圧が、電源電圧Ｖccから、
ＮＰＮトランジスタＴrc，Ｔrdのベース・エミッタ間電
圧ＶBETrc ，ＶBETrd 分だけ減じた電圧（Ｖcc−ＶBETr
c −ＶBETrd ）となり、各ＮＰＮトランジスタＴrc，Ｔ
rdには、「（Ｖcc−ＶBETrc −ＶBETrd ）／Ｒｂ」のベ
ース電流が流れて、各ＮＰＮトランジスタＴrc，Ｔrdが
オンする。またこのようにＮＰＮトランジスタＴrc，Ｔ
rdがオンすると、ＰＮＰトランジスタＴre，延いては第
２のＰＮＰトランジスタＴrbにもベース電流が流れて、
これら各ＰＮＰトランジスタＴre，Ｔrbもオン状態とな
り、各ＮＰＮトランジスタＴrc，Ｔrdに流れる電流Ｉ1
1，Ｉ12は、次式(2) ，(3) のようになり、この状態で
安定する。

【００２４】 Ｉ11＝（Ｖcc−ＶBETrc−ＶBETrd）／Ｒｂ＋Ｉ12 …(2) Ｉ12＝ＶBETrc／Ｒａ …(3) 従って、第２のＰＮＰトランジスタＴrbのエミッタ電流
Ｉ1 は、上記(3) 式にて表わされる電流Ｉ12の２倍の電
流値「２・ＶBETrc ／Ｒａ」で安定し、第２のＰＮＰト
ランジスタＴrbには常に定電流が流れることになる。つ
まり、本実施例の定電流回路は、ＮＰＮトランジスタＴ
rcのベース・エミッタ電圧ＶBETrc と抵抗器Ｒａの抵抗
値とにより決定される定電流（ＶBETrc ／Ｒａ）を流す
定電流回路として動作し、第２のＰＮＰトランジスタＴ
rbには、この定電流回路にて生成される定電流の２倍の
定電流が流れることになる。

【００２５】一方、第２のＰＮＰトランジスタＴrbと第
１のＰＮＰトランジスタＴraとは、ベース同士を接続
し、この接続点を抵抗器Ｒｃ及びＰＮＰトランジスタＴ
reを介して第２のＰＮＰトランジスタＴrbのコレクタに
接続することにより、カレントミラー回路となっている
ため、基本的には、第１のＰＮＰトランジスタＴraに、
第２のＰＮＰトランジスタＴrbのエミッタ電流Ｉ1 （換
言すれば定電流回路にて設定される定電流）に比例した
エミッタ電流Ｉ2 が流れ、第１のＰＮＰトランジスタＴ
raのコレクタから出力用ＮＰＮトランジスタＴroのベー
スには、この電流Ｉ2 （正確にはＩ2 から第１のＰＮＰ
トランジスタＴraのベース電流を減じた電流）が、ベー
ス電流として供給されることになる。そして、この状態
では、出力用ＮＰＮトランジスタＴroもオン状態となる
ため、出力端子OUT に接続された電気負荷に、出力用Ｎ
ＰＮトランジスタＴroを介して電流を流すことができ
る。

【００２６】ところで、本実施例では、カレントミラー
回路を構成する第１のＰＮＰトランジスタＴraのエミッ
タと第２のＰＮＰトランジスタＴrbのエミッタとの間
に、抵抗器Ｒｏが設けられており、この抵抗器Ｒｏに
は、出力用ＮＰＮトランジスタＴroを介して出力端子OU
T から外部負荷に出力される出力電流Ｉ3 が流れること
から、抵抗器Ｒｏにてその抵抗値に応じた電圧降下△Ｖ
が生じ（図２（ａ）参照）、この電圧降下△Ｖ分だけ、
第１のＰＮＰトランジスタＴraのベース・エミッタ間電
圧ＶBETra が、第２のＰＮＰトランジスタＴrbのベース
・エミッタ間電圧ＶBETrb よりも低くなる。

【００２７】この結果、第１のＰＮＰトランジスタＴra
のエミッタ電流Ｉ2 ，延いては出力用ＮＰＮトランジス
タＴroのベース電流は、抵抗器Ｒｏにおける電圧降下△
Ｖが増加するに従い減少することになる（図２（ｂ）参
照）。そして、出力用ＮＰＮトランジスタＴroのベース
電流が減少しても、出力用ＮＰＮトランジスタのｈFEの
能力があるうちは、出力用ＮＰＮトランジスタＴroを介
して出力端子OUT から電流を出力することは可能である
が、ベース電流が減少して出力電流が出力用ＮＰＮトラ
ンジスタＴroのｈFEの能力を越えた時点で、出力用ＮＰ
ＮトランジスタＴroがオフされ、出力電流がカットされ
る。

【００２８】従って、本実施例によれば、抵抗器Ｒｏの
抵抗値を適宜設定することにより、出力電流Ｉ3 をカッ
トする電流値を設定できる。例えば、図２（ｃ）は、定
電流回路が流す定電流を決定する抵抗器Ｒａの抵抗値が
１４ｋΩ，ＮＰＮトランジスタＴrcのベース・エミッタ
間電圧ＶBETrc が０．７Ｖ，第１のＰＮＰトランジスタ
Ｔraのエミッタ面積が第２のＰＮＰトランジスタＴrbの
１０倍、出力用ＮＰＮトランジスタＴroのｈFEが１５０
である場合に、抵抗器Ｒｏの抵抗値を０．５Ω，１Ω，
１．５Ω，２Ωへと変化させた場合の、出力電流Ｉ3 の
制限値（リミッタ電流）の測定結果を表わしているが、
この図から明らかなように、本実施例によれば、抵抗器
Ｒｏの抵抗値を適宜設定することにより、出力電流Ｉ3
の上限を制限できるようになるのである。

【００２９】次に、本実施例の電流出力回路において抵
抗器Ｒｏにて構成される過電流リミッタ回路の温度特性
について説明する。まず、第１のＰＮＰトランジスタＴ
raのエミッタ面積と第２のＰＮＰトランジスタＴrbのエ
ミッタ面積とが同じであるとすると、第１のＰＮＰトラ
ンジスタＴraのベース・エミッタ間電圧ＶBETra ，及び
第２のＰＮＰトランジスタＴrbのベース・エミッタ間電
圧ＶBETrb は、夫々、次式(4) ，(5) のように記述でき
る。

【００３０】 ＶBETra＝（ｋ・Ｔ／ｑ）ｌｎ（Ｉ2 ／ＩS ） …(4) ＶBETrb＝（ｋ・Ｔ／ｑ）ｌｎ（Ｉ1 ／ＩS ） …(5) 但し、ｋはボルツマン定数，ｑは電子の電荷量，Ｔは絶
対温度，ＩS は各トランジスタにおける飽和電流であ
る。

【００３１】一方、抵抗器Ｒｏに出力電流Ｉ3 が流れて
いる場合、抵抗器Ｒｏの抵抗値をＲｏとすれば、上記各
ベース・エミッタ間電圧の関係は、次式(6) のように記
述できる。 ＶBETrb＝Ｉ3・Ｒｏ＋ＶBETra …(6) そして、上記(6) 式に上記(4) ，(5) 式を代入し、整理
することにより、次式(7) が得られる。

【００３２】 Ｉ3＝（１／Ｒｏ）・（ｋ・Ｔ／ｑ）ｌｎ（Ｉ1／Ｉ2） …(7) また、出力用ＮＰＮトランジスタＴroは、ｈFEの限界に
より、Ｉ3＝ｈFE・Ｉ2が成立すると、出力能力がなくな
る。このため、出力電流Ｉ3 の上限は、上記(7) 式にお
ける電流Ｉ2 をＩ3 ／ｈFEとおくことにより、前述の
(1) 式と同様、次式(8) のように記述できる。

【００３３】 Ｉ3＝（１／Ｒｏ）・（ｋ・Ｔ／ｑ）ｌｎ｛（ｈFE・Ｉ1）／Ｉ3｝ …(8) そして、上記(8) 式において、抵抗器Ｒｏの抵抗値及び
出力用ＮＰＮトランジスタのｈFEは、温度上昇に伴い値
が大きくなる正の温度特性を有し、定電流回路によって
制御される電流Ｉ1 は、既述したように「２・ＶBETrc
／Ｒａ」となり、負の温度特性を有することから、抵抗
値Ｒｏの正の温度特性は絶対温度Ｔの変化によって相殺
され、出力用ＮＰＮトランジスタＴroのｈFEの温度特性
は電流Ｉ1 の温度特性にて相殺されることになり、出力
電流Ｉ3 の上限は、温度特性のない一定電流に制限され
ることになる。

【００３４】以上説明したように、本実施例の電流出力
回路によれば、出力用ＮＰＮトランジスタＴroを駆動す
るバイアス回路に、定電流回路を使用する必要はあるも
のの、出力電流を所定の上限電流に制限する過電流リミ
ッタ回路は、出力用ＮＰＮトランジスタＴroに電源供給
を行うための電源ラインに設けた抵抗器Ｒｏのみにて実
現できることから、過電流リミッタ回路を極めて簡単に
構成できる。また、定電流回路に負の温度特性を有する
定電流回路を使用した場合、出力電流Ｉ3 の上限を温度
特性のない電流値にすることができることから、温度特
性のない過電流リミッタ回路を実現できる。

【００３５】なお、上記出力電流Ｉ3 の演算式(8) は、
第１のＰＮＰトランジスタＴraのエミッタ面積と第２の
ＰＮＰトランジスタＴrbのエミッタ面積とが同じものと
して導出したが、第１のＰＮＰトランジスタＴraのエミ
ッタ面積と第２のＰＮＰトランジスタＴrbのエミッタ面
積とが異なる場合でも、上記と同様に導出することがで
きる。従って、第１のＰＮＰトランジスタＴraのエミッ
タ面積を第２のＰＮＰトランジスタＴrbのエミッタ面積
よりも大きくしても、出力電流Ｉ3 の温度特性は同じで
あり、定電流回路に負の温度特性を有する定電流回路を
使用した場合には、温度特性のない過電流リミッタ回路
を極めて簡単に実現できる。

【００３６】また過電流リミッタ回路を構成する抵抗器
Ｒｏには、一般的な抵抗素子を使用することもできる
が、当該出力回路がＩＣに組み込まれる場合には拡散抵
抗にて構成してもよく、また、図２（ｃ）から明かなよ
うに、抵抗器Ｒｏには比較的小さな抵抗値のものを使用
できることから、いわゆる導体抵抗として基板上の配線
パターン等にて構成することもできる。

【００３７】以上、本発明の一実施例について説明した
が、本発明は上記実施例に限定されるものではなく、種
々の態様をとることができる。例えば、上記実施例で
は、負の温度特性を有する定電流回路を用いることによ
り、温度特性のない過電流リミッタ回路を構成する場合
について説明したが、例えば図３に示す如く、定電流回
路に温度特性のないものを用いれば、出力電流の上限に
温度特性を持たせることもできる。

【００３８】つまり、図３は、第２のＰＮＰトランジス
タＴrbに一つのコレクタを有するＰＮＰトランジスタを
使用し、定電流回路として、第２のＰＮＰトランジスタ
ＴrbのコレクタとＧＮＤラインとの間に電流制御用の抵
抗器Ｒｄを設けたものである。この定電流回路におい
て、第２のＰＮＰトランジスタＴrbに流れる電流Ｉ1
は、抵抗器Ｒｃにおける電圧降下を無視すれば、電源電
圧Ｖccと、第２のＰＮＰトランジスタＴrbのベース・エ
ミッタ間電圧ＶBETrb と、ＰＮＰトランジスタＴreのベ
ース・エミッタ間電圧ＶBETre と、抵抗器Ｒｄの抵抗値
Ｒｄとから、次式(9) のように記述できる。

【００３９】 Ｉ1＝（Ｖcc−ＶBETrb−ＶBETre）／Ｒｄ …(9) そして、(9) 式において、抵抗器Ｒｄの抵抗値は正の温
度特性を有し、各トランジスタのベース・エミッタ間電
圧ＶBETrb ，ＶBETre は負の温度特性を有することか
ら、温度が上昇すれば、分母及び分子が共に増加するこ
とになり、電流Ｉ1 に影響を与える各素子の温度特性は
キャンセルされて、電流Ｉ1 は温度特性のないものにな
る。

【００４０】従って、定電流回路を図３に示す如く構成
した場合には、温度特性のない定電流回路にて、出力用
ＮＰＮトランジスタＴroのベース電流が制御されること
になり、出力電流Ｉ3 の上限（つまりリミッタ電流）
は、出力用ＮＰＮトランジスタＴroのｈFEの温度特性の
影響を受けて、正の温度特性を有するものとなる。この
結果、リミッタ電流を正の温度特性にしたい場合にも、
本発明を適用すれば、容易に実現することができる。

【００４１】また、上記実施例では、第１のＰＮＰトラ
ンジスタＴraと第２のＰＮＰトランジスタＴrbとをカレ
ントミラー回路として構成するために、これらトランジ
スタのベースと第２のＰＮＰトランジスタＴrbのコレク
タとの間に抵抗器Ｒｃ及びＰＮＰトランジスタＴreを設
けたが、これは、第２のＰＮＰトランジスタＴrbのベー
スとコレクタとを直接接続する一般的なカレントミラー
回路に比べて、第２のトランジスタＴrbのコレクタに流
れ込むベース電流をＰＮＰトランジスタＴreのｈFE分の
１にして、定電流の制御誤差を抑え、且つ、抵抗器Ｒｃ
における電圧降下分にて第２のＰＮＰトランジスタＴrb
のエミッタ・コレクタ間電圧ＶCETrb を広くとり、安定
化させるためである。従って、上記実施例から抵抗器Ｒ
ｃを除いても、またＰＮＰトランジスタＴreを除去して
第２のＰＮＰトランジスタＴrbのベースとコレクタとを
直結するようにしても、カレントミラー回路を構成する
ことはできる。

【００４２】また、上記実施例では、第２のＰＮＰトラ
ンジスタＴrbには、２つのコレクタを備えたトランジス
タを使用するものとして説明したが、第２のＰＮＰトラ
ンジスタＴrbとしては、ベース及びエミッタが互いに接
続された同じエミッタ面積の２つのＰＮＰトランジスタ
にて構成してもよいのはいうまでもない。

【図面の簡単な説明】

【図１】 実施例の電流出力回路の構成を表わす電気回
路図である。

【図２】 実施例の電流出力回路の動作を説明する説明
図である。

【図３】 定電流回路に温度特性のないものを用いた場
合の電流出力回路の構成を表わす電気回路図である。

【図４】 従来の電流出力回路に設けられる一般的な過
電流リミッタ回路を説明する説明図である。

【符号の説明】

Ｔro…出力用ＮＰＮトランジスタ Ｔra…第１のＰＮ
Ｐトランジスタ Ｔrb…第２のＰＮＰトランジスタ Ｔrc，Ｔrd…ＮＰ
Ｎトランジスタ Ｔre…ＰＮＰトランジスタ Ｒｏ，Ｒａ，Ｒｂ，Ｒｃ
…抵抗器

Claims (2)

【特許請求の範囲】
1. 【請求項１】 コレクタが直流電源の正極性側に、エミ
   ッタが出力端子に夫々接続された出力用ＮＰＮトランジ
   スタと、 コレクタが前記出力用ＮＰＮトランジスタのベースに、
   エミッタが前記出力用ＮＰＮトランジスタのコレクタに
   夫々接続され、前記出力用ＮＰＮトランジスタにベース
   電流を供給する第１のＰＮＰトランジスタと、 ベースが前記第１のＰＮＰトランジスタのベースに、エ
   ミッタが前記第１のＰＮＰトランジスタのエミッタと前
   記出力用ＮＰＮトランジスタのコレクタとの接続点に夫
   々接続され、前記第１のＰＮＰトランジスタと共にカレ
   ントミラー回路を構成する第２のＰＮＰトランジスタ
   と、 該第２のＰＮＰトランジスタのコレクタと直流電源の負
   極性側との間に設けられ、該第２のＰＮＰトランジスタ
   に定電流を流す定電流回路と、 を備え、前記出力用ＮＰＮトランジスタを介して前記出
   力端子から外部に電流を出力する電流出力回路におい
   て、 前記第２のＰＮＰトランジスタのエミッタと前記接続点
   との間に電気抵抗を設け、該電気抵抗に出力電流が流れ
   ることによって生じる電圧降下により、前記ＮＰＮトラ
   ンジスタのベース電流を制限して、前記出力用トランジ
   スタに過電流が流れるのを防止するように構成したこと
   を特徴とする電流出力回路。
2. 【請求項２】 前記定電流回路は、温度上昇に伴い電流
   値が減少する負の温度特性を有することを特徴とする請
   求項１に記載の電流出力回路。