JPH10105262A - 温度変動に対する減少された感度を有する電圧制御手段 - Google Patents
温度変動に対する減少された感度を有する電圧制御手段Info
- Publication number
- JPH10105262A JPH10105262A JP9230788A JP23078897A JPH10105262A JP H10105262 A JPH10105262 A JP H10105262A JP 9230788 A JP9230788 A JP 9230788A JP 23078897 A JP23078897 A JP 23078897A JP H10105262 A JPH10105262 A JP H10105262A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistors
- power supply
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M19/00—Current supply arrangements for telephone systems
- H04M19/08—Current supply arrangements for telephone systems with current supply sources at the substations
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
- G05F3/225—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the temperature
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 温度変動の影響を受けにくい電圧制御手段を
提供する。 【解決手段】差動対を構成する第一及び第二のＴｒ（ト
ランジスタ）を設け、第一のＴｒのベースは基準電圧を
受けるようにされ、第二のＴｒのベースは第一の電源端
子に印加される電圧の所定の分圧を受け、第一及び第二
のカレントミラーを設け、その各々の入力ブランチは第
一及び第二のＴｒのコレクタにそれぞれ接続される。抵
抗は第一及び第二のＴｒのエミッタ間の接続に挿入さ
れ、このエミッタはそれぞれがバイアス電流を供給する
電流源を介して第二の電源端子に接続され、各第一及び
第二のＴｒのコレクタに電流を注入する注入手段を設
け、その出力端子に電流の供給を許容する信号化手段が
設けられ、その電流は第一又は第二のカレントミラーの
一つの入力電流に比例する。
提供する。 【解決手段】差動対を構成する第一及び第二のＴｒ（ト
ランジスタ）を設け、第一のＴｒのベースは基準電圧を
受けるようにされ、第二のＴｒのベースは第一の電源端
子に印加される電圧の所定の分圧を受け、第一及び第二
のカレントミラーを設け、その各々の入力ブランチは第
一及び第二のＴｒのコレクタにそれぞれ接続される。抵
抗は第一及び第二のＴｒのエミッタ間の接続に挿入さ
れ、このエミッタはそれぞれがバイアス電流を供給する
電流源を介して第二の電源端子に接続され、各第一及び
第二のＴｒのコレクタに電流を注入する注入手段を設
け、その出力端子に電流の供給を許容する信号化手段が
設けられ、その電流は第一又は第二のカレントミラーの
一つの入力電流に比例する。
Description
【０００１】
【発明の属する技術分野】本発明は第一及び第二の電源
端子及び出力端子を有し、そのエミッタは相互に接続さ
れ、第一のトランジスタのベースは基準電圧を受けるよ
うにされ、第二のトランジスタのベースは第一の電源端
子に印加される電圧の所定の分圧を受けるようにされて
差動対を構成する第一及び第二のトランジスタを設けら
れ、また各々は第一の電源端子に接続された電源供給点
と、入力電流を受ける入力ブランチと出力電流を供給す
る出力ブランチとを有し、各々はその出力電流がその入
力電流のＫ倍に等しく、ここでＫは所定の実数であり、
各々の入力ブランチは第一及び第二のトランジスタのコ
レクタにそれぞれ接続され、各々の出力ブランチは第二
及び第一のトランジスタのコレクタにそれぞれ接続され
た第一及び第二のカレントミラーを設けられた電圧制御
手段に関する。
端子及び出力端子を有し、そのエミッタは相互に接続さ
れ、第一のトランジスタのベースは基準電圧を受けるよ
うにされ、第二のトランジスタのベースは第一の電源端
子に印加される電圧の所定の分圧を受けるようにされて
差動対を構成する第一及び第二のトランジスタを設けら
れ、また各々は第一の電源端子に接続された電源供給点
と、入力電流を受ける入力ブランチと出力電流を供給す
る出力ブランチとを有し、各々はその出力電流がその入
力電流のＫ倍に等しく、ここでＫは所定の実数であり、
各々の入力ブランチは第一及び第二のトランジスタのコ
レクタにそれぞれ接続され、各々の出力ブランチは第二
及び第一のトランジスタのコレクタにそれぞれ接続され
た第一及び第二のカレントミラーを設けられた電圧制御
手段に関する。
【０００２】
【従来の技術】この種の電圧制御手段はＩｎｔｅｒｄｅ
ｓｉｇｎ Ｓｏｃｉｅｔｙにより出版された”２０１
Ａｎａｌｏｇ Ｄｅｓｉｇｎｓ”，ｐ．２５，ｐａｒａ
ｇｒａｐｈ ６４に記載されている。この電圧制御手段
は特に電圧レギュレーション応用に対して意図されてい
る。その機能はレギュレートされる電圧を基準電圧と比
較することである。発振現象を発生させないようにする
ためにレギュレートされる電圧が比較の結果により引き
起こされた連続的な補正の影響により該基準電圧付近で
発振したときに上記の制御手段がヒステリシス効果が発
生される２つのスイッチング閾値を有する：レギュレー
トされる電圧が高い閾値と称される第一の閾値を越える
ときに出力信号が出力端子から発生され、このオーバー
シュートをレギュレートされる電圧の値が該電圧の値が
減少されるように変更されるよう回路に示す。この電圧
が低い閾値と称される第二の閾値と交差するまで減少す
るときにその値は高い閾値のそれよりも小さく、出力信
号は不作動にされ、それはレギュレートされる電圧の別
の増加を引き起こす。Ｖｒｅｆが基準電圧の場合にこの
制御手段により得られた高い及び低い閾値はそれぞれＶ
ｒｅｆ＋Ｖｔ．ｌｎ（Ｋ）及びＶｒｅｆ−Ｖｔ．ｌｎ
（Ｋ）であり、ここでＶｔはＫB．Ｔ／ｑと等しく、こ
こでＫBはボルツマン定数であり、Ｔは絶対温度であ
り、ｑは電子の電荷である。故に閾値の値が温度に比例
することが明らかであり、これは電圧が制御される精度
がこの電圧制御手段が用いられる状況に強く依存するこ
とを意味する。これらの変動は制御手段が例えばセルラ
ー電話のような携帯装置に組み込まれた応用で特に明ら
かである。実際に装置が曝される温度はユーザーが存在
する物理的環境の関数として可変であり、故に装置の動
作品質に顕著な変動を引き起こす受け入れがたいもので
ある。
ｓｉｇｎ Ｓｏｃｉｅｔｙにより出版された”２０１
Ａｎａｌｏｇ Ｄｅｓｉｇｎｓ”，ｐ．２５，ｐａｒａ
ｇｒａｐｈ ６４に記載されている。この電圧制御手段
は特に電圧レギュレーション応用に対して意図されてい
る。その機能はレギュレートされる電圧を基準電圧と比
較することである。発振現象を発生させないようにする
ためにレギュレートされる電圧が比較の結果により引き
起こされた連続的な補正の影響により該基準電圧付近で
発振したときに上記の制御手段がヒステリシス効果が発
生される２つのスイッチング閾値を有する：レギュレー
トされる電圧が高い閾値と称される第一の閾値を越える
ときに出力信号が出力端子から発生され、このオーバー
シュートをレギュレートされる電圧の値が該電圧の値が
減少されるように変更されるよう回路に示す。この電圧
が低い閾値と称される第二の閾値と交差するまで減少す
るときにその値は高い閾値のそれよりも小さく、出力信
号は不作動にされ、それはレギュレートされる電圧の別
の増加を引き起こす。Ｖｒｅｆが基準電圧の場合にこの
制御手段により得られた高い及び低い閾値はそれぞれＶ
ｒｅｆ＋Ｖｔ．ｌｎ（Ｋ）及びＶｒｅｆ−Ｖｔ．ｌｎ
（Ｋ）であり、ここでＶｔはＫB．Ｔ／ｑと等しく、こ
こでＫBはボルツマン定数であり、Ｔは絶対温度であ
り、ｑは電子の電荷である。故に閾値の値が温度に比例
することが明らかであり、これは電圧が制御される精度
がこの電圧制御手段が用いられる状況に強く依存するこ
とを意味する。これらの変動は制御手段が例えばセルラ
ー電話のような携帯装置に組み込まれた応用で特に明ら
かである。実際に装置が曝される温度はユーザーが存在
する物理的環境の関数として可変であり、故に装置の動
作品質に顕著な変動を引き起こす受け入れがたいもので
ある。
【０００３】
【発明が解決しようとする課題】本発明の目的は温度変
動の関数としてスイッチング閾値の変動の振幅が顕著に
減少する電圧制御手段を提供することにより上記欠点を
充分克服することにある。
動の関数としてスイッチング閾値の変動の振幅が顕著に
減少する電圧制御手段を提供することにより上記欠点を
充分克服することにある。
【０００４】
【課題を解決するための手段】本発明によれば上記の電
圧制御手段は、抵抗が第一及び第二のトランジスタのエ
ミッタ間の接続に挿入され、このエミッタはそれぞれが
バイアス電流を供給する電流源を介して第二の電源端子
に接続され、各第一及び第二のトランジスタのコレクタ
にそれ自体のバイアス電流のＱ倍に等しい電流を注入す
る注入手段を設け、ここでＱは所定の実数であり、その
出力端子に電流の供給を許容する信号化手段が設けら
れ、その電流は第一又は第二のカレントミラーの一つの
入力電流に比例することを特徴とする。
圧制御手段は、抵抗が第一及び第二のトランジスタのエ
ミッタ間の接続に挿入され、このエミッタはそれぞれが
バイアス電流を供給する電流源を介して第二の電源端子
に接続され、各第一及び第二のトランジスタのコレクタ
にそれ自体のバイアス電流のＱ倍に等しい電流を注入す
る注入手段を設け、ここでＱは所定の実数であり、その
出力端子に電流の供給を許容する信号化手段が設けら
れ、その電流は第一又は第二のカレントミラーの一つの
入力電流に比例することを特徴とする。
【０００５】そのような電圧制御手段において、高い閾
値はＶｒｅｆ＋Ｒ．ｘ．Ｉ＋Ｖｔ．ｌｎ（（１＋ｘ）／
（１−ｘ））と表され、一方で低い閾値はＶｒｅｆ−
Ｒ．ｘ．Ｉ−Ｖｔ．ｌｎ（（１＋ｘ）／（１−ｘ））と
表され、ここでＩはバイアス電流、Ｒは第一及び第二の
トランジスタのエミッタ間の接続に挿入された抵抗の値
であり、ｘはスイッチングの瞬間に該抵抗を通過するバ
イアス電流に比例する。この比例はパラメータＫ，Ｑに
専ら依存する。これらのパラメータの賢明な選択によ
り、比（１＋ｘ）／（１ーｘ）を１に向かわせるように
することが可能であり、故に高い及び低い閾値の値への
温度の影響を顕著に減少する。
値はＶｒｅｆ＋Ｒ．ｘ．Ｉ＋Ｖｔ．ｌｎ（（１＋ｘ）／
（１−ｘ））と表され、一方で低い閾値はＶｒｅｆ−
Ｒ．ｘ．Ｉ−Ｖｔ．ｌｎ（（１＋ｘ）／（１−ｘ））と
表され、ここでＩはバイアス電流、Ｒは第一及び第二の
トランジスタのエミッタ間の接続に挿入された抵抗の値
であり、ｘはスイッチングの瞬間に該抵抗を通過するバ
イアス電流に比例する。この比例はパラメータＫ，Ｑに
専ら依存する。これらのパラメータの賢明な選択によ
り、比（１＋ｘ）／（１ーｘ）を１に向かわせるように
することが可能であり、故に高い及び低い閾値の値への
温度の影響を顕著に減少する。
【０００６】上記本発明による電圧制御手段の実施例は
注入手段は電圧制御手段は第三、第四、第五、第六のカ
レントミラーからなり、それぞれは電源供給点を有し、
入力ブランチは入力電流を受け、出力ブランチは出力電
流を供給するよう設けられ、第三及び第四のカレントミ
ラーの入力ブランチはそれぞれ第一及び第二のトランジ
スタからバイアス電流を供給するよう設けられ、第三及
び第四のカレントミラーの電源供給点は第二の電源端子
に接続され、第五及び第六のカレントミラーの入力ブラ
ンチは第三及び第四のカレントミラーの出力ブランチに
それぞれ接続され、第五及び第六のカレントミラーの出
力ブランチは第一及び第二のトランジスタのコレクタに
それぞれ接続され、第五及び第六のカレントミラーの電
源供給点は第一の電源端子に接続され、第三、第四、第
五、第六のカレントミラーは第五及び第六のカレントミ
ラーの出力電流がそれぞれ第三及び第四のカレントミラ
ーの入力電流のＱ倍に等しくなるように構成されること
を特徴とする。
注入手段は電圧制御手段は第三、第四、第五、第六のカ
レントミラーからなり、それぞれは電源供給点を有し、
入力ブランチは入力電流を受け、出力ブランチは出力電
流を供給するよう設けられ、第三及び第四のカレントミ
ラーの入力ブランチはそれぞれ第一及び第二のトランジ
スタからバイアス電流を供給するよう設けられ、第三及
び第四のカレントミラーの電源供給点は第二の電源端子
に接続され、第五及び第六のカレントミラーの入力ブラ
ンチは第三及び第四のカレントミラーの出力ブランチに
それぞれ接続され、第五及び第六のカレントミラーの出
力ブランチは第一及び第二のトランジスタのコレクタに
それぞれ接続され、第五及び第六のカレントミラーの電
源供給点は第一の電源端子に接続され、第三、第四、第
五、第六のカレントミラーは第五及び第六のカレントミ
ラーの出力電流がそれぞれ第三及び第四のカレントミラ
ーの入力電流のＱ倍に等しくなるように構成されること
を特徴とする。
【０００７】特定の実施例では上記のような電圧制御手
段は第三及び第四のカレントミラーはその出力電流がそ
の入力電流のＱ倍に等しくなるように構成され、第五及
び第六のカレントミラーはその出力電流がその入力電流
に等しくなるように構成されることを特徴とする。上記
本発明による電圧制御手段の特定の実施例は第一及び第
二のトランジスタは所与の極性を有し、第三及び第四の
カレントミラーは全てが第一及び第二のトランジスタと
同じ極性を有するトランジスタにより構成され、第一、
第二、第五、及び第六のカレントミラーは全てが第一及
び第二のトランジスタと逆の極性を有するトランジスタ
により構成されることを特徴とする。
段は第三及び第四のカレントミラーはその出力電流がそ
の入力電流のＱ倍に等しくなるように構成され、第五及
び第六のカレントミラーはその出力電流がその入力電流
に等しくなるように構成されることを特徴とする。上記
本発明による電圧制御手段の特定の実施例は第一及び第
二のトランジスタは所与の極性を有し、第三及び第四の
カレントミラーは全てが第一及び第二のトランジスタと
同じ極性を有するトランジスタにより構成され、第一、
第二、第五、及び第六のカレントミラーは全てが第一及
び第二のトランジスタと逆の極性を有するトランジスタ
により構成されることを特徴とする。
【０００８】特定の実施例では上記のような電圧制御手
段は第一及び第二のトランジスタはＮＰＮトランジスタ
であることを特徴とする。上記本発明による電圧制御手
段の好ましい実施例は第一のカレントミラーは第三及び
第四のトランジスタにより構成され、第二のカレントミ
ラーは第五及び第六のトランジスタにより構成され、第
四及び第六のトランジスタはそれぞれ第三及び第五のト
ランジスタよりＫ倍大きく、第四及び第六のトランジス
タのベースはそれぞれ第三及び第五のトランジスタのベ
ース及びコレクタに接続され、第三及び第五のトランジ
スタのエミッタはそれぞれ第四及び第六のトランジスタ
のエミッタに接続され、それぞれ第一及び第二のカレン
トミラーの電源供給点を構成し、該電源供給点は第一の
電源端子に接続され、第三及び第五のトランジスタのコ
レクタはそれぞれ第一第二のカレントミラーの入力ブラ
ンチを構成し、第四及び第六のトランジスタのコレクタ
は第一及び第二のカレントミラーの出力ブランチを構成
する電圧制御手段であって、信号化手段は第七のトラン
ジスタを含み、そのエミッタは第一の電源端子に接続さ
れ、そのコレクタは電圧制御手段の出力端子に接続さ
れ、そのベースは、第一及び第二のカレントミラーを形
成するトランジスタの一つのベースに接続されることを
特徴とする。
段は第一及び第二のトランジスタはＮＰＮトランジスタ
であることを特徴とする。上記本発明による電圧制御手
段の好ましい実施例は第一のカレントミラーは第三及び
第四のトランジスタにより構成され、第二のカレントミ
ラーは第五及び第六のトランジスタにより構成され、第
四及び第六のトランジスタはそれぞれ第三及び第五のト
ランジスタよりＫ倍大きく、第四及び第六のトランジス
タのベースはそれぞれ第三及び第五のトランジスタのベ
ース及びコレクタに接続され、第三及び第五のトランジ
スタのエミッタはそれぞれ第四及び第六のトランジスタ
のエミッタに接続され、それぞれ第一及び第二のカレン
トミラーの電源供給点を構成し、該電源供給点は第一の
電源端子に接続され、第三及び第五のトランジスタのコ
レクタはそれぞれ第一第二のカレントミラーの入力ブラ
ンチを構成し、第四及び第六のトランジスタのコレクタ
は第一及び第二のカレントミラーの出力ブランチを構成
する電圧制御手段であって、信号化手段は第七のトラン
ジスタを含み、そのエミッタは第一の電源端子に接続さ
れ、そのコレクタは電圧制御手段の出力端子に接続さ
れ、そのベースは、第一及び第二のカレントミラーを形
成するトランジスタの一つのベースに接続されることを
特徴とする。
【０００９】
【発明の実施の形態】本発明のこれらの及び他の特徴は
以下に説明する実施例を参照して明らかとなる。図１に
示される本発明による電圧制御手段は第一の電源端子Ｖ
ＤＤ及び第二の電源端子ＶＳＳ及び出力端子を有する。
それは差動対を構成する第一のトランジスタＴ１及び第
二のトランジスタＴ２を設けられ、そのエミッタは互い
に接続され、第一のトランジスタのベースは基準電圧Ｖ
ｒｅｆを受けるようにされ、第二のトランジスタのベー
スは第一の電源端子ＶＤＤに印加される電圧の所定の分
圧Ｖｓを受けるようにされる。この電圧Ｖｓは第一の電
源端子ＶＤＤと第二の電源端子ＶＳＳとの間に直列に配
置される２つの抵抗Ｒ１，Ｒ２により構成されるデバイ
ダーブリッジのノードの中間から得られる。電圧制御手
段はまた第一のカレントミラーＭ１及び第二のカレント
ミラーＭ２を設けられ、各々は電源供給点と入力電流を
受ける入力ブランチと出力電流を供給する出力ブランチ
を有する。第一のカレントミラーＭ１は第三のトランジ
スタＴ３及び第四のトランジスタＴ４により構成され、
第二のカレントミラーＭ２は第五のトランジスタＴ５及
び第六のトランジスタＴ６により構成される。第四及び
第六のトランジスタＴ４，Ｔ６はそれぞれ第三及び第五
のトランジスタＴ３，Ｔ５よりＫ倍大きい。第四及び第
六のトランジスタＴ４，Ｔ６のベースはそれぞれ第三及
び第五のトランジスタＴ３，Ｔ５のベース及びコレクタ
に接続される。それぞれ第四及び第六のトランジスタＴ
４，Ｔ６のエミッタに接続される第三及び第五のトラン
ジスタＴ３，Ｔ５のエミッタは第一のカレントミラーＭ
１及び第二のカレントミラーＭ２の電源供給点を構成
し、この電源供給点は第一の電源端子ＶＤＤに接続され
る。第三及び第五のトランジスタＴ３，Ｔ５のコレクタ
はそれぞれ第一及び第二のカレントミラーＭ１，Ｍ２の
入力ブランチを構成し、第四及び第六のトランジスタＴ
４，Ｔ６のコレクタは第一及び第二のカレントミラーＭ
１，Ｍ２の出力ブランチを構成する。第一及び第二のカ
レントミラーＭ１，Ｍ２の入力ブランチは第一及び第二
のトランジスタＴ１，Ｔ２のコレクタにそれぞれ接続さ
れる。第一及び第二のカレントミラーＭ１，Ｍ２の出力
ブランチは第二及び第一のトランジスタＴ２，Ｔ１のコ
レクタにそれぞれ接続される。抵抗Ｒは第一及び第二の
トランジスタＴ１，Ｔ２のエミッタ間の接続に挿入さ
れ、このエミッタはそれぞれがバイアス電流Ｉを供給す
る電流源を介して第二の電源端子ＶＳＳに接続される。
電圧制御手段は第三のカレントミラーＭ３と第四のカレ
ントミラーＭ４と第五のカレントミラーＭ５と第六のカ
レントミラーＭ６とからなり、それぞれは電源供給点を
有し、入力ブランチは入力電流を受け、出力ブランチは
出力電流を受けるよう設けられる。第三のカレントミラ
ーＭ３の入力ブランチ及び第四のカレントミラーＭ４の
それはそれぞれ第一のトランジスタＴ１と第二のトラン
ジスタＴ２からバイアス電流Ｉを受けるよう設けられ
る。第三及び第四のカレントミラーＭ３，Ｍ４の電源供
給点は第二の電源端子ＶＳＳに接続される。第五及び第
六のカレントミラーＭ５，Ｍ６の入力ブランチは第三及
び第四のカレントミラーＭ３，Ｍ４の出力ブランチにそ
れぞれ接続される。第五及び第六のカレントミラーＭ
５，Ｍ６の出力ブランチは第一及び第二のトランジスタ
Ｔ１，Ｔ２のコレクタに接続される。第五及び第六のカ
レントミラーＭ５，Ｍ６の電源供給点は第一の電源端子
ＶＤＤに接続される。第三のカレントミラーＭ３及び第
四のカレントミラーＭ４はその出力電流がその入力電流
のＱ倍に等しくなるように構成される。第五のカレント
ミラーＭ５及び第六のカレントミラーＭ６はその出力電
流がその入力電流に等しくなるように構成される。第一
及び第二のトランジスタはＮＰＮトランジスタであり、
第三のカレントミラーＭ３と第四のカレントミラーＭ４
はＮＰＮトランジスタで構成され、第一のカレントミラ
ーＭ１と第二のカレントミラーＭ２と第五のカレントミ
ラーＭ５及び第六のカレントミラーＭ６はＰＮＰトラン
ジスタで構成される。電圧制御手段はまたＰＮＰ型の第
七のトランジスタＴ７を含み、そのエミッタは第一の電
源端子ＶＤＤに接続され、そのコレクタは電圧制御手段
の出力端子に接続され、そのベースは第五及び第六のト
ランジスタＴ５，Ｔ６のベースにそれぞれ接続され、そ
れは第二のカレントミラーＭ２を形成する。
以下に説明する実施例を参照して明らかとなる。図１に
示される本発明による電圧制御手段は第一の電源端子Ｖ
ＤＤ及び第二の電源端子ＶＳＳ及び出力端子を有する。
それは差動対を構成する第一のトランジスタＴ１及び第
二のトランジスタＴ２を設けられ、そのエミッタは互い
に接続され、第一のトランジスタのベースは基準電圧Ｖ
ｒｅｆを受けるようにされ、第二のトランジスタのベー
スは第一の電源端子ＶＤＤに印加される電圧の所定の分
圧Ｖｓを受けるようにされる。この電圧Ｖｓは第一の電
源端子ＶＤＤと第二の電源端子ＶＳＳとの間に直列に配
置される２つの抵抗Ｒ１，Ｒ２により構成されるデバイ
ダーブリッジのノードの中間から得られる。電圧制御手
段はまた第一のカレントミラーＭ１及び第二のカレント
ミラーＭ２を設けられ、各々は電源供給点と入力電流を
受ける入力ブランチと出力電流を供給する出力ブランチ
を有する。第一のカレントミラーＭ１は第三のトランジ
スタＴ３及び第四のトランジスタＴ４により構成され、
第二のカレントミラーＭ２は第五のトランジスタＴ５及
び第六のトランジスタＴ６により構成される。第四及び
第六のトランジスタＴ４，Ｔ６はそれぞれ第三及び第五
のトランジスタＴ３，Ｔ５よりＫ倍大きい。第四及び第
六のトランジスタＴ４，Ｔ６のベースはそれぞれ第三及
び第五のトランジスタＴ３，Ｔ５のベース及びコレクタ
に接続される。それぞれ第四及び第六のトランジスタＴ
４，Ｔ６のエミッタに接続される第三及び第五のトラン
ジスタＴ３，Ｔ５のエミッタは第一のカレントミラーＭ
１及び第二のカレントミラーＭ２の電源供給点を構成
し、この電源供給点は第一の電源端子ＶＤＤに接続され
る。第三及び第五のトランジスタＴ３，Ｔ５のコレクタ
はそれぞれ第一及び第二のカレントミラーＭ１，Ｍ２の
入力ブランチを構成し、第四及び第六のトランジスタＴ
４，Ｔ６のコレクタは第一及び第二のカレントミラーＭ
１，Ｍ２の出力ブランチを構成する。第一及び第二のカ
レントミラーＭ１，Ｍ２の入力ブランチは第一及び第二
のトランジスタＴ１，Ｔ２のコレクタにそれぞれ接続さ
れる。第一及び第二のカレントミラーＭ１，Ｍ２の出力
ブランチは第二及び第一のトランジスタＴ２，Ｔ１のコ
レクタにそれぞれ接続される。抵抗Ｒは第一及び第二の
トランジスタＴ１，Ｔ２のエミッタ間の接続に挿入さ
れ、このエミッタはそれぞれがバイアス電流Ｉを供給す
る電流源を介して第二の電源端子ＶＳＳに接続される。
電圧制御手段は第三のカレントミラーＭ３と第四のカレ
ントミラーＭ４と第五のカレントミラーＭ５と第六のカ
レントミラーＭ６とからなり、それぞれは電源供給点を
有し、入力ブランチは入力電流を受け、出力ブランチは
出力電流を受けるよう設けられる。第三のカレントミラ
ーＭ３の入力ブランチ及び第四のカレントミラーＭ４の
それはそれぞれ第一のトランジスタＴ１と第二のトラン
ジスタＴ２からバイアス電流Ｉを受けるよう設けられ
る。第三及び第四のカレントミラーＭ３，Ｍ４の電源供
給点は第二の電源端子ＶＳＳに接続される。第五及び第
六のカレントミラーＭ５，Ｍ６の入力ブランチは第三及
び第四のカレントミラーＭ３，Ｍ４の出力ブランチにそ
れぞれ接続される。第五及び第六のカレントミラーＭ
５，Ｍ６の出力ブランチは第一及び第二のトランジスタ
Ｔ１，Ｔ２のコレクタに接続される。第五及び第六のカ
レントミラーＭ５，Ｍ６の電源供給点は第一の電源端子
ＶＤＤに接続される。第三のカレントミラーＭ３及び第
四のカレントミラーＭ４はその出力電流がその入力電流
のＱ倍に等しくなるように構成される。第五のカレント
ミラーＭ５及び第六のカレントミラーＭ６はその出力電
流がその入力電流に等しくなるように構成される。第一
及び第二のトランジスタはＮＰＮトランジスタであり、
第三のカレントミラーＭ３と第四のカレントミラーＭ４
はＮＰＮトランジスタで構成され、第一のカレントミラ
ーＭ１と第二のカレントミラーＭ２と第五のカレントミ
ラーＭ５及び第六のカレントミラーＭ６はＰＮＰトラン
ジスタで構成される。電圧制御手段はまたＰＮＰ型の第
七のトランジスタＴ７を含み、そのエミッタは第一の電
源端子ＶＤＤに接続され、そのコレクタは電圧制御手段
の出力端子に接続され、そのベースは第五及び第六のト
ランジスタＴ５，Ｔ６のベースにそれぞれ接続され、そ
れは第二のカレントミラーＭ２を形成する。
【００１０】そのような電圧制御手段の動作を以下に説
明する：基準電圧ＶｒｅｆがＶｓより非常に高いときに
第一のトランジスタＴ１はオンされ、第二のトランジス
タＴ２はオフされる。第一のトランジスタＴ１を通過す
る電流はバイアス電流の二倍であり、即ち２Ｉであり、
電流Ｉは図１に示す反対の方向に抵抗を通って流れる。
第一のカレントミラーＭ１の出力ブランチは第二のトラ
ンジスタＴ２のコレクタに対して２．Ｋ．Ｉ．（１−
Ｑ）の値を有する強い電流を供給し、斯くしてカレント
ミラーＭ２を短絡する潜在能力を有する。第五のトラン
ジスタＴ５を通過する電流により反射される第七のトラ
ンジスタの出力電流Ｉｏｕｔは故にゼロである。電圧Ｖ
ｓが増加すると、差動対（Ｔ１，Ｔ２）は平衡に近くな
り、第一のトランジスタＴ１を通過する電流の値が減少
し、一方で第二のトランジスタＴ２を通過する電流の値
は増加する。Ｖｓが基準電圧Ｖｒｅｆに関して充分大き
くなるときに第二のトランジスタＴ２は第一のトランジ
スタよりもより導電性を有し、抵抗Ｒを通過する電流は
向きを変え、図１に示す方向をとる。第二のカレントミ
ラーＭ２の第五のトランジスタＴ５は第二のトランジス
タＴ２のコレクタ電流が第六のカレントミラーＭ６によ
り該コレクタに注入された電流を加えられる第一のカレ
ントミラーＭ１の出力電流を越えるときに導通し始め
る。これは第七のトランジスタＴ７をオンする条件を構
成し、それは第一の電源端子ＶＤＤに印加された電圧が
電圧制御手段の高い閾値を越えるかどうか信号化（ｓｉ
ｇｎａｌｉｚａｔｉｏｎ）するものである。この条件は
以下のように記載される。 Ｑ．Ｉ＋Ｋ．Ｉ．（１−ｘ−Ｑ）＝Ｉ．（１＋ｘ）又は ｘ＝（（Ｋ−１）．（１−Ｑ））／（１＋Ｋ） （１） スイッチングの瞬間にＶｓ＝Ｖｒｅｆ＋Ｒ．ｘ．Ｉ＋Ｖ
ｂｅ２−Ｖｂｅ１であり、ここでＶｂｅ２，Ｖｂｅ１は
それぞれ第一及び第二のトランジスタＴ１，Ｔ２のベー
スエミッタ電圧である。更にまたＶｂｅ２−Ｖｂｅ１＝
Ｖｔ．ｌｎ（Ｉ（Ｔ２）／Ｉ（Ｔ１））であり、Ｉ（Ｔ
１）、Ｉ（Ｔ２）が第一及び第二のトランジスタＴ１，
Ｔ２をそれぞれ通過して流れる電流を示す場合で図に示
される場合にはそれぞれＩ．（１−ｘ），Ｉ．（１＋
ｘ）に等しい。Ｖｓが第七のトランジスタＴ７をオンす
るために到達しなければならない閾値Ｓ１は以下のよう
に記載される： Ｓ１＝Ｖｒｅｆ＋Ｒ．ｘ．Ｉ＋Ｖｔ．ｌｎ（（１＋ｘ）
／（１−ｘ）） 同様な理由でＶｓが第七トランジスタＴ７をオフするた
めに到達しなければならない閾値Ｓ２の表現が導かれ
る； Ｓ１＝Ｖｒｅｆ−Ｒ．ｘ．Ｉ−Ｖｔ．ｌｎ（（１＋ｘ）
／（１−ｘ）） 斯くして得られた閾値は温度と独立な成分Ｖｒｅｆ±
Ｒ．ｘ．Ｉ及び温度に依存するＶｔ．ｌｎ（（１＋ｘ）
／（１−ｘ））からなり、その影響はパラメータＫ，Ｑ
の賢明な選択により最小化されうる。この選択は制御の
最大要求精度と電圧制御手段の複雑さの最小化との間の
妥協を示し、これは該制御手段を実現する最小シリコン
表面を得る。例えばＫ＝２，Ｑ＝２／３が選択された場
合に関係１はｘ＝１／９となる。閾値Ｓ１が以下のよう
に記載される。 Ｓ１＝Ｖｒｅｆ＋Ｒ．ｘ．Ｉ．Ｖｔ．ｌｎ（１０／８） Ｒ１，Ｒ２が同じ公称値を有する場合にはＶＤＤ＝２．
Ｖｓであり、電流ＩｏｕｔはＶＤＤが２．（Ｖｒｅｆ＋
Ｒ．ｘ．Ｉ＋Ｖｔ．ｌｎ（１０／８））を越えるまでゼ
ロである。Ｖｔ．ｌｎ（１０／８）の値は５．８ｍＶと
それほど違わない。１．２Ｖの基準電圧でこれはバンド
ギャップ型の電圧発生器により供給される電圧に対する
電流であり、それぞれバイアス電流Ｉを供給する抵抗Ｒ
及び電流源の大きさが（Ｒ．Ｉ）／９が３０．２ｍＶに
等しくなるような場合にはＶＤＤが第七のトランジスタ
Ｔ７をオンするために達しなければならない高い閾値Ｖ
１は２．４Ｖ＋７２ｍＶを有し、ＶＤＤが第七のトラン
ジスタＴ７をオフするために達しなければならない低い
閾値Ｖ２は２．４Ｖ−７２ｍＶを有し、これは１４４ｍ
Ｖのヒステリシスを表す。更にまたこのヒステリシス内
で温度に依存する成分は２４ｍＶのオーダーであり、一
方で温度に依存しない成分は１２０ｍＶのオーダーであ
る。
明する：基準電圧ＶｒｅｆがＶｓより非常に高いときに
第一のトランジスタＴ１はオンされ、第二のトランジス
タＴ２はオフされる。第一のトランジスタＴ１を通過す
る電流はバイアス電流の二倍であり、即ち２Ｉであり、
電流Ｉは図１に示す反対の方向に抵抗を通って流れる。
第一のカレントミラーＭ１の出力ブランチは第二のトラ
ンジスタＴ２のコレクタに対して２．Ｋ．Ｉ．（１−
Ｑ）の値を有する強い電流を供給し、斯くしてカレント
ミラーＭ２を短絡する潜在能力を有する。第五のトラン
ジスタＴ５を通過する電流により反射される第七のトラ
ンジスタの出力電流Ｉｏｕｔは故にゼロである。電圧Ｖ
ｓが増加すると、差動対（Ｔ１，Ｔ２）は平衡に近くな
り、第一のトランジスタＴ１を通過する電流の値が減少
し、一方で第二のトランジスタＴ２を通過する電流の値
は増加する。Ｖｓが基準電圧Ｖｒｅｆに関して充分大き
くなるときに第二のトランジスタＴ２は第一のトランジ
スタよりもより導電性を有し、抵抗Ｒを通過する電流は
向きを変え、図１に示す方向をとる。第二のカレントミ
ラーＭ２の第五のトランジスタＴ５は第二のトランジス
タＴ２のコレクタ電流が第六のカレントミラーＭ６によ
り該コレクタに注入された電流を加えられる第一のカレ
ントミラーＭ１の出力電流を越えるときに導通し始め
る。これは第七のトランジスタＴ７をオンする条件を構
成し、それは第一の電源端子ＶＤＤに印加された電圧が
電圧制御手段の高い閾値を越えるかどうか信号化（ｓｉ
ｇｎａｌｉｚａｔｉｏｎ）するものである。この条件は
以下のように記載される。 Ｑ．Ｉ＋Ｋ．Ｉ．（１−ｘ−Ｑ）＝Ｉ．（１＋ｘ）又は ｘ＝（（Ｋ−１）．（１−Ｑ））／（１＋Ｋ） （１） スイッチングの瞬間にＶｓ＝Ｖｒｅｆ＋Ｒ．ｘ．Ｉ＋Ｖ
ｂｅ２−Ｖｂｅ１であり、ここでＶｂｅ２，Ｖｂｅ１は
それぞれ第一及び第二のトランジスタＴ１，Ｔ２のベー
スエミッタ電圧である。更にまたＶｂｅ２−Ｖｂｅ１＝
Ｖｔ．ｌｎ（Ｉ（Ｔ２）／Ｉ（Ｔ１））であり、Ｉ（Ｔ
１）、Ｉ（Ｔ２）が第一及び第二のトランジスタＴ１，
Ｔ２をそれぞれ通過して流れる電流を示す場合で図に示
される場合にはそれぞれＩ．（１−ｘ），Ｉ．（１＋
ｘ）に等しい。Ｖｓが第七のトランジスタＴ７をオンす
るために到達しなければならない閾値Ｓ１は以下のよう
に記載される： Ｓ１＝Ｖｒｅｆ＋Ｒ．ｘ．Ｉ＋Ｖｔ．ｌｎ（（１＋ｘ）
／（１−ｘ）） 同様な理由でＶｓが第七トランジスタＴ７をオフするた
めに到達しなければならない閾値Ｓ２の表現が導かれ
る； Ｓ１＝Ｖｒｅｆ−Ｒ．ｘ．Ｉ−Ｖｔ．ｌｎ（（１＋ｘ）
／（１−ｘ）） 斯くして得られた閾値は温度と独立な成分Ｖｒｅｆ±
Ｒ．ｘ．Ｉ及び温度に依存するＶｔ．ｌｎ（（１＋ｘ）
／（１−ｘ））からなり、その影響はパラメータＫ，Ｑ
の賢明な選択により最小化されうる。この選択は制御の
最大要求精度と電圧制御手段の複雑さの最小化との間の
妥協を示し、これは該制御手段を実現する最小シリコン
表面を得る。例えばＫ＝２，Ｑ＝２／３が選択された場
合に関係１はｘ＝１／９となる。閾値Ｓ１が以下のよう
に記載される。 Ｓ１＝Ｖｒｅｆ＋Ｒ．ｘ．Ｉ．Ｖｔ．ｌｎ（１０／８） Ｒ１，Ｒ２が同じ公称値を有する場合にはＶＤＤ＝２．
Ｖｓであり、電流ＩｏｕｔはＶＤＤが２．（Ｖｒｅｆ＋
Ｒ．ｘ．Ｉ＋Ｖｔ．ｌｎ（１０／８））を越えるまでゼ
ロである。Ｖｔ．ｌｎ（１０／８）の値は５．８ｍＶと
それほど違わない。１．２Ｖの基準電圧でこれはバンド
ギャップ型の電圧発生器により供給される電圧に対する
電流であり、それぞれバイアス電流Ｉを供給する抵抗Ｒ
及び電流源の大きさが（Ｒ．Ｉ）／９が３０．２ｍＶに
等しくなるような場合にはＶＤＤが第七のトランジスタ
Ｔ７をオンするために達しなければならない高い閾値Ｖ
１は２．４Ｖ＋７２ｍＶを有し、ＶＤＤが第七のトラン
ジスタＴ７をオフするために達しなければならない低い
閾値Ｖ２は２．４Ｖ−７２ｍＶを有し、これは１４４ｍ
Ｖのヒステリシスを表す。更にまたこのヒステリシス内
で温度に依存する成分は２４ｍＶのオーダーであり、一
方で温度に依存しない成分は１２０ｍＶのオーダーであ
る。
【００１１】
【発明の効果】本発明の利点は知られた電圧制御手段と
の比較から明らかである。４に等しい係数Ｋで７２ｍＶ
のヒステリシスのみが知られた電圧制御手段で得られ
る。更にまたこのヒステリシスは完全に温度に依存す
る。温度の関数としてのスイッチング閾値の変動の幅は
本発明による上記実施例による電圧制御手段より知られ
ている制御手段内で約５倍大きい。
の比較から明らかである。４に等しい係数Ｋで７２ｍＶ
のヒステリシスのみが知られた電圧制御手段で得られ
る。更にまたこのヒステリシスは完全に温度に依存す
る。温度の関数としてのスイッチング閾値の変動の幅は
本発明による上記実施例による電圧制御手段より知られ
ている制御手段内で約５倍大きい。
【図１】本発明による電圧制御手段の好ましい実施例を
示す回路図である。
示す回路図である。
ＶＤＤ、ＶＳＳ 電源端子 Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６ トランジスタ Ｖｒｅｆ 基準電圧 Ｖｓ 分圧 Ｒ１，Ｒ２ 抵抗 Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６ カレントミラー
Claims (6)
- 【請求項１】 第一及び第二の電源端子及び出力端子を
有し、そのエミッタは相互に接続され、第一のトランジ
スタのベースは基準電圧を受けるようにされ、第二のト
ランジスタのベースは第一の電源端子に印加される電圧
の所定の分圧を受けるようにされて差動対を構成する第
一及び第二のトランジスタを設けられ、また各々は第一
の電源端子に接続された電源供給点と、入力電流を受け
る入力ブランチと出力電流を供給する出力ブランチとを
有し、各々はその出力電流がその入力電流のＫ倍に等し
く、ここでＫは所定の実数であり、各々の入力ブランチ
は第一及び第二のトランジスタのコレクタにそれぞれ接
続され、各々の出力ブランチは第二及び第一のトランジ
スタのコレクタにそれぞれ接続された第一及び第二のカ
レントミラーを設けられた電圧制御手段であって、抵抗
は第一及び第二のトランジスタのエミッタ間の接続に挿
入され、このエミッタはそれぞれがバイアス電流を供給
する電流源を介して第二の電源端子に接続され、各第一
及び第二のトランジスタのコレクタにそれ自体のバイア
ス電流のＱ倍に等しい電流を注入する注入手段を設け、
ここでＱは所定の実数であり、その出力端子に電流の供
給を許容する信号化手段が設けられ、その電流は第一又
は第二のカレントミラーの一つの入力電流に比例するこ
とを特徴とする電圧制御手段。 - 【請求項２】 注入手段は第三、第四、第五、第六のカ
レントミラーからなり、それぞれは電源供給点を有し、
入力ブランチは入力電流を受け、出力ブランチは出力電
流を供給するよう設けられ、第三及び第四のカレントミ
ラーの入力ブランチはそれぞれ第一及び第二のトランジ
スタのバイアス電流を受けるよう設けられ、第三及び第
四のカレントミラーの電源供給点は第二の電源端子に接
続され、第五及び第六のカレントミラーの入力ブランチ
は第三及び第四のカレントミラーの出力ブランチにそれ
ぞれ接続され、第五及び第六のカレントミラーの出力ブ
ランチは第一及び第二のトランジスタのコレクタにそれ
ぞれ接続され、第五及び第六のカレントミラーの電源供
給点は第一の電源端子に接続され、第三、第四、第五、
第六のカレントミラーは第五及び第六のカレントミラー
の出力電流がそれぞれ第三及び第四のカレントミラーの
入力電流のＱ倍に等しくなるように構成されることを特
徴とする請求項１記載の電圧制御手段。 - 【請求項３】 第三及び第四のカレントミラーはその出
力電流がその入力電流のＱ倍に等しくなるように構成さ
れ、第五及び第六のカレントミラーはその出力電流がそ
の入力電流に等しくなるように構成されていることを特
徴とする請求項２記載の電圧制御手段。 - 【請求項４】 第一及び第二のトランジスタは所与の極
性を有し、第三及び第四のカレントミラーは全てが第一
及び第二のトランジスタと同じ極性を有するトランジス
タにより構成され、第一、第二、第五、及び第六のカレ
ントミラーは全てが第一及び第二のトランジスタと逆の
極性を有するトランジスタにより構成されていることを
特徴とする請求項２又は３記載の電圧制御手段。 - 【請求項５】 第一及び第二のトランジスタはＮＰＮト
ランジスタであることを特徴とする請求項４記載の電圧
制御手段。 - 【請求項６】 第一のカレントミラーは第三及び第四の
トランジスタにより構成され、第二のカレントミラーは
第五及び第六のトランジスタにより構成され、第四及び
第六のトランジスタはそれぞれ第三及び第五のトランジ
スタよりＫ倍大きく、第四及び第六のトランジスタのベ
ースはそれぞれ第三及び第五のトランジスタのベース及
びコレクタに接続され、第三及び第五のトランジスタの
エミッタはそれぞれ第四及び第六のトランジスタのエミ
ッタに接続され、それぞれ第一及び第二のカレントミラ
ーの電源供給点を構成し、該電源供給点は第一の電源端
子に接続され、第三及び第五のトランジスタのコレクタ
はそれぞれ第一及び第二のカレントミラーの入力ブラン
チを構成し、第四及び第六のトランジスタのコレクタは
第一及び第二のカレントミラーの出力ブランチを構成す
る請求項１乃至５のうちのいずれか１項記載の電圧制御
手段であって、信号化手段は第七のトランジスタを含
み、そのエミッタは第一の電源端子に接続され、そのコ
レクタは電圧制御手段の出力端子に接続され、そのベー
スは、第一及び第二のカレントミラーを形成するトラン
ジスタの一つのベースに接続されていることを特徴とす
る電圧制御手段。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9610645 | 1996-08-30 | ||
| FR9610645A FR2752961A1 (fr) | 1996-08-30 | 1996-08-30 | Controleur de tension a sensibilite aux variations de temperature attenuee |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10105262A true JPH10105262A (ja) | 1998-04-24 |
Family
ID=9495329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9230788A Pending JPH10105262A (ja) | 1996-08-30 | 1997-08-27 | 温度変動に対する減少された感度を有する電圧制御手段 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5838149A (ja) |
| EP (1) | EP0829796B1 (ja) |
| JP (1) | JPH10105262A (ja) |
| DE (1) | DE69708019T2 (ja) |
| FR (1) | FR2752961A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3382128B2 (ja) * | 1997-07-10 | 2003-03-04 | 東芝マイクロエレクトロニクス株式会社 | 差動増幅器 |
| US5977759A (en) * | 1999-02-25 | 1999-11-02 | Nortel Networks Corporation | Current mirror circuits for variable supply voltages |
| DE19909492A1 (de) * | 1999-03-04 | 2000-09-07 | Philips Corp Intellectual Pty | Differenzverstärker |
| US6172535B1 (en) * | 1999-11-04 | 2001-01-09 | Analog Devices, Inc. | High-speed analog comparator structures and methods |
| US7463094B2 (en) * | 2007-03-30 | 2008-12-09 | Don Roy Sauer | Linearized class AB biased differential input stage |
| US9651980B2 (en) * | 2015-03-20 | 2017-05-16 | Texas Instruments Incorporated | Bandgap voltage generation |
| CN109002076B (zh) * | 2017-06-07 | 2021-10-29 | 苏州瀚宸科技有限公司 | 电阻电流镜像电路、rssi电路及芯片 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS589409A (ja) * | 1981-07-08 | 1983-01-19 | Toshiba Corp | 電圧・電流変換回路 |
| JPH0529845A (ja) * | 1991-07-25 | 1993-02-05 | Rohm Co Ltd | カレントミラー回路 |
| DE4300592B4 (de) * | 1993-01-13 | 2004-05-13 | Atmel Germany Gmbh | Anordnung zur Begrenzung eines Ausgangsstroms |
| JPH07114423A (ja) * | 1993-10-14 | 1995-05-02 | Fujitsu Ltd | 基準電源回路 |
| JP2837080B2 (ja) * | 1993-11-16 | 1998-12-14 | シャープ株式会社 | 乗算回路 |
-
1996
- 1996-08-30 FR FR9610645A patent/FR2752961A1/fr not_active Withdrawn
-
1997
- 1997-08-21 EP EP97202579A patent/EP0829796B1/fr not_active Expired - Lifetime
- 1997-08-21 DE DE69708019T patent/DE69708019T2/de not_active Expired - Fee Related
- 1997-08-27 US US08/918,969 patent/US5838149A/en not_active Expired - Fee Related
- 1997-08-27 JP JP9230788A patent/JPH10105262A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0829796B1 (fr) | 2001-11-07 |
| FR2752961A1 (fr) | 1998-03-06 |
| DE69708019D1 (de) | 2001-12-13 |
| EP0829796A1 (fr) | 1998-03-18 |
| US5838149A (en) | 1998-11-17 |
| DE69708019T2 (de) | 2002-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4714872A (en) | Voltage reference for transistor constant-current source | |
| US4352056A (en) | Solid-state voltage reference providing a regulated voltage having a high magnitude | |
| US5229711A (en) | Reference voltage generating circuit | |
| US6836160B2 (en) | Modified Brokaw cell-based circuit for generating output current that varies linearly with temperature | |
| US5917311A (en) | Trimmable voltage regulator feedback network | |
| US4906863A (en) | Wide range power supply BiCMOS band-gap reference voltage circuit | |
| GB2199677A (en) | Bandgap voltage reference circuit | |
| US6201381B1 (en) | Reference voltage generating circuit with controllable linear temperature coefficient | |
| WO1994028383A1 (en) | Integrated circuit thermal sensor | |
| JP4397562B2 (ja) | バンドギャップリファレンス回路 | |
| US4658205A (en) | Reference voltage generating circuit | |
| JPH10105262A (ja) | 温度変動に対する減少された感度を有する電圧制御手段 | |
| US4831323A (en) | Voltage limiting circuit | |
| US5610545A (en) | Method for providing programmable hysteresis levels | |
| KR100251576B1 (ko) | 기준 전압 발생기 | |
| US4551691A (en) | Hysteresis circuit with small hysteresis amplitude and oscillator using the hysteresis circuit | |
| JPH042295A (ja) | 非対称信号生成回路 | |
| US6051966A (en) | Bias source independent from its supply voltage | |
| KR0150196B1 (ko) | BiCMOS 기준 전압 발생기 | |
| US6346802B2 (en) | Calibration circuit for a band-gap reference voltage | |
| JP2748414B2 (ja) | 電圧源回路 | |
| JPH103321A (ja) | 電流出力回路 | |
| JP2665285B2 (ja) | 半導体集積回路 | |
| EP1522913A1 (en) | Reference circuitry | |
| JPH06120784A (ja) | ウインドウコンパレータ |