JP3382128B2 - 差動増幅器 - Google Patents

差動増幅器

Info

Publication number
JP3382128B2
JP3382128B2 JP18511897A JP18511897A JP3382128B2 JP 3382128 B2 JP3382128 B2 JP 3382128B2 JP 18511897 A JP18511897 A JP 18511897A JP 18511897 A JP18511897 A JP 18511897A JP 3382128 B2 JP3382128 B2 JP 3382128B2
Authority
JP
Japan
Prior art keywords
current
output
transistor
differential pair
active load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18511897A
Other languages
English (en)
Other versions
JPH1131929A (ja
Inventor
浩 吉野
佐紀子 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18511897A priority Critical patent/JP3382128B2/ja
Priority to TW087110900A priority patent/TW421910B/zh
Priority to KR1019980027571A priority patent/KR100284965B1/ko
Priority to US09/112,507 priority patent/US5966050A/en
Publication of JPH1131929A publication Critical patent/JPH1131929A/ja
Application granted granted Critical
Publication of JP3382128B2 publication Critical patent/JP3382128B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3066—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
    • H03F3/3067—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output with asymmetrical driving of the end stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H03F3/45094—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45648—Indexing scheme relating to differential amplifiers the LC comprising two current sources, which are not cascode current sources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45696—Indexing scheme relating to differential amplifiers the LC comprising more than two resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45708—Indexing scheme relating to differential amplifiers the LC comprising one SEPP circuit as output stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は差動増幅器に関する
ものであり、特に、電流増幅段を一段にて構成したシン
グルエンド出力のＢ級プッシュプル差動増幅器に関す
る。
【０００２】
【従来の技術】電流増幅段を一段にて構成したシングル
エンド出力のＢ級プッシュプル差動増幅器としては、図
６に示すような構成が従来より用いられている。この構
成は、図６に示すように、定電流源Ｉ１により電流バイ
アスを与えた共通エミッタを有するＮＰＮトランジスタ
Ｑ１，Ｑ２で構成された第１の差動対と、定電流源Ｉ２
により電流バイアスを与えた共通エミッタを有するＮＰ
ＮトランジスタＱ３，Ｑ４で構成された第２の差動対と
を有し、第１、第２の各差動対のコレクタ出力にＰＮＰ
トランジスタＱ５，Ｑ６及びＱ７，Ｑ８にて各構成した
カレントミラー回路を夫々能動負荷として配置して差動
電流出力を形成している。さらに、ＰＮＰトランジスタ
Ｑ９及びＱ１０にて構成されるエミッタ接地電流増幅段
を出力電流増幅段として各々配置し、各出力電流増幅段
の入力ベース端に前段からの差動電流出力を接続してい
る。さらに、反転電流出力となる側のコレクタ端にＮＰ
ＮトランジスタＱ１１，Ｑ１２にて構成したカレントミ
ラー回路の入力を接続して、その出力を、非反転電流出
力となる側のコレクタ端に接続する事でシングルエンド
出力としている。そして、発振止めの位相補償として、
コレクタが直接出力となる側の出力電流増幅段（ＰＮＰ
トランジスタＱ１０）のベース・コレクタ間に容量Ｃ１
を配置している。
【０００３】図７は上記した差動増幅器に負帰還を加え
て電圧増幅器として使用する場合の構成を示している。
図７において、負電源端子ＶＥＥ端を接地電位として電
圧電源ＶＣＣを正電源端子ＶＣＣ端に配置する。さら
に、非反転入力ＩＮ（＋）端に対して電圧電源ＶＢＩＡ
Ｓを設けて抵抗ＲＩＮを介して電圧バイアスを与えると
ともに、出力ＯＵＴ端と反転入力ＩＮ（−）端との間に
帰還抵抗ＲＮＦ１を配置している。さらに、入力として
信号電圧源ＶＩＮを直流遮断容量ＣＩＮを介して非反転
入力ＩＮ（＋）端に接続し、電圧利得設定として抵抗Ｒ
ＮＦ２の一方の抵抗端を反転入力ＩＮ（−）端に接続す
るとともに、抵抗ＲＮＦ２のもう一方の抵抗端を直流遮
断容量ＣＮＦを介して接地電位に接続している。さら
に、出力の取出しとして一方を接地電位とした負荷抵抗
ＲＬＯＡＤを直流遮断容量ＣＯＵＴを介して出力端に接
続する事で電圧増幅器を構成している。
【０００４】
【発明が解決しようとする課題】上記したＢ級プッシュ
プル差動増幅器には第１に、発振止めの位相補償が不十
分であるという欠点がある。図６に示す回路構成におい
て、位相補償用の容量Ｃ１は一方の電流増幅段にしか入
れていない。その為、負帰還を施す事を前提とした場
合、カレントミラー回路を介する側の電流増幅段が主に
電流増幅動作を行っている状態に於いて位相余裕が不足
して発振する可能性を含んでいる。この欠点はもう一方
の電流増幅段のベース・コレクタ間に容量（破線で示し
たＣ２）を加える事である程度の位相補償は可能である
が、信号電流に対して電圧変化が圧縮されるカレントミ
ラー回路の入力にコレクタ端が接続されている為、コレ
クタからベースへ容量にて帰還して落とす高域の量が少
ない。位相余裕を十分持った補償を行う為には、この部
分に大きな容量を必要としてしまう。この事は、ＩＣ化
する上で集積度の悪い容量が増え、チップサイズを大き
くする原因となってしまう。
【０００５】第２に、上記した従来のＢ級プッシュプル
差動増幅器には出力段のバイアス電流（アイドリング電
流）のバラツキが大きいという欠点がある。図６に示す
回路構成において、出力段のバイアス電流は次の様に決
まる。無信号状態に於いて入力差動対の各トランジスタ
のバイアス電流が平衡すると、そのコレクタ出力に配置
された能動負荷カレントミラー回路のベース電流に相当
するオフセット電流がこの段の出力に発生する。その
為、次段に配置するエミッタ接地電流増幅段は前段のオ
フセット電流分にて入力ベース端が電流バイアスされ、
入力のカレントミラー回路を構成するトランジスタと出
力電流増幅段を構成するトランジスタの整合が取れてい
るとすると、入力カレントミラー回路のバイアス電流に
相当する電流にて出力電流増幅段が電流バイアスされる
事となる。
【０００６】この事は、電流増幅段としてトランジスタ
本来の電流利得は保たれるが、トランジスタの電流利得
の整合性に出力段のバイアス電流が依存する為、ＩＣ化
する上で出力段のバイアス電流の製造バラツキが大きく
なる傾向となり、極端にバイアスが浅くなるとＢ級動作
増幅器特有のクロスオーバー歪みの発生原因となってし
まう。
【０００７】本発明のＢ級プッシュプル差動増幅器はこ
のような課題に着目してなされたものであり、その目的
とするところは、電流増幅段がトランジスタ本来の電流
利得を維持しながら、発振に対して安定度が高く、か
つ、出力電流のバラツキが小さい差動増幅器を提供する
ことにある。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、第１の発明に係る差動増幅器は、共通エミッタを
負電圧源より定電流源を介して電流バイアスした差動対
トランジスタからなる入力差動対と、前記差動対トラン
ジスタとは逆導電性のトランジスタを用いてエミッタを
正電圧源とした第１、第２のカレントミラー回路の入出
力間を相互に各々抵抗を介して接続してなり、前記入力
差動対の各コレクタ出力が前記第１、第２のカレントミ
ラー回路の出力に各々接続された能動負荷と、この能動
負荷を構成するトランジスタと同導電性のトランジスタ
を用いてエミッタを正電圧源とするエミッタ接地電流増
幅段を三組用意して、第１の電流増幅段はベース・コレ
クタ間に容量を配置してベースを前記能動負荷のカレン
トミラー出力の一方に接続し、第２、第３の電流増幅段
はベース共通として前記能動負荷のカレントミラー出力
のもう一方に接続するとともに、その各コレクタ出力
を、一方はベース・コレクタ間に容量を配置して抵抗を
介して負電圧源に接続し、もう一方は、前記差動対トラ
ンジスタと同導電性のトランジスタを用いてエミッタを
負電圧源とした第３のカレントミラー回路の入力に接続
した出力電流増幅段とを具備し、前記第３のカレントミ
ラー回路の出力を前記第１の電流増幅段の出力コレクタ
と接続してシングルエンド出力とする。
【０００９】また、第２の発明に係る差動増幅器は、第
１の発明に係る差動増幅器において、前記入力差動対と
前記能動負荷との間には伝達手段としてカレントミラー
回路を配置して折り返しを加える。
【００１０】また、第３の発明に係る差動増幅器は、第
１の発明に係る差動増幅器において、前記入力差動対と
前記能動負荷との間には伝達手段として定電流源を配置
して折り返しを加える。
【００１１】また、第４の発明に係る差動増幅器は、第
１の発明に係る差動増幅器において、前記入力差動対と
前記能動負荷との間には伝達手段としてベース接地トラ
ンジスタを配置してカスケード接続の形態で折り返しを
加える。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を詳細に説明する。図１は本発明の第１実施形態
に係るＢ級プッシュプル差動増幅器の構成を示す図であ
る。この構成は図１に示すように、定電流源Ｉ１０１に
よって電流バイアスが与えられる共通エミッタを有する
ＮＰＮトランジスタＱ１０１，Ｑ１０２で構成した入力
差動対を有する。さらに、ＰＮＰトランジスタＱ１０
３，Ｑ１０４及びＱ１０５，Ｑ１０６にて各々構成した
カレントミラー回路の相互の入出力を抵抗Ｒ１０１及び
Ｒ１０２を介して接続して能動負荷を構成している。こ
こで、各カレントミラー回路の出力を前記差動入力対の
コレクタ出力に各接続して差動電圧出力とする。
【００１３】さらに、ＰＮＰトランジスタＱ１０８及び
Ｑ１０９にて構成したエミッタ接地の出力電流増幅段を
有し、この出力電流増幅段の入力ベース端は前段からの
差動電圧出力に各々接続されている。
【００１４】さらに、反転電流出力側の出力電流増幅段
に対して、コレクタを抵抗Ｒ１０３を介して最低電圧に
接地したＰＮＰトランジスタＱ１０７にて構成したエミ
ッタ接地の出力電流増幅段をベース共通として追加して
いる。ＰＮＰトランジスタＱ１０７は発振止めのための
位相補償用のトランジスタである。
【００１５】そして、上記ＰＮＰトランジスタＱ１０７
のベース・コレクタ間に容量Ｃ１０１を配置するととも
に、非反転電流出力となる出力電流増幅段のベース・コ
レクタ間に容量Ｃ１０２を配置している。
【００１６】さらに、反転電流出力となる側（ＰＮＰト
ランジスタＱ１０９）のコレクタ出力を、ＮＰＮトラン
ジスタＱ１１０，Ｑ１１１にて構成したカレントミラー
回路にて折り返して非反転電流出力となる側（ＰＮＰト
ランジスタＱ１０８）のコレクタ出力に接続する事でシ
ングルエンド出力としている。カレントミラー回路は出
力段を構成している。
【００１７】この実施形態では、出力電流増幅段を構成
するトランジスタのエミッタ面積比において、位相補償
用のトランジスタ（ＰＮＰトランジスタＱ１０７）と、
反転電流出力トランジスタ（ＰＮＰトランジスタＱ１０
９）と、非反転電流出力トランジスタ（ＰＮＰトランジ
スタＱ１０８）のエミッタ面積比を１：１：２とするこ
とにより、出力段の折り返しカレントミラー回路に２倍
の電流利得を持たせて、各々の出力電流増幅段の電流利
得を揃えている。
【００１８】以下に本発明の第２実施形態を説明する。
第２実施形態は、上記した第１実施形態が基本的な実施
形態であるのに対して、低電圧動作を目的とした実施形
態である。
【００１９】入力差動対をＮＰＮトランジスタとして電
源電圧Ｖｃｃ＝１Ｖ程度にて動作させるには、トランジ
スタの順方向バイアス電圧Ｖｂｅ＝０．７Ｖに加えて、
トランジスタの飽和電圧Ｖｓａｔ＝０．１５Ｖの電圧に
て入力のバイアス電圧を固定して使用するのが一般的で
ある。ところが、出力の直流電圧も入力のバイアス電位
にて固定される為、出力電流増幅段がＰＮＰトランジス
タとなっていると、減電圧によって早目に飽和気味とな
って電流利得が落ち、かつ減電圧によって早目に増幅器
の特性が劣化してしまう。このため、この部分の出力電
流増幅段として、トランジスタの電流利得の低下の影響
を圧縮出来るカレントミラー回路を用いる必要性から、
入力段がＮＰＮトランジスタなら出力電流増幅段もＮＰ
Ｎトランジスタの構成となる様に信号電流の折り返し回
路を追加している。
【００２０】図２は低電圧動作を目的とした一実施形態
の構成を示す図であり、入力差動対の出力に、能動負荷
への伝達手段として、カレントミラー回路（ＰＮＰトラ
ンジスタＱ２０３及びＱ２０６、あるいはＱ２０４及び
Ｑ２０５）を配置して折り返しを加えている。
【００２１】図３は低電圧動作を目的とした他の実施形
態の構成を示す図であり、入力差動対の出力に、能動負
荷への伝達手段として、定電流源（Ｉ３０１、Ｉ３０
２）を配置して折り返しを加えている。
【００２２】図４は低電圧動作を目的とした他の実施形
態の構成を示す図であり、入力差動対の出力に、能動負
荷への伝達手段として、ベース接地トランジスタ（Ｑ４
０４、Ｑ４０５）を配置してカスケード接続の形態で折
り返しを加えている。
【００２３】図５は図１に示す構成においてトランジス
タの導電性を入れ替えたときの構成を示す図である。上
記した構成により、エミッタ接地による出力電流増幅段
として、トランジスタ本来の電流利得を保ちながら出力
段のバイアス電流のバラツキを小さくすることができ
る。この出力段のバイアス電流は次の様にして決まる。
【００２４】無信号状態に於いて入力差動対の各トラン
ジスタのバイアス電流が平衡すると、その能動負荷とし
てのカレントミラー回路の各入出力は、入力差動対を電
流バイアスする電流値の４分の１の電流値にて電流バイ
アスされ、その能動負荷出力の各直流電圧は電源電圧Ｖ
ＣＣよりトランジスタの順方向バイアスにて発生した電
圧にカレントミラー回路入力に追加した抵抗での電圧降
下を加えた値の電圧となる。ここで各発生した電圧を、
エミッタを電源電圧としたエミッタ接地電流増幅段のベ
ース・エミッタ間にて夫々受けることにより出力のバイ
アス電流が決定される。
【００２５】次にエミッタ接地による出力電流増幅段の
ＡＣ的な電流利得について述べる。能動負荷としてのカ
レントミラー回路の入出力を相互に接続して一巡ループ
電流利得１倍の正帰還を形成させ、これにより入力差動
対からの信号電流に対し能動負荷でのＡＣ的なインピー
ダンスを最大限に大きくして、入力差動対からの信号電
流を最小限の減衰量で次段の出力電流増幅段の入力に伝
達している。
【００２６】以上の事より、出力電流増幅段としてトラ
ンジスタ本来の電流利得を保ちながら、抵抗の整合性と
トランジスタのベース・エミッタ間の電圧的整合性にて
出力段の電流バイアスが決定されることになる。したが
って、従来例にて示した回路がトランジスタの電流利得
の整合性にて出力段のバイアス電流が依存するのに比較
して製造バラツキの影響を小さく抑える事が出来る。ま
た、本実施形態では、バイアス電流の大きさをトランジ
スタの面積比あるいは抵抗比を変更することで任意に変
更することができる。
【００２７】さらに、Ｂ級プッシュプル差動増幅器とし
て各エミッタ接地による出力電流増幅段毎に位相補償が
加えられている為、発振に対して安定度が高い。また、
本実施形態に類似する差動増幅器として、上側半サイク
ルと下側半サイクルの各電流駆動に用いるトランジスタ
を同じ導電性のものとすることができる点で電流利得の
リニヤリティーが良い。
【００２８】以上述べたように、これまでは、出力から
容量にて帰還する形の位相補償が出来ない非反転の出力
電流増幅段入力を有していたので十分な位相補償が出来
なかったが、本実施形態においては、非反転の出力電流
増幅段入力への帰還を可能とする反転信号電圧出力を比
較的簡単な手法で設ける事で、発振に対して十分な位相
補償を施すことが可能となる。
【００２９】
【発明の効果】本発明によれば、電流増幅段がトランジ
スタ本来の電流利得を維持しながら、発振に対して安定
度が高く、かつ、出力電流のバラツキが小さい差動増幅
器を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るＢ級プッシュプル
差動増幅器の構成を示す図である。
【図２】低電圧動作を目的とした一実施形態の構成を示
す図である。
【図３】低電圧動作を目的とした他の実施形態の構成を
示す図である。
【図４】低電圧動作を目的とした他の実施形態の構成を
示す図である。
【図５】図１に示す構成においてトランジスタの導電性
を入れ替えたときの構成を示す図である。
【図６】シングルエンド出力のＢ級プッシュプル差動増
幅器の構成を示す図である。
【図７】図６に示す差動増幅器に負帰還を加えて電圧増
幅器として使用する場合の構成を示す図である。
【符号の説明】
Ｑ１０１，Ｑ１０２，Ｑ１１０，Ｑ１１１…ＮＰＮトラ
ンジスタ、 Ｑ１０３，Ｑ１０４，Ｑ１０５，Ｑ１０６，Ｑ１０７，
Ｑ１０８，Ｑ１０９…ＰＮＰトランジスタ、 Ｉ１０１…定電流源、 Ｒ１０１，Ｒ１０２，Ｒ１０３…抵抗、 Ｃ１０１，Ｃ１０２…容量。
フロントページの続き (72)発明者 松尾 佐紀子 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会 社内 (56)参考文献 特開 昭61−74406（ＪＰ，Ａ) 特開 昭58−195307（ＪＰ，Ａ) 特開 昭58−16396（ＪＰ，Ａ) 特開 昭52−92571（ＪＰ，Ａ) 特開 平６−45845（ＪＰ，Ａ) 特開 平６−232654（ＪＰ，Ａ) 特開 平７−66641（ＪＰ，Ａ) 特開 平９−148855（ＪＰ，Ａ) 特開 昭56−20315（ＪＰ，Ａ) 特開 昭63−14506（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/45 H03F 3/30

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 共通エミッタを負電圧源より定電流源を
    介して電流バイアスした差動対トランジスタからなる入
    力差動対と、 前記差動対トランジスタとは逆導電性のトランジスタを
    用いてエミッタを正電圧源とした第１、第２のカレント
    ミラー回路の入出力間を相互に各々抵抗を介して接続し
    てなり、前記入力差動対の各コレクタ出力が前記第１、
    第２のカレントミラー回路の出力に各々接続された能動
    負荷と、 この能動負荷を構成するトランジスタと同導電性のトラ
    ンジスタを用いてエミッタを正電圧源とするエミッタ接
    地電流増幅段を三組用意して、第１の電流増幅段はベー
    ス・コレクタ間に容量を配置してベースを前記能動負荷
    のカレントミラー出力の一方に接続し、第２、第３の電
    流増幅段はベース共通として前記能動負荷のカレントミ
    ラー出力のもう一方に接続するとともに、その各コレク
    タ出力を、一方はベース・コレクタ間に容量を配置して
    抵抗を介して負電圧源に接続し、もう一方は、前記差動
    対トランジスタと同導電性のトランジスタを用いてエミ
    ッタを負電圧源とした第３のカレントミラー回路の入力
    に接続した出力電流増幅段と、 を具備し、 前記第３のカレントミラー回路の出力を前記第１の電流
    増幅段の出力コレクタと接続してシングルエンド出力と
    したことを特徴とする差動増幅器。
  2. 【請求項２】 前記入力差動対と前記能動負荷との間に
    は伝達手段としてカレントミラー回路を配置して折り返
    しを加えたことを特徴とする請求項１記載の差動増幅
    器。
  3. 【請求項３】 前記入力差動対と前記能動負荷との間に
    は伝達手段として定電流源を配置して折り返しを加えた
    ことを特徴とする請求項１記載の差動増幅器。
  4. 【請求項４】 前記入力差動対と前記能動負荷との間に
    は伝達手段としてベース接地トランジスタを配置してカ
    スケード接続の形態で折り返しを加えたことを特徴とす
    る請求項１記載の差動増幅器。
JP18511897A 1997-07-10 1997-07-10 差動増幅器 Expired - Fee Related JP3382128B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP18511897A JP3382128B2 (ja) 1997-07-10 1997-07-10 差動増幅器
TW087110900A TW421910B (en) 1997-07-10 1998-07-06 Differential signal amplifier
KR1019980027571A KR100284965B1 (ko) 1997-07-10 1998-07-09 차동 증폭기
US09/112,507 US5966050A (en) 1997-07-10 1998-07-09 Class B push-pull differential amplifiers of the single-end output

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18511897A JP3382128B2 (ja) 1997-07-10 1997-07-10 差動増幅器

Publications (2)

Publication Number Publication Date
JPH1131929A JPH1131929A (ja) 1999-02-02
JP3382128B2 true JP3382128B2 (ja) 2003-03-04

Family

ID=16165189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18511897A Expired - Fee Related JP3382128B2 (ja) 1997-07-10 1997-07-10 差動増幅器

Country Status (4)

Country Link
US (1) US5966050A (ja)
JP (1) JP3382128B2 (ja)
KR (1) KR100284965B1 (ja)
TW (1) TW421910B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3120763B2 (ja) * 1997-11-12 2000-12-25 日本電気株式会社 差動増幅器
IT1305635B1 (it) * 1998-01-29 2001-05-15 Sgs Thomson Microelectronics Amplificatore integrato analogico senza rete esterna di compensazionee bassa caduta di tensione
US6150884A (en) * 1998-05-13 2000-11-21 Texas Instruments Incorporated Multistage amplifier circuit with improved nested transconductance capacitance compensation
JP2002530913A (ja) * 1998-11-16 2002-09-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 安定手段を備えた増幅器
US6291977B1 (en) * 2000-03-29 2001-09-18 Nortel Networks Limited Differential current mirror with low or eliminated differential current offset
JP4265865B2 (ja) * 2000-09-14 2009-05-20 富士通マイクロエレクトロニクス株式会社 能動負荷回路
US6825724B2 (en) * 2002-12-16 2004-11-30 Intel Corporation Amplifier and method for processing signals
KR100693821B1 (ko) 2005-10-31 2007-03-12 삼성전자주식회사 차동 증폭기 및 이를 위한 액티브 로드
US7307476B2 (en) * 2006-02-17 2007-12-11 Semiconductor Components Industries, L.L.C. Method for nullifying temperature dependence and circuit therefor
US7463094B2 (en) * 2007-03-30 2008-12-09 Don Roy Sauer Linearized class AB biased differential input stage
JP5293507B2 (ja) * 2009-09-01 2013-09-18 セイコーエプソン株式会社 センシング装置および電子機器
US8319552B1 (en) * 2009-12-31 2012-11-27 Analog Devices, Inc. Rail-to-rail output stage with balanced drive
TWI652904B (zh) * 2018-01-10 2019-03-01 威盛電子股份有限公司 高速內遲滯型比較器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783602A (en) * 1987-06-26 1988-11-08 American Telephone And Telegraph Company, At&T Bell Laboratories Operational transconductance amplifier for use in sample-and-hold circuits and the like
US4902984A (en) * 1988-12-23 1990-02-20 Raytheon Company Differential amplifier
US5422529A (en) * 1993-12-10 1995-06-06 Rambus, Inc. Differential charge pump circuit with high differential and low common mode impedance
FR2752961A1 (fr) * 1996-08-30 1998-03-06 Philips Electronics Nv Controleur de tension a sensibilite aux variations de temperature attenuee

Also Published As

Publication number Publication date
TW421910B (en) 2001-02-11
KR100284965B1 (ko) 2001-03-15
JPH1131929A (ja) 1999-02-02
US5966050A (en) 1999-10-12
KR19990013715A (ko) 1999-02-25

Similar Documents

Publication Publication Date Title
JP3382128B2 (ja) 差動増幅器
JPH0775289B2 (ja) 相互コンダクタンス増幅回路
JP2559392B2 (ja) ブリツジ増幅器
EP0114731B1 (en) Differential amplifier with high common-mode rejection
US5389894A (en) Power amplifier having high output voltage swing and high output drive current
JP2622321B2 (ja) 高周波数クロス接合折返しカスコード回路
JPS6212692B2 (ja)
EP1039629B1 (en) An amplifier circuit arrangement
US5382919A (en) Wideband constant impedance amplifiers
JP2001203544A (ja) 増幅器装置及び増幅方法
JPH10209773A (ja) 増幅回路装置
JPH11177354A (ja) 演算増幅器
JPH04196704A (ja) 増幅回路
RU2053592C1 (ru) Усилитель
JP3392682B2 (ja) ミキサー回路
JP2600648B2 (ja) 差動増幅回路
JP2002016453A (ja) 無線周波数増幅器と同調器
JP2932502B2 (ja) 差動増幅回路
JPS6212693B2 (ja)
JP2937765B2 (ja) 電圧制御増幅回路
JPH0346407A (ja) 可変利得増幅器
JPH01126812A (ja) 半導体集積回路
JPH0219648B2 (ja)
JPS6330013A (ja) 増幅回路
JPH0359604B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101220

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees