KR100693821B1 - 차동 증폭기 및 이를 위한 액티브 로드 - Google Patents

차동 증폭기 및 이를 위한 액티브 로드 Download PDF

Info

Publication number
KR100693821B1
KR100693821B1 KR1020050102785A KR20050102785A KR100693821B1 KR 100693821 B1 KR100693821 B1 KR 100693821B1 KR 1020050102785 A KR1020050102785 A KR 1020050102785A KR 20050102785 A KR20050102785 A KR 20050102785A KR 100693821 B1 KR100693821 B1 KR 100693821B1
Authority
KR
South Korea
Prior art keywords
feedback
source
node
differential
active load
Prior art date
Application number
KR1020050102785A
Other languages
English (en)
Inventor
고정욱
이한승
김훈태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050102785A priority Critical patent/KR100693821B1/ko
Priority to US11/396,546 priority patent/US7312660B2/en
Application granted granted Critical
Publication of KR100693821B1 publication Critical patent/KR100693821B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 차동 증폭기 및 이를 위한 액티브 로드에 관한 것으로, 특히 공통 모드 피드백을 제공하는 차동 증폭기 및 액티브 로드에 관한 것이다. 본 발명의 일 실시예에 따른 차동 증폭기는, 차동 입력 신호에 따라 차동 전류를 생성하는 차동 입력부 및 상기 차동 전류에 따라 차동 출력 신호를 생성하는 액티브 로드를 포함하는 것을 특징으로 한다. 액티브 로드는 각각 제1 및 제2 네거티브 피드백 루프를 포함하고 상기 차동 전류에 대한 부하로 기능하여 상기 차동 출력 신호를 생성하는 제1 및 제2 액티브 로드부, 및 피드백 전류를 제공하는 피드백 전류원을 포함하고 상기 피드백 전류를 상기 제1 액티브 로드부 및 제2 액티브 로드부로 제공하여 공통 모드 피드백 경로를 형성하는 공통 모드 피드백부를 포함한다. 따라서, 차동 증폭기의 게인 및 대역폭을 향상시키고 용이하게 공통 모드 바이어스 포인트를 설정할 수 있다.
액티브 로드, 차동 증폭기, 공통 모드 피드백

Description

차동 증폭기 및 이를 위한 액티브 로드 {DIFFERENTIAL AMPLIFIER AND ACTIVE LOAD FOR THE SAME}
도 1은 종래 기술에 따른 차동 증폭기의 회로도이다.
도 2는 다른 종래 기술에 따른 차동 증폭기의 회로도이다.
도 3은 본 발명의 일 실시예에 따른 차동 증폭기의 블록도이다.
도 4는 도 3에 도시된 차동 입력부의 일 예의 회로도이다.
도 5는 도 3에 도시된 액티브 로드의 일 예의 회로도이다.
도 6은 도 5에 도시된 액티브 로드의 주파수 특성 그래프를 나타낸 도면이다.
도 7은 도 3에 도시된 출력 버퍼의 일 예의 회로도이다.
도 8은 종래 기술에 따른 차동 증폭기 및 본 발명에 따른 차동 증폭기의 주파수 특성 그래프를 나타낸 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
310: 차동 입력부 320: 액티브 로드
330: 출력 버퍼 510: 제1 액티브 로드부
520: 제2 액티브 로드부 530: 공통 모드 피드백부
본 발명은 차동 증폭기 및 이를 위한 액티브 로드에 관한 것으로, 특히 공통 모드 피드백을 제공하는 차동 증폭기 및 액티브 로드에 관한 것이다.
차동 증폭기(differential amplifier)는 가장 중요한 아날로그 회로 중의 하나로, 오늘날 고속 아날로그 회로의 대부분이 차동 증폭기를 이용하여 구현된다. 차동 증폭기는 두 입력 전압의 차이를 증폭하는 기능을 하며, 통상적으로 두 개의 입력 단자를 가진다.
도 1은 종래 기술에 따른 차동 증폭기의 회로도이다.
도 1을 참조하면, 종래 기술에 따른 차동 증폭기는 입력 트랜지스터들(MN1, MN2), 전류원(Iss), 부하 트랜지스터들(MP1, MP2) 및 저항(Rr)들을 포함한다.
입력 트랜지스터들(MN1, MN2)의 게이트로 입력된 입력 신호(Vin)가 증폭되어 출력 단자(Vout)로 출력된다. 이 때, 트랜지스터들(MP1, MP2)은 부하의 역할을 하며, 저항(Rr)들은 차동 증폭기에 공통 모드 피드백(Common Mode Feedback)을 제공하여 출력 단자(Vout)의 공통 모드 바이어스 포인트가 안정적으로 유지되도록 한다. 이 때, 노드(P)는 소신호(small signal)에 있어서 가상 접지(virtual ground)로 볼 수 있다.
부하 트랜지스터들(MP1, MP2)은 차동 증폭기에서 부하(load)로 기능한다. 통상적으로, 저항 등의 수동 소자가 아니라 트랜지스터 등의 능동 소자가 부하로 이용되는 경우에, 이러한 부하를 액티브 로드(active load)라고 한다.
그러나, 도 1에 도시된 차동 증폭기는 전압 이득이 약 gmn/gmp(gmn은 엔모스 트랜지스터의 트랜스컨덕턴스, gmp는 피모스 트랜지스터의 트랜스컨덕턴스)에 불과하고, 저항(Rr)으로 인해 폴(pole)이 낮은 주파수에 위치하게 되어 주파수 특성이 나빠서, 높은 주파수 게인 및 넓은 대역폭이 필요한 어플리케이션에 적용되기 어려운 문제점이 있었다.
도 2는 다른 종래 기술에 따른 차동 증폭기의 회로도이다.
도 2를 참조하면, 종래 기술에 따른 차동 증폭기는 입력 트랜지스터들(MN1, MN2), 전류원(Iss) 및 두 개의 액티브 로드(active load) 회로들(210, 220)을 포함한다.
액티브 로드 회로들(210, 220) 각각은 엔모스 트랜지스터, 피모스 트랜지스터, 커패시터 및 전류원을 포함한다. 이와 같이, 액티브 로드 회로들(210, 220)을 차동 증폭기의 부하로 이용함으로써, 차동 증폭기의 대역폭(bandwidth)을 향상시키고, 출력 저항을 높여서 게인(gain)을 향상시킬 수 있다.
그러나, 도 2에 도시된 차동 증폭기는 출력전압의 스윙(swing)이 크게 줄어든다는 심각한 문제점이 있었다. 출력전압의 스윙(swing)이 작으면 적용할 수 있는 어플리케이션이 크게 제한되며, 특히 저전압 어플리케이션에서는 심각한 오동작을 야기할 수 있다. 뿐만 아니라, 도 2에 도시된 차동 증폭기는 트랜지스터의 트랜스컨덕턴스(transconductance) 등이 공정(process)에 따라 변하게 되고 이러한 공정 변화(process variation)에 따라 대역폭 및 게인이 변한다는 문제점이 있었 다.
따라서, 도 1 및 도 2에 도시된 종래 기술들에 비하여 보다 높은 게인을 제공하고, 보다 넓은 주파수 대역에서 사용가능하며, 공정 변화에 따른 공통 모드(common mode) 동작 전압의 변화를 효과적으로 보상할 수 있는 새로운 차동 증폭기 및 액티브 로드(active load)의 필요성이 절실하게 대두된다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 네거티브 피드백 루프로 피드백 전류를 제공하여 공정 변화에 따른 공통 모드 동작 전압의 변화를 효과적으로 보상하고, 차동 증폭기의 공통 모드 동작 전압을 용이하게 설정하는 것을 목적으로 한다.
또한, 본 발명은 게인(gain), 주파수 특성(frequency characteristic), 안정성(stability)이 향상되고, 출력단의 스윙폭 및 선형 동작 영역이 증대된 새로운 차동 증폭기 및 이를 위한 액티브 로드를 제공하는 것을 목적으로 한다.
또한, 본 발명은 네거티브 피드백 경로에 저항을 삽입하여 트랜스컨덕턴스(transconductance) 등 트랜지스터의 특성에 대한 공정 변화에 따른 증폭기의 게인이나 대역폭의 변화를 줄이는 것을 목적으로 한다.
또한, 본 발명은 저전압에서도 넓은 대역폭 및 높은 게인을 제공하여 초광대역(Ultra Wideband; UWB) 어플리케이션에 효과적으로 적용될 수 있는 차동 증폭기 및 이를 위한 액티브 로드를 제공하는 것을 목적으로 한다.
상기의 목적을 달성하고 종래기술의 문제점을 해결하기 위하여, 본 발명의 일 실시예에 따른 차동 증폭기는, 차동 입력 신호에 따라 차동 전류를 생성하는 차동 입력부 및 상기 차동 전류에 따라 차동 출력 신호를 생성하는 액티브 로드를 포함하는 것을 특징으로 한다. 액티브 로드는 각각 제1 및 제2 네거티브 피드백 루프를 포함하고 상기 차동 전류에 대한 부하로 기능하여 상기 차동 출력 신호를 생성하는 제1 및 제2 액티브 로드부, 및 피드백 전류를 제공하는 피드백 전류원을 포함하고 상기 피드백 전류를 상기 제1 액티브 로드부 및 제2 액티브 로드부로 제공하여 공통 모드 피드백 경로를 형성하는 공통 모드 피드백부를 포함하는 것을 특징으로 한다.
이 때, 차동 증폭기는 상기 차동 출력 신호를 버퍼링하는 출력 버퍼(output buffer)를 더 포함할 수 있다. 예를 들어, 출력 버퍼는 소스 폴로워(Source Follower) 회로를 이용하여 구현될 수 있다.
또한, 본 발명의 일 실시예에 따른 액티브 로드는 각각 제1 및 제2 네거티브 피드백 루프를 포함하여 부하로 기능하는 제1 및 제2 액티브 로드부 및 피드백 전류를 제공하는 피드백 전류원을 포함하고, 상기 피드백 전류를 상기 제1 액티브 로드부 및 제2 액티브 로드부로 제공하여 공통 모드 피드백(Common Mode Feedback; CMFB)을 제공하는 공통 모드 피드백부를 포함하는 것을 특징으로 한다.
이 때, 네거티브 피드백 루프는 두 개의 트랜지스터의 쌍을 포함할 수 있다. 예를 들어, 네거티브 피드백 루프는 피모스 트랜지스터와 엔모스 트랜지스터의 쌍을 포함할 수 있다.
이 때, 공통 모드 피드백(Common Mode Feedback; CMFB)은 높은 게인을 가지는 차동 회로에서도 공통 모드 동작 포인트를 안정적으로 설정할 수 있도록 한다. 즉, 공통 모드 피드백은 특정 요인에 의한 바이어스 포인트(bias point) 변화를 억제하는 역할을 한다.
이 때, 액티브 로드(active load)는 상기 피드백 전류의 크기를 조절하여 상기 제1 및 제2 액티브 로드부의 출력노드의 공통 모드 전압 또는 차동 증폭기의 공통 모드 전압을 조절할 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 3은 본 발명의 일 실시예에 따른 차동 증폭기의 블록도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 차동 증폭기는 차동 입력부(310) 및 액티브 로드(320)를 포함한다. 실시예에 따라, 차동 증폭기는 도 3에 도시된 것과 같이 출력 버퍼(330)를 더 포함할 수 있다.
차동 입력부(310)는 차동 입력 신호에 따라 차동 전류를 생성한다. 차동 입력부(310)는 다양한 형태로 구현될 수 있다. 예를 들어, 차동 입력부(310)는 각각 차동 입력 신호가 게이트에 인가되고 소스가 바이어스 전류원에 연결된 두 개의 엔모스 트랜지스터들을 이용하여 구현될 수도 있고, 피모스 트랜지스터와 엔모스 트랜지스터가 직렬로 연결되어 구성된 인버터(inverter)를 이용하여 구현될 수도 있다.
도 4는 도 3에 도시된 차동 입력부(310)의 일 예의 회로도이다.
도 4를 참조하면, 차동 입력부는 두 개의 엔모스 트랜지스터(410, 420)들 및 전류원(Iss)을 포함한다.
두 개의 엔모스 트랜지스터들(410, 420)의 게이트에는 차동 입력 신호(Vin)가 인가된다. 이 때, 두 개의 엔모스 트랜지스터들(410, 420) 각각의 드레인에는 차동 입력 신호(Vin)에 따라 차동 전류가 흐르게 된다. 즉, 두 개의 엔모스 트랜지스터들(410, 420)의 게이트에 인가되는 전압의 변화에 따라 엔모스 트랜지스터들(410, 420)의 드레인 전류인 차동 전류가 변하게 된다.
전류원(Iss)은 차동 입력부의 바이어스 포인트(bias point)를 잡아주는 역할을 한다. 전류원(Iss)은 다양한 방법으로 구현될 수 있다. 예를 들어, 전류원(Iss)은 모스(MOS; Metal Oxide Semiconductor) 트랜지스터를 이용한 전류 미러(current mirror)를 이용하여 구현될 수 있다.
다시 도 3을 참조하면, 액티브 로드(320)는 차동 입력부(310)에서 발생된 차동 전류에 따라 차동 출력 신호를 생성하여 액티브 로드(320)의 출력 노드들(Nn, Np)로 출력되도록 한다.
이 때, 액티브 로드(320)는 제1 및 제2 액티브 로드부 및 공통 모드 피드백부를 포함한다.
제1 및 제2 액티브 로드부는 각각 액티브 로드(320)의 출력 노드들(Nn, Np) 중 하나에 연결되는 네거티브 피드백 루프를 포함한다. 이 때, 네거티브 피드백 루프는 두 개의 트랜지스터 쌍을 포함할 수 있다. 제1 및 제2 액티브 로드부는 상기 차동 전류에 대한 부하로 기능하여 상기 차동 출력 신호를 생성한다.
공통 모드 피드백부는 피드백 전류를 제공하는 피드백 전류원을 포함한다. 이 때, 피드백 전류는 상기 제1 액티브 로드부 및 제2 액티브 로드부로 제공되어 공통 모드 피드백 경로를 형성하게 된다. 이 때, 공통 모드 피드백부는 피드백 저항들을 포함할 수 있다.
도 3에 도시된 차동 증폭기는 피드백 전류의 크기를 조절하여 차동 증폭기의 공통 모드 전압을 조절할 수 있어 트랜지스터 등의 공정 변화에 따른 차동 증폭기의 동작 전압 변화를 효과적으로 보상할 수 있다.
도 5는 도 3에 도시된 액티브 로드의 일 예의 회로도이다.
도 5를 참조하면, 액티브 로드는 액티브 로드부들(510, 520) 및 공통 모드 피드백부(530)를 포함한다.
액티브 로드부들(510, 520)은 각각 네거티브 피드백 루프를 포함하고, 차동 입력부에 의해서 제공되는 차동 전류에 대한 부하로 기능하여 차동 출력 신호를 생성한다.
출력의 일부를 입력 쪽으로 되돌려 보내는 것을 피드백(feedback)이라 하고, 출력의 변화를 줄이는 방향으로 설정된 피드백을 네거티브 피드백(negative feedback)이라고 한다. 네거티브 피드백은 증폭기의 안정성을 높이고, 선형 특성을 증대시키고, 주파수 특성을 향상시키며, 입력 임피던스를 증가시키고 출력 임피던스를 낮추는 등의 효과가 있어서 아날로그 회로에서 매우 유용하게 활용된다.
액티브 로드부(510)는 피모스 트랜지스터(511), 엔모스 트랜지스터(512), 로드 전류원(513) 및 커패시터(C1)를 포함한다.
피모스 트랜지스터(511)의 소스는 전원전압(VDD)에 연결되고, 게이트는 노드(N1)에 연결된다.
엔모스 트랜지스터(512)의 드레인은 전원전압(VDD)에 연결되고, 게이트는 피모스 트랜지스터(511)의 드레인에 연결된다.
로드 전류원(513)은 엔모스 트랜지스터(512)의 소스 및 접지전위 사이에 연결된다.
커패시터(C1)는 전원전압(VDD) 및 노드(N1) 사이에 연결된다.
이하에서, 액티브 로드부(510)의 네거티브 피드백 경로에 대해서 설명한다. 노드(N1)의 전압이 하강하면, 액티브 로드부(510)의 출력 노드(Nn)에 흐르는 전류가 증가하게 된다. 이는 피모스 트랜지스터(511)의 게이트 및 소스 사이의 전압차가 증가하기 때문이다. 액티브 로드부(510)의 출력 노드(Nn)에 흐르는 전류가 증가하면, 피모스 트랜지스터(511)의 드레인과 소스 사이의 전압차가 작아지게 되어 액티브 로드부(510)의 출력 노드(Nn)의 전압이 상승하게 된다. 액티브 로드부(510)의 출력 노드(Nn)의 전압이 상승하게 되면 엔모스 트랜지스터(512)의 게이트에 인가되는 전압이 상승하므로 엔모스 트랜지스터(512)의 드레인에 흐르는 전류가 상승하게 된다. 엔모스 트랜지스터(512)의 드레인에 흐르는 전류가 상승하면 엔모스 트랜지스터(512)의 드레인과 소스 사이의 전압차가 작아지게 되어 엔모스 트랜지스터(512)의 소스 단자의 전압이 상승하게 된다. 엔모스 트랜지스터(512)의 소스 단자의 전압이 상승하면 노드(N1)의 전압이 상승하게 되고 따라서 액티브 로드부(510)의 출력 노드(Nn)에 흐르는 전류가 감소하게 된다.
한편, 액티브 로드부(520)는 피모스 트랜지스터(521), 엔모스 트랜지스터(522), 로드 전류원(523) 및 커패시터(C2)를 포함한다.
피모스 트랜지스터(521)의 소스는 전원전압(VDD)에 연결되고, 게이트는 노드(N2)에 연결된다.
엔모스 트랜지스터(522)의 드레인은 전원전압(VDD)에 연결되고, 게이트는 피모스 트랜지스터(521)의 드레인에 연결된다.
로드 전류원(523)은 엔모스 트랜지스터(522)의 소스 및 접지전위 사이에 연결된다.
커패시터(C2)는 전원전압(VDD) 및 노드(N2) 사이에 연결된다.
이하에서, 액티브 로드부(520)의 네거티브 피드백 경로에 대해서 설명한다. 노드(N2)의 전압이 하강하면, 액티브 로드부(520)의 출력 노드(Np)에 흐르는 전류가 증가하게 된다. 이는 피모스 트랜지스터(521)의 게이트 및 소스 사이의 전압차가 증가하기 때문이다. 액티브 로드부(520)의 출력 노드(Np)에 흐르는 전류가 증가하면, 피모스 트랜지스터(521)의 드레인과 소스 사이의 전압차가 작아지게 되어 액티브 로드부(520)의 출력 노드(Np)의 전압이 상승하게 된다. 액티브 로드부(520)의 출력 노드(Np)의 전압이 상승하게 되면 엔모스 트랜지스터(522)의 게이트에 인가되는 전압이 상승하므로 엔모스 트랜지스터(522)의 드레인에 흐르는 전류가 상승하게 된다. 엔모스 트랜지스터(522)의 드레인에 흐르는 전류가 상승하면 엔모스 트랜지스터(522)의 드레인과 소스 사이의 전압차가 작아지게 되어 엔모스 트랜지스터(522)의 소스 단자의 전압이 상승하게 된다. 엔모스 트랜지스터(522)의 소 스 단자의 전압이 상승하면 노드(N2)의 전압이 상승하게 되고 따라서 액티브 로드부(520)의 출력 노드(Np)에 흐르는 전류가 감소하게 된다.
이와 같이, 액티브 로드부들(510, 520)은 네거티브 피드백 루프를 포함하여 회로가 안정적으로 동작하도록 하고, 넓은 대역폭을 가질 수 있도록 한다.
커패시터들(C1, C2)은 다양한 방법으로 구현될 수 있다. 예를 들어, 커패시터들(C1, C2)은 MIM(Metal Insulator Metal) 커패시터 또는 PIP(Poly Insulator Poly) 커패시터일 수 있다. 또한 커패시터들(C1, C2)은 드레인과 소스가 연결된 모스 트랜지스터를 이용하여 구현될 수도 있다.
공통 모드 피드백부(530)는 피드백 전류를 제공하는 피드백 전류원(531)을 포함하고, 피드백 전류를 액티브 로드부들(510, 520)로 제공하여 공통 모드 피드백 경로를 형성한다.
도 5에 도시된 실시예예서 공통 모드 피드백부(530)는 피드백 전류원(531) 이외에도 피드백 저항들(532, 533, 534, 535)을 포함한다.
이 때, 피드백 저항(532)은 피드백 저항(534)과, 피드백 저항(533)은 피드백 저항(535)과 그 크기가 실질적으로 동일할 수 있다.
피드백 저항(532)은 엔모스 트랜지스터(512)의 소스 및 노드(N1) 사이에 연결된다.
피드백 저항(533)은 노드(N1) 및 피드백 전류원(531)의 제1 단자 사이에 연결된다.
피드백 저항(534)은 엔모스 트랜지스터(522)의 소스 및 노드(N2) 사이에 연 결된다.
피드백 저항(535)은 노드(N2) 및 피드백 전류원(531)의 상기 제1 단자 사이에 연결된다.
피드백 전류원(531)의 제2 단자는 전원전압(VDD)에 연결된다.
피드백 저항들(532, 533, 534, 535)이 삽입됨으로써, 차동 증폭기의 게인이 향상되고, 출력 전압 스윙 범위가 넓어진다. 또한, 피드백 저항들(532, 533, 534, 535)의 비가 대역폭(bandwidth)을 결정하는 주요 인자가 되므로, 트랜지스터의 트랜스컨덕턴스 등의 공정 변화에 따른 대역폭의 변화가 줄어든다.
도 6은 도 5에 도시된 액티브 로드의 주파수 특성 그래프를 나타낸 도면이다.
도 6에서 R1은 도 5에 도시된 피드백 저항들(533, 535)의 크기이고, R2는 피드백 저항들(532, 534)의 크기이며, gmp는 도 5에 도시된 피모스 트랜지스터들(511, 521)의 트랜스컨덕턴스이고, gmn은 엔모스 트랜지스터(512, 522)의 트랜스컨덕턴스이다.
도 6을 참조하면, 주파수 변화에 따른, 도 5에 도시된 액티브 로드의 출력 저항의 변화 추이를 알 수 있다. 통상적으로 차동 증폭기의 게인은 출력 저항에 따라 결정되므로 출력 저항이 커지면 차동 증폭기의 게인도 커지고, 출력 저항이 작아지면 차동 증폭기의 게인도 작아진다.
도 6에 도시된 바와 같이, 액티브 로드의 출력 저항(게인) 및 대역폭이 피드 백 저항들에 의해서 결정되므로 트랜지스터의 트랜스컨덕턴스 등의 공정 변화에 따른 출력 저항(게인) 및 대역폭의 변화를 줄일 수 있다.
도 7은 도 3에 도시된 출력 버퍼의 일 예의 회로도이다.
도 7을 참조하면, 출력 버퍼는 소스 폴로워(source follower) 트랜지스터들(711, 712) 및 전류원들(721, 722)로 구현된다.
소스 폴로워는 큰 입력 저항 및 낮은 출력 저항을 가지므로 출력 버퍼나 레벨 쉬프터(level shifter)에 유용하게 사용된다.
소스 폴로워 트랜지스터들(711, 712)의 게이트를 통하여 입력된 전압 변화는 소스 폴로워 트랜지스터들(711, 712)의 소스인 출력단(Vout)으로 거의 그대로 출력되므로 소스 폴로워 트랜지스터들(711, 712)을 이용하여 적절하게 버퍼링된 출력 신호를 얻을 수 있다.
도 8은 종래 기술에 따른 차동 증폭기 및 본 발명에 따른 차동 증폭기의 주파수 특성 그래프를 나타낸 도면이다.
도 8을 참조하면, 본 발명에 따른 액티브 로드를 사용한 경우의 주파수 변화에 따른 게인 변화(830) 및 종래 기술에 따른 액티브 로드를 사용한 경우의 주파수 변화에 따른 게인 변화들(810, 820)이 도시되어 있는 것을 알 수 있다.
도 8에서 곡선(810)은 도 2에 도시된 종래 기술에 따른 액티브 로드(210, 220)를 사용한 경우의 주파수 변화에 따른 게인의 변화를 나타낸 것이고, 곡선(820)은 도 1에 도시된 종래 기술에 따른 액티브 로드를 사용한 경우의 주파수 변화에 따른 게인 변화를 나타낸 것이며, 곡선(830)은 도 5에 도시된 액티브 로드를 사용한 경우의 주파수 변화에 따른 게인 변화를 나타낸 것이다.
도 8에 도시된 바와 같이, 종래 기술에 비하여 도 5에 도시된 본 발명의 일 실시예에 따른 액티브 로드를 사용한 경우에 게인과 대역폭이 향상되는 것을 알 수 있다.
특히, 도 5에 도시된 본 발명의 일 실시예에 따른 액티브 로드를 사용하는 경우의 게인이 26.6dB정도여서, 도 2에 도시된 액티브 로드를 사용하는 경우의 게인인 22dB에 비하여 약 25%정도나 게인이 향상된다.
이상에서 도 3 내지 도 5 및 도 7의 실시예를 중심으로 본 발명을 설명하였으나, 본 발명의 기술사상은 도 3 내지 도 5 및 도 7의 실시예에 한하는 것이 아니다. 특히, 본 발명의 차동 입력부 및 출력 버퍼는 도 4 및 도 7에 도시된 실시예 이외에도 다양한 방법에 의하여 구현될 수 있는 것이며, 어떤 방법으로 차동 입력부 및 출력 버퍼를 구현하든지, 네거티브 피드백 루프를 포함하는 액티브 로드부 및 피드백 전류원을 포함하는 공통 모드 피드백부를 포함하는 액티브 로드를 이용하는 한 본 발명의 기술사상의 범위를 벗어나는 것으로 볼 수 없다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
본 발명의 차동 증폭기 및 액티브 로드는 네거티브 피드백 루프로 피드백 전류를 제공하여 공정 변화에 따른 공통 모드 동작 전압의 변화를 효과적으로 보상하고, 차동 증폭기의 공통 모드 동작 전압을 용이하게 설정할 수 있다.
또한, 본 발명은 게인, 주파수 특성, 안정성이 향상되고, 출력단의 스윙폭 및 선형 동작 영역이 증대된 새로운 차동 증폭기 및 이를 위한 액티브 로드를 제공할 수 있다.
또한, 본 발명은 네거티브 피드백 경로에 저항을 삽입하여 트랜스컨덕턴스(transconductance) 등 트랜지스터의 특성에 대한 공정 변화에 따른 증폭기의 게인이나 대역폭의 변화를 줄일 수 있다.
또한, 본 발명은 저전압에서도 넓은 대역폭 및 높은 게인을 제공하여 초광대역(Ultra Wideband; UWB) 어플리케이션에 효과적으로 적용될 수 있다.

Claims (16)

  1. 차동 입력 신호에 따라 차동 전류를 생성하는 차동 입력부; 및
    상기 차동 전류에 따라 차동 출력 신호를 생성하는 액티브 로드를 포함하고,
    상기 액티브 로드는
    각각 제1 및 제2 네거티브 피드백 루프를 포함하고, 상기 차동 전류에 대한 부하로 기능하여 상기 차동 출력 신호를 생성하는 제1 및 제2 액티브 로드부; 및
    피드백 전류를 제공하는 피드백 전류원을 포함하고, 상기 피드백 전류를 상기 제1 액티브 로드부 및 제2 액티브 로드부로 제공하여 공통 모드 피드백 경로를 형성하는 공통 모드 피드백부
    를 포함하는 것을 특징으로 하는 차동 증폭기.
  2. 제1항에 있어서,
    상기 차동 증폭기는 상기 피드백 전류의 크기를 조절하여 상기 차동 증폭기의 공통 모드 전압을 조절하는 것을 특징으로 하는 차동 증폭기.
  3. 제1항에 있어서,
    상기 제1 및 제2 네거티브 피드백 루프는 각각 엔모스 트랜지스터 및 피모스 트랜지스터의 쌍을 포함하는 것을 특징으로 하는 차동 증폭기.
  4. 제1항에 있어서,
    상기 제1 액티브 로드부는
    소스가 전원전압에 연결되고, 게이트가 제1 노드에 연결되는 제1 피모스 트랜지스터;
    드레인이 상기 전원전압에 연결되고, 게이트가 상기 제1 피모스 트랜지스터의 드레인에 연결되는 제1 엔모스 트랜지스터;
    상기 제1 엔모스 트랜지스터의 소스 및 접지전위 사이에 연결되는 제1 로드 전류원; 및
    상기 전원전압 및 상기 제1 노드 사이에 연결되는 제1 커패시터를 포함하는 것을 특징으로 하는 차동 증폭기.
  5. 제4항에 있어서,
    상기 제2 액티브 로드부는
    소스가 상기 전원전압에 연결되고, 게이트가 제2 노드에 연결되는 제2 피모스 트랜지스터;
    드레인이 상기 전원전압에 연결되고, 게이트가 상기 제2 피모스 트랜지스터의 드레인에 연결되는 제2 엔모스 트랜지스터;
    상기 제2 엔모스 트랜지스터의 소스 및 상기 접지전위 사이에 연결되는 제2 로드 전류원; 및
    상기 전원전압 및 상기 제2 노드 사이에 연결되는 제2 커패시터를 포함하는 것을 특징으로 하는 차동 증폭기.
  6. 제5항에 있어서,
    상기 공통 모드 피드백부는
    상기 제1 엔모스 트랜지스터의 소스 및 상기 제1 노드 사이에 연결된 제1 피드백 저항;
    상기 제1 노드 및 상기 피드백 전류원의 한 쪽 단자 사이에 연결된 제2 피드백 저항;
    상기 제2 엔모스 트랜지스터의 소스 및 상기 제2 노드 사이에 연결된 제3 피드백 저항; 및
    상기 제2 노드 및 상기 피드백 전류원의 한 쪽 단자 사이에 연결된 제4 피드백 저항
    을 더 포함하고,
    상기 피드백 전류원의 다른 한 쪽 단자는 상기 전원전압에 연결되는 것을 특징으로 하는 차동 증폭기.
  7. 제6항에 있어서,
    상기 제1 피드백 저항 및 제3 피드백 저항은 그 크기가 동일하고, 상기 제2 피드백 저항 및 제4 피드백 저항은 그 크기가 동일한 것을 특징으로 하는 차동 증폭기.
  8. 제1항에 있어서,
    상기 차동 증폭기는
    상기 차동 출력 신호를 버퍼링하는 출력 버퍼를 더 포함하는 것을 특징으로 하는 차동 증폭기.
  9. 제8항에 있어서,
    상기 출력 버퍼는 소스 폴로워(Source Follower) 회로를 이용하여 구현되는 것을 특징으로 하는 차동 증폭기.
  10. 각각 제1 및 제2 네거티브 피드백 루프를 포함하여 부하로 기능하는 제1 및 제2 액티브 로드부; 및
    피드백 전류를 제공하는 피드백 전류원을 포함하고, 상기 피드백 전류를 상기 제1 액티브 로드부 및 제2 액티브 로드부로 제공하여 공통 모드 피드백 경로를 형성하는 공통 모드 피드백부
    를 포함하는 것을 특징으로 하는 액티브 로드.
  11. 제10항에 있어서,
    상기 액티브 로드는 상기 피드백 전류의 크기를 조절하여 상기 제1 및 제2 액티브 로드부의 출력노드의 공통 모드 전압을 조절하는 것을 특징으로 하는 액티 브 로드.
  12. 제10항에 있어서,
    상기 제1 및 제2 네거티브 피드백 루프는 각각 엔모스 트랜지스터 및 피모스 트랜지스터의 쌍을 포함하는 것을 특징으로 하는 액티브 로드.
  13. 제10항에 있어서,
    상기 제1 액티브 로드부는
    소스가 전원전압에 연결되고, 게이트가 제1 노드에 연결되는 제1 피모스 트랜지스터;
    드레인이 상기 전원전압에 연결되고, 게이트가 상기 제1 피모스 트랜지스터의 드레인에 연결되는 제1 엔모스 트랜지스터;
    상기 제1 엔모스 트랜지스터의 소스 및 접지전위 사이에 연결되는 제1 로드 전류원; 및
    상기 전원전압 및 상기 제1 노드 사이에 연결되는 제1 커패시터를 포함하는 것을 특징으로 하는 액티브 로드.
  14. 제13항에 있어서,
    상기 제2 액티브 로드부는
    소스가 상기 전원전압에 연결되고, 게이트가 제2 노드에 연결되는 제2 피모 스 트랜지스터;
    드레인이 상기 전원전압에 연결되고, 게이트가 상기 제2 피모스 트랜지스터의 드레인에 연결되는 제2 엔모스 트랜지스터;
    상기 제2 엔모스 트랜지스터의 소스 및 상기 접지전위 사이에 연결되는 제2 로드 전류원; 및
    상기 전원전압 및 상기 제2 노드 사이에 연결되는 제2 커패시터를 포함하는 것을 특징으로 하는 액티브 로드.
  15. 제14항에 있어서,
    상기 공통 모드 피드백부는
    상기 제1 엔모스 트랜지스터의 소스 및 상기 제1 노드 사이에 연결된 제1 피드백 저항;
    상기 제1 노드 및 상기 피드백 전류원의 한 쪽 단자 사이에 연결된 제2 피드백 저항;
    상기 제2 엔모스 트랜지스터의 소스 및 상기 제2 노드 사이에 연결된 제3 피드백 저항; 및
    상기 제2 노드 및 상기 피드백 전류원의 한 쪽 단자 사이에 연결된 제4 피드백 저항
    을 더 포함하고,
    상기 피드백 전류원의 다른 한 쪽 단자는 상기 전원전압에 연결되는 것을 특징으로 하는 액티브 로드.
  16. 제15항에 있어서,
    상기 제1 피드백 저항 및 제3 피드백 저항은 그 크기가 동일하고, 상기 제2 피드백 저항 및 제4 피드백 저항은 그 크기가 동일한 것을 특징으로 하는 액티브 로드.
KR1020050102785A 2005-10-31 2005-10-31 차동 증폭기 및 이를 위한 액티브 로드 KR100693821B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050102785A KR100693821B1 (ko) 2005-10-31 2005-10-31 차동 증폭기 및 이를 위한 액티브 로드
US11/396,546 US7312660B2 (en) 2005-10-31 2006-04-04 Differential amplifier and active load for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050102785A KR100693821B1 (ko) 2005-10-31 2005-10-31 차동 증폭기 및 이를 위한 액티브 로드

Publications (1)

Publication Number Publication Date
KR100693821B1 true KR100693821B1 (ko) 2007-03-12

Family

ID=37995493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050102785A KR100693821B1 (ko) 2005-10-31 2005-10-31 차동 증폭기 및 이를 위한 액티브 로드

Country Status (2)

Country Link
US (1) US7312660B2 (ko)
KR (1) KR100693821B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819119B1 (ko) 2006-01-09 2008-04-04 삼성전자주식회사 초광대역 응용을 위한 필터의 ｃｍｏｓ 증폭기 및 그 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067666A (ja) * 2005-08-30 2007-03-15 Alps Electric Co Ltd Ａｇｃ回路
US8035447B2 (en) * 2007-08-21 2011-10-11 Qualcomm, Incorporated Active circuits with load linearization
US7936214B2 (en) * 2008-03-28 2011-05-03 Medtronic, Inc. Third order derivative distortion cancellation for ultra low power applications
US8183922B2 (en) * 2009-11-17 2012-05-22 Atmei Rousset S.A.S. Differential pair with constant offset
JP5136587B2 (ja) * 2010-04-01 2013-02-06 株式会社デンソー 増幅回路、信号処理回路および半導体集積回路装置
DE202015009751U1 (de) * 2014-12-05 2019-11-26 Analog Devices Inc. Lastschaltkreis mit hoher Verstärkung für ein Differenzialpaar unter Verwendung von Verarmungsmodustransistoren
US9520872B2 (en) * 2014-12-23 2016-12-13 Qualcomm Incorporated Linear equalizer with variable gain
EP3314760B1 (en) * 2016-05-12 2024-01-24 Huawei Technologies Co., Ltd. Tunable filter
IT201600119588A1 (it) 2016-11-25 2018-05-25 St Microelectronics Srl Procedimento per accendere e spegnere un amplificatore di potenza, relativo circuito amplificatore di potenza, sistema e prodotto informatico
CN107733378A (zh) * 2017-11-07 2018-02-23 杭州城芯科技有限公司 一种电流复用低功耗前馈运算放大器电路
CN110912540B (zh) * 2019-12-06 2024-07-02 南京德睿智芯电子科技有限公司 一种低动态失配的高速预放大锁存比较器
US11689201B2 (en) 2021-07-26 2023-06-27 Qualcomm Incorporated Universal serial bus (USB) host data switch with integrated equalizer
CN116683872B (zh) * 2023-06-08 2024-01-19 上海韬润半导体有限公司 一种双平衡混频器电路、集成电路及其实现方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102755A (ja) * 1991-10-08 1993-04-23 Nec Corp 差動増幅器
JPH06196945A (ja) * 1992-12-24 1994-07-15 Toshiba Corp 差動増幅回路
JPH1131929A (ja) 1997-07-10 1999-02-02 Toshiba Microelectron Corp 差動増幅器
KR19990028187A (ko) * 1997-09-30 1999-04-15 윤종용 바이어스 전류 공유 및 자동 이득 제어를 하는 2단 차동 마이크로웨이브 증폭기

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4568885A (en) * 1985-04-29 1986-02-04 Motorola, Inc. Fully differential operational amplifier with D.C. common-mode feedback
US4958133A (en) * 1989-11-13 1990-09-18 Intel Corporation CMOS complementary self-biased differential amplifier with rail-to-rail common-mode input-voltage range
US5227714A (en) 1991-10-07 1993-07-13 Brooktree Corporation Voltage regulator
FR2694463B1 (fr) * 1992-07-30 1994-10-21 Sgs Thomson Microelectronics Amplificateur différentiel CMOS à contre-réaction de mode commun.
US5331210A (en) * 1993-03-16 1994-07-19 Tektronix, Inc. Differential CMOS peak detection circuit
US5847607A (en) * 1996-12-19 1998-12-08 National Semiconductor Corporation High speed fully differential operational amplifier with fast settling time for switched capacitor applications
US6566961B2 (en) * 2001-03-30 2003-05-20 Institute Of Microelectronics Wide-band single-ended to differential converter in CMOS technology
KR100468358B1 (ko) 2002-05-29 2005-01-27 인티그런트 테크놀로지즈(주) 이득 곡선의 기울기 특성이 향상된 가변 이득 증폭기
KR100499856B1 (ko) 2002-12-10 2005-07-07 한국전자통신연구원 가변 이득 증폭기
KR100499858B1 (ko) 2002-12-10 2005-07-08 한국전자통신연구원 가변 이득 증폭기
KR100499855B1 (ko) 2002-12-12 2005-07-07 한국전자통신연구원 가변 이득 증폭기
US6750704B1 (en) * 2003-01-09 2004-06-15 Motorola, Inc. Offset compensated differential amplifier
US6864728B1 (en) * 2003-02-28 2005-03-08 Xilinx, Inc. Frequency multiplier and amplification circuit
KR100633770B1 (ko) * 2005-01-05 2006-10-13 삼성전자주식회사 공통모드 피드백 회로를 구비한 아이피투 교정회로 및아이피투 교정방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102755A (ja) * 1991-10-08 1993-04-23 Nec Corp 差動増幅器
JPH06196945A (ja) * 1992-12-24 1994-07-15 Toshiba Corp 差動増幅回路
JPH1131929A (ja) 1997-07-10 1999-02-02 Toshiba Microelectron Corp 差動増幅器
KR19990028187A (ko) * 1997-09-30 1999-04-15 윤종용 바이어스 전류 공유 및 자동 이득 제어를 하는 2단 차동 마이크로웨이브 증폭기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819119B1 (ko) 2006-01-09 2008-04-04 삼성전자주식회사 초광대역 응용을 위한 필터의 ｃｍｏｓ 증폭기 및 그 방법
US7482871B2 (en) 2006-01-09 2009-01-27 Samsung Electronics Co., Ltd. CMOS amplifier of filter for ultra wideband application and method of the same

Also Published As

Publication number Publication date
US20070096820A1 (en) 2007-05-03
US7312660B2 (en) 2007-12-25

Similar Documents

Publication Publication Date Title
KR100693821B1 (ko) 차동 증폭기 및 이를 위한 액티브 로드
US7187235B2 (en) Class AB rail-to-rail operational amplifier
US7298210B2 (en) Fast settling, low noise, low offset operational amplifier and method
US6577184B2 (en) Switched-capacitor, common-mode feedback circuit for a differential amplifier without tail current
US7719361B2 (en) Differential amplifier with current source controlled through differential feedback
KR101159045B1 (ko) 레귤레이티드 캐스코드 회로 및 이를 구비하는 증폭기
US7295071B1 (en) High speed, high DC gain and wide dynamic range amplifier
US7728669B2 (en) Output stage circuit and operational amplifier thereof
US10574200B2 (en) Transconductance amplifier
US9401679B1 (en) Apparatus and method for improving power supply rejection ratio
US8339200B2 (en) Wide-swing telescopic operational amplifier
US8031002B2 (en) Buffer amplifier
US20050162198A1 (en) Operational amplifier including low DC gain wideband feed forward circuit and high DC gain narrowband gain circuit
JP2006157644A (ja) カレントミラー回路
US7443238B2 (en) Amplifier stage, operational amplifier and method for amplifying a signal
US20110215869A1 (en) Partial cascode in combination with full cascode operational transconductance amplifier
US11658626B2 (en) Split miller compensation in two-stage differential amplifiers
US5477189A (en) Operational amplifier with high slew rate
JP4571431B2 (ja) 信号増幅回路
US6903607B2 (en) Operational amplifier
US6933784B2 (en) Output stage for high gain and low distortion operational amplifier
KR20040050591A (ko) 가변 이득 증폭기
US20230361729A1 (en) Class-ab stabilization
US11664774B2 (en) Operational amplifier using single-stage amplifier with slew-rate enhancement and associated method
US20240039478A1 (en) Circuit with a pseudo class-ab structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 14