DE202015009751U1

DE202015009751U1 - Lastschaltkreis mit hoher Verstärkung für ein Differenzialpaar unter Verwendung von Verarmungsmodustransistoren

Info

Publication number: DE202015009751U1
Application number: DE202015009751.0U
Authority: DE
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 2014-12-05
Filing date: 2015-12-04
Publication date: 2019-11-26
Anticipated expiration: 2025-12-05
Also published as: EP3228002A1; US20160164517A1; US10284194B2; WO2016090248A1

Abstract

Verarmungsmodusdifferentialpaarverstärkungsstufe, die Folgendes aufweist:ein Differentialpaar aus Verarmungsmodustransistoren, einschließlich eines ersten und eines zweiten Transistors, wobei die Transistoren ein Gate, eine Source und einen Drain aufweisen, wobei das Differentialpaar an der Source jedes Transistors gekoppelt ist, wobei ein gemeinsamer Knoten gebildet wird; undeine aktive Last einschließlich eines oder mehrerer Verarmungsmodustransistoren, der/die elektrisch mit wenigstens einem der Drains der Verarmungsmodustransistoren des Differentialpaars gekoppelt ist/sind.

Description

PRIORITÄT
Die vorliegende Anmeldung beansprucht die Priorität der vorläufigen U.S.-Patentanmeldung Nr. 62/087,987 , eingereicht am 5. Dezember 2014, welche hiermit durch Bezugnahme in ihrer Gesamtheit aufgenommen wird.
GEBIET DER ERFINDUNG
Die Erfindung betrifft allgemein Verarmungsmodustransistoren und insbesondere betrifft die Erfindung eine Differentialpaarverstärkungsstufe unter Verwendung von Verarmungsmodustransistoren, wie etwa Galliumnitrid-Transistoren.
HINTERGRUND DER ERFINDUNG
Wie es sich für einen Durchschnittsfachmann versteht, befinden sich Verarmungsmodusfeldeffekttransistoren in einem „Ein“-Zustand, wenn die Gate-Spannung gleich der Source-Spannung des Transistors ist, so dass ein Strom durch die Drain-Source-Verbindungsstelle des Transistors fließen wird. Eine Verarmungsmodusvorrichtung kann „aus“-geschaltet werden, wenn die Gate-Spannung um die Schwellenspannung unterhalb der Source-Spannung gebracht wird, wenn ein Stromfluss durch den Drain-Source-Übergang des Transistors stoppt.
Manche Fertigungstechnologien sind entweder technisch oder bezüglich der Kosten auf eine Fertigung von nur Verarmungsmodusfeldeffekttransistoren beschränkt Zum Beispiel ist Galliumnitrid (GaN) derzeitig eine solche Fertigungstechnologie.
Eine Gestaltung analoger integrierter Schaltkreise in einer Galliumnitrid(GaN)-Fertigungstechnologie gewinnt aufgrund ihrer signifikanten Vorteile gegenüber Silicium langsam an Zugkraft. Insbesondere profitiert eine GaN-Fertigungstechnologie unter anderem von hoher Bandbreite, einem Hochtemperaturbetrieb und hohen Durchbruchspannungen. Dies liegt größtenteils in der Tatsache begründet, dass GaN eine höhere Bandlückenspannung als Silicium (3,49 eV im Vergleich zu 1,1 eV) und ein höheres kritisches Durchbruchfeld (3 MV/ cm im Vergleich zu 0,3 MV / cm) aufweist. Zur gleichen Zeit hat die Fertigung von GaN-Schaltkreisen auf einem Silicium(Si)-Substrat die Technologie erschwinglich und für einen breiten Bereich von Anwendungen anwendbar gemacht.
Die Vielfalt an Auswahlmöglichkeiten bei den GaN-Transistor-Vorrichtungen ist jedoch beschränkt. Während n-Typ-Verarmungs- und -Anreicherungsmodusvorrichtungen verfügbar sind, sind p-Typ-GaN-Vorrichtungen nicht verfügbar, weil sie aufgrund fundamentaler physikalischer Vorrichtungsprobleme eine schlechte Leistungsfähigkeit aufweisen. Daher besteht die Herausforderung darin, analoge Schaltkreise nur unter Verwendung von n-Typ-Verarmungs- und -Anreicherungsmodusvorrichtungen zu fertigen.
1 zeigt schematisch einen elementaren analogen Schaltkreis nach dem Stand der Technik - einen Verstärkungsblock, der Ansteuerungslastvorrichtungen 105, 106 eines Differentialpaars 100, 101 aufweist. Dieser Block stellt ein Differentialsignal bereit, während Gleichtaktsignale unterdrückt werden. Es ist zum Konstruieren eines breiten Bereichs von analogen Hochleitungsschaltkreisen wichtig, die höchste differentielle Verstärkung aus diesem Schaltkreis zu erlangen.
Ein Differentialpaar aus zwei Transistoren 100 und 101 kann, wenn sie aus Silicium gebildet sind und in einem Anreicherungsmodus arbeiten, wie jene in 1 gezeigten, mit einem breiten Bereich von Lastvorrichtungsauswahlmöglichkeiten belastet werden. Eine Auswahlmöglichkeit verwendet Lastwiderstände 220, 221 und ist schematisch in 2 gezeigt. Dieser Schaltkreis weist eine schlechte Verstärkung auf, weil die Widerstände 220, 221 nicht ausreichend groß gemacht werden können, da der Widerstand den DC-Bias-Strom leiten muss, weswegen die Widerstände klein sein müssen. Idealerweise könnte dieser Schaltkreis einen Stromspiegel (aus einer Stromerfassungs- 331 und einer Stromquellenvorrichtung 332 gefertigt) für die Lastvorrichtungen des Differentialpaars 300, 301, wie in 3 gezeigt, aufweisen.
Die hohe Ausgangsimpedanz der Stromquelle 332 stellt normalerweise eine gute differentielle Verstärkung bereit, während die Stromquelle den DC-Bias-Strom nach Bedarf bereitstellt. In Silicium werden p-Typ-Transistoren 400, 401 typischerweise einfach zum Gestalten des Stromspiegels verwendet ( 4). Unerwünschterweise ist diese Option derzeit in dem GaN-Fertigungsprozess nicht verfügbar.
KURZDARSTELLUNG DER AUSFÜHRUNGSFORMEN
Ausführungsformen der Erfindung weisen eine Verarmungsmodusdifferentialpaarverstärkungsstufe auf. Die Verstärkungsstufe weist ein Differentialpaar aus Verarmungsmodustransistoren auf, einschließlich eines ersten und eines zweiten n-Typ-Transistors. Bei gewissen Ausführungsformen der Erfindung kann es sich bei dem Verarmungsmodustransistor um GaN(Galliumnitrid)-Feldeffekttransistoren handeln. Die Transistoren weisen ein Gate, eine Source und einen Drain auf und das Differentialpaar, das mit der Source jedes Transistors gekoppelt ist, bildet einen gemeinsamen Knoten. Die Verstärkungsstufe weist auch eine aktive Last einschließlich eines oder mehrerer Verarmungsmodustransistoren auf, der/die elektrisch mit wenigstens einem der Drains der Verarmungsmodustransistoren des Differentialpaars gekoppelt ist/sind.
Das Differentialpaar kann auch eine Konstantstromquelle aufweisen, die mit einem gemeinsamen Knoten des Differentialpaars gekoppelt ist. Die Stromquelle kann zum Vorspannen des Differentialpaars verwendet werden.
Bei Ausführungsformen der Erfindung weist die aktive Last eine Stromquelle auf, die aus einem dritten Verarmungsmodustransistor gebildet ist, der mit einem Widerstand gekoppelt ist. Die Stromquelle der aktiven Last koppelt das Gate des dritten Verarmungsmodustransistors elektrisch mit dem Drain des zweiten n-Typ-Verarmungsmodustransistors des Differentialpaars.
Bei noch einer anderen Ausführungsform der Erfindung weist die aktive Last einen Puffer auf, der aus wenigstens einem vierten Verarmungsmodustransistor gebildet ist, der die Drains des ersten und zweiten n-Typ-Verarmungsmodustransistors des Differentialpaars elektrisch koppelt. Der Puffer weist idealerweise eine im Wesentlichen einfache Verstärkung auf, die eine Zunahme der Ausgangsimpedanz bewirkt. Die Verstärkung des Puffers kann im Wesentlichen einfach sein, so dass eine beliebige Verstärkung zwischen 0,5 und 1 die Ausgangsimpedanz wenigstens verdoppeln und die Gesamtverstärkung erhöhen würde.
Der Puffer der aktiven Last kann als ein Source-Folger gebildet werden, bei dem ein Verarmungsmodustransistor sein Gate elektrisch mit der Stromquelle gekoppelt aufweist, die aus dem dritten Verarmungsmodustransistor gebildet ist. Der Source-Folger des Puffers bewirkt, dass die AC-Spannung an den Drains des Differentialpaars auf dem gleichen Potential verbleibt. Indem die AC-Spannung der Drains auf demselben Potential verbleibt, wird der Bias-Strom von dem gemeinsamen Knoten zwischen den zwei Seiten des Differentialpaars aufgeteilt.
Die Verstärkungsstufe kann ferner durch Erhöhen der Ausgangsimpedanz des Schaltkreises erhöht werden. Eine Kaskadenstufe kann zu der aktiven Last hinzugefügt werden, um eine feste Spannung oberhalb der Schwellenspannung des Verarmungsmodustransistor über den Drain von wenigstens der Source des Verarmungsmodustransistors aufrechtzuhalten, der den Source-Folger bildet.
Verarmungsmodustransistoren eines beliebigen Fertigungstyps können mit der hier beschriebenen Schaltkreistopologie verwendet werden, um eine Differentialpaarverstärkungsstufe zu erzeugen, und diese Verstärkungsstufe kann bei der Bildung eines Operationsverstärkers verwendet werden. Fertigungstechniken können zum Beispiel Silicium und Galliumnitrid einschließen. Ausführungsformen der vorliegenden Erfindung können in Anwendungen mit hoher Bandbreite und hoher Verstärkung verwendet werden und können mit hohen Spannungsversorgungen >50 V eingesetzt werden und bei hohen Temperaturen, wie etwa den Temperaturen, bei denen GaN-Schaltkreise bekanntlich funktionieren, arbeiten.
Bei noch einer anderen Ausführungsform der Erfindung ist das Differentialpaar aus einem n-Typ-Anreicherungsmodustransistor aufgebaut und weist die aktive Last nur n-Typ-Verarmungsmodustransistoren auf. Eine Verstärkungsverbesserung kann mit einem n-Typ-Verarmungsmodustransistor als ein Source-Folger erreicht werden, so dass die AC-Spannung der Drains des Differentialpaars gleich sind. Die Differentialpaarverstärkungsstufe kann ferner mit einer Kaskodenstufe verbessert werden, die bewirkt, dass ein Drain/Source-Übergang wenigstens eines n-Typ-Verarmungsmodustransistors in der aktiven Last eine konstante Spannung aufweist. Die konstante Spannung bewirkt, dass die Ausgangsimpedanz erhöht wird.
Figurenliste
Ein Fachmann versteht Vorteile verschiedener Ausführungsformen der Erfindung umfassender aunhand der folgenden „Beschreibung veranschaulichender Ausführungsformen“, die unter Bezugnahme auf die unmittelbar nachfolgend zusammengefassten Zeichnungen besprochen wird.

1 zeigt schematisch einen elementaren analogen Schaltkreis in Silicium nach dem Stand der Technik - einen Verstärkungsblock, der Differentialpaaransteuerungslastvorrichtungen aufweist.
2 zeigt schematisch einen siliciumbasierten Differentialschaltkreis nach dem Stand der Technik, der mit Widerständen belastet wird.
3 zeigt schematisch einen siliciumbasierten Differentialschaltkreis nach dem Stand der Technik mit einem Stromspiegel.
4 zeigt schematisch einen siliciumbasierten Schaltkreis nach dem Stand der Technik mit einem Stromspiegel, unter Verwendung von p-Typ-Transistoren.
5A zeigt schematisch einen beispielhaften Verarmungsmodustransistor mit einem Gate, einem Drain und einer Source.
5B zeigt schematisch einen beispielhaften Verarmungsmodustransistor, der durch Entfernen des Gates in einen Widerstand umgewandelt ist.
5C zeigt schematisch eine beispielhafte Stromquelle, die aus einem Verarmungsmodustransistor in Kombination mit einem Widerstand erzeugt ist, der mit dem Gate des Transistors gekoppelt ist.
5D zeigt schematisch eine Ausführungsform der vorliegenden Erfindung unter Verwendung von Verarmungsmodustransistoren, um ein Differentialpaar mit einer aktiven Last zu bilden, so dass der Strom auf beiden Seiten des Differentialpaars gleich ist.
5E zeigt schematisch eine Ausführungsform eines Verarmungsmodustransistorschaltkreises, der einen Puffer mit einer Verstärkung K nahe einer einfachen Verstärkung zum Bewirken, dass der Strom auf beiden Seiten des Differentialpaars gleich ist und die Drain-Spannung für beide Seiten des Differentialpaars gleich ist, aufweist.
6 zeigt schematisch eine Ausführungsform eines Verarmungsmodustransistorschaltkreises mit einem Source-Folger-Transistor, der erzwingt, dass die AC-Spannung an den Drains von zwei Transistoren des Differentialpaars gleich ist;
7 zeigt veranschaulichend die Gestaltung des High-Side-Stromspiegels unter Verwendung von Verarmungsmodusvorrichtungen gemäß veranschaulichenden Ausführungsformen der Erfindung;
8 zeigt schematisch eine vollständige Verstärkungsstufe, die das Differentialpaar mit dem High-Side-Stromspiegel unter Verwendung von Verarmungsmodusvorrichtungen gemäß veranschaulichenden Ausführungsformen der Erfindung zeigt;
9 ist ein Graph, der zeigt, dass eine getestete Version des Schaltkreises aus 8 ein Verstärkung-Bandbreite-Produkt von 40 MHz aufweist; und
10 ist ein Graph, der zeigt, dass eine getestete Version des Schaltkreises aus 8 eine differentielle DC-Verstärkung ohne Rückkopplung von näherungsweise 400 aufweist.

BESCHREIBUNG VON VERANSCHAULICHENDEN AUSFÜHRUNGSFORMEN
Ausführungsformen der vorliegenden Erfindung werden unter Verwendung von Verarmungsmodusfeldeffekttransistoren, wie etwa n-Typ-Galliumnitrid(GaN)-Feldeffekttransistoren, implementiert. Obwohl innerhalb der Patentschrift auf GaN-Transistoren verwiesen wird, sind Ausführungsformen der Schaltkreistopologie nicht auf GaN-Transistoren beschränkt. Vielmehr betreffen Ausführungsformen der vorliegenden Erfindung Verarmungsmodustransistoren und die Erzeugung einer Differentialpaarstufe mit hoher Verstärkung, die Verarmungsmodustransistoren aufweist, die über ein breites Frequenzband arbeiten, und als eine Verstärkungsstufe bei der Erzeugung eines Operationsverstärkers verwendet werden kann. 5A zeigt schematisch einen Verarmungsmodustransistor (z. B. einen GaN-n-Typ-Verarmungstransistor). Der Transistor ist ein Feldeffekttransistor, der eine Source, einen Drain und ein Gate enthält. Wie oben erklärt, befinden sich Verarmungsmodusfeldeffekttransistoren in einem „Ein“-Zustand, wenn die Gate-Spannung gleich der Source-Spannung des Transistors ist, so dass ein Strom durch die Drain-Source-Verbindungsstelle des Transistors fließen wird. Eine Verarmungsmodusvorrichtung kann „aus“-geschaltet werden, wenn die Gate-Spannung um die Schwellenspannung unterhalb der Source-Spannung gebracht wird, wenn ein Stromfluss durch den Drain-Source-Übergang des Transistors stoppt.
Wie in 5B gezeigt, kann ein Widerstand aus einem GaN-Transistor erzeugt werden, indem das Gate beseitigt wird, was einen Diffusionswiderstand produziert. Wie in 5C gezeigt, kann eine Stromquelle aus GaN-n-Typ-Transistoren gebildet werden, indem eine Schwellenspannung über einen GaN-Diffusionswiderstand erzwungen wird, indem eine Seite des Widerstands mit dem Gate eines n-Typ-Transistors gekoppelt wird, während die andere Seite des Widerstands mit der Source des Transistors gekoppelt ist. Die GaN-Stromquelle zwischen dem Drain und dem Gate des Transistors verhält sich bis zu näherungsweise 150 V an dem Drain des Transistors als eine Stromquelle. Variationen der Stromquelle liegen hauptsächlich in den Variationen der Schwellenspannungen der GaN-Transistoren begründet. Die Ausgangsimpedanz einer GaN-Stromquelle beträgt näherungsweise 3 MΩ und kann mit einem Satz von kaskodierten Transistoren auf mehr als 20 MΩ erhöht werden.
Wie bei der beispielhaften Stromquelle in 5C gezeigt, wird die Stromquelle gebildet, indem die Schwellenspannung über den Diffusionswiderstand erzwungen wird. Bei diesem Beispiel liegt das Gate des Verarmungsmodustransistors J1 auf Masse und beträgt das Potential an der Source des Transistors J1 unter der Annahme, dass der Transistor ein GaN-n-Typ-Verarmungstransistor ist, näherungsweise 3,5 V. Dementsprechend ziehen die Transistoren einen konstanten Strom gleich 3,5 V/Verarmungsmoduswiderstandswert.
Beispiele für eine Stromquelle mit einen Satz von kaskodierten Transistoren sind in 7 gezeigt. Die kaskodierten Transistoren helfen dabei, die Ausgangsimpedanz der Verstärkungsstufe zu erhöhen. Das Verhalten der Stromquelle kann
5D zeigt schematisch eine Ausführungsform der vorliegenden Erfindung, bei der die Ausgangsimpedanz eines unsymmetrischen Verarmungsmodusdifferentialpaars r_ds ist und die Transkonduktanz des Differentialpaars g_m1 ist. Die Differentialspannungsverstärkung ist g_m1 × r_ds. Die Ausgangsimpedanz des Differentialpaars ist durch die Ausgangsimpedanz der Vorrichtung 501 beschränkt.
Die Ausgangsimpedanz einer Seite des Differentialpaars kann weiter erhöht werden, indem die zwei Drains des Differentialpaars auf dem gleichen Potential gehalten werden. In 5E hält ein Puffer 503 mit einer Verstärkung K (nahe einer einfachen Verstärkung) die AC-Drain-Spannungen nahe beieinander. In dieser Konfiguration gilt: $R_{o u t} = \frac{r_{d s}}{(1 - K)}$
Für K nahe bei 1 kann die Ausgangsimpedanz zunehmend signifikant werden. Der Ausdruck „im Wesentlichen einfach“ wird in dieser Patentschrift und den angehängten Ansprüchen verwendet und der Ausdruck verweist auf Werte von K nahe bei 1, einschließlich K = 0,5 bis zu K = 1. Bei K = 0,5 wird die Spannungsverstärkung verdoppelt, da die Ausgangsimpedanz verdoppelt wird. Außerdem verbessern veranschaulichende Ausführungsformen ferner diese Gestaltung durch eine doppelte Kaskodierung der Stromquelle, wie unten beschrieben ist.
Bei einer veranschaulichenden Implementierung, die in 6 gezeigt ist, erzwingt der Source-Folger-Transistor Q3 (603), dass die AC-Spannung an dem Drain von Q1 (601) und Q2 (600) gleich ist. Wie einem Durchschnittsfachmann bekannt ist, folgt die AC-Source-Spannung von Q3 (603) (die auch die AC-Drain-Spannung von Q1 (601) ist) in einem Source-Folger-Schaltkreis der AC-Spannung an dem Gate des Transistors Q3. Bei dieser Konfiguration ist die Spannungsverstärkung: $A_{v} = g_{m 1} \times \frac{r_{d s 1}}{\frac{(1 + g_{m 1} r_{d s 1})}{(1 + g_{m 2} r_{d s 2})} - \frac{g_{m 3} r_{d s 3}}{(1 + g_{m 3} r_{d s 3})}}$
Wobei

gm1 die Transkonduktanz der Vorrichtung Q1 ist,
rds1 die Drain-zu-Source-Impedanz der Vorrichtung Q1 ist,
gm2 die Transkonduktanz der Vorrichtung Q2 ist,
rds2 die Drain-zu-Source-Impedanz der Vorrichtung Q2 ist,
gm3 die Transkonduktanz der Vorrichtung Q3 ist,
rds3 die Drain-zu-Source-Impedanz der Vorrichtung Q3 ist.

Dieser Ausdruck wird unter der Annahme, dass alle Transistoren gleich bemessen sind, zu (g_mr_ds)² reduziert. Dementsprechend hat diese Technik die differentielle Verstärkung des Blocks quadriert. Bei veranschaulichenden Ausführungsformen sind Q1-Q3 und J1-J4 n-Typ-Verarmungsmodus-GaN-FETs.
7 zeigt die Gestaltung des High-Side-Stromspiegels unter Verwendung von GaN-Verarmungsmodusvorrichtungen gemäß veranschaulichenden Ausführungsformen der Erfindung. Die obere Schiene des Schaltkreises ist mit einer Spannungsquelle, wie etwa einer Konstantspannungsquelle, gekoppelt, die typischerweise als Vdd bezeichnet ist. Eine Vorrichtung J1 und ein Widerstand R1 werden verwendet, um eine einfache Stromquelle, wie später erklärt, zu realisieren. Eine Vorrichtung J2 implementiert die Verstärkungsverbesserung für das Differentialpaar. Eine Vorrichtung J3 und J4 werden verwendet, um eine feste Spannung (z. B. etwa 2 V_T) über den/die Drain-Source von J2 und J1 aufrechtzuhalten und die Ausgangsimpedanz weiter zu verbessern. Aus 7 wird die Ausgangsspannung zurück zu dem Gate des Transistors J1 gespeist. Aufgrund dessen, dass die Schwellenspannung des Verarmungsmodustransistors näherungsweise 3 V beträgt, beträgt die Spannung der Source von J1 Vo plus näherungsweise 3 V. Diese Spannung wird auch an dem Gate des Transistors J2 gesehen. Dementsprechend beträgt die Spannung an der Source von J2 Vo plus 2Vt, was Vo~+6 V ist. Diese Spannung speist das Gate des Transistors J4, der Teil des Kaskodenschaltkreises ist. Die Spannung an der Source von J4 ist Vo~+9 V. Die Source-Spannung des J4-Transistors ist die gleiche Spannung wie die Gate-Spannung des Transistors J3. Daher beträgt die Source-Spannung des Transistors J3 Vo~+12 V. Infolgedessen sind die Drain-zu-Source-Spannungen der Transistoren J1 und J2 unabhängig von der Ausgangsspannung im Wesentlichen konstant bei 2 Vt oder 6 V.
Es versteht sich, dass die Ausgangsimpedanz durch Halten der Spannung über den Drain-Source-Übergang auf einem konstanten Wert weiter erhöht wird. Wenn die Vorrichtungen grob mit der gleichen Stromdichte vorgespannt werden, ist die Ausgangsimpedanz des High-Side-Stromspiegels an dem Ausgang gleich g_mr_ds ².
8 zeigt schematisch die vollständige Verstärkungsstufe, die das Differentialpaar (Q1, Q2) mit dem High-Side-Stromspiegel (J1-J4 und R) gemäß veranschaulichenden Ausführungsformen der Erfindung zeigt. Das Differentialpaar Q1 und Q2 kann jeweils ein n-Typ-Transistor sein. Bei einer alternativen Ausführungsform kann das Differentialpaar Q1 und Q2 aus n-Typ-Anreicherungsmodusvorrichtungen konstruiert sein. Alle der verbleibenden Transistoren in einer solchen Ausführungsform (J1-J4) würden n-Typ-Verarmungsmodustransistoren bleiben. Die Ausführungsform würde ähnlich dem Schaltkreis wirken, der nur n-Typ-Verarmungsmodustransistoren verwendet.
Der Schaltkreis aus 8 wurde gefertigt und Messungen zeigten, dass diese Eingangsstufe eine differentielle DC-Verstärkung von 400, wie in 10 gezeigt, und ein Verstärkung-Bandbreite-Produkt von 40 MHz bei einer Leistungsversorgung von 150 V, wie in 9 gezeigt, aufweist. Der obige Schaltkreis ist einer der wichtigen Arten zum Verbessern der differentiellen Verstärkung eines Differentialpaars unter Verwendung von nur n-Typ-GaN-Verarmungsmodusvorrichtungen in einem GaN-Fertigungsprozess.
Obwohl die obigen Offenbarung verschiedene beispielhafte Ausführungsformen der Erfindung offenbart, ist es offensichtlich, dass ein Fachmann verschiedene Modifikationen vornehmen kann, die manche der Vorteile der Erfindung erzielen werden, ohne von dem wahren Schutzumfang der Erfindung abzuweichen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 62087987 [0001]

Claims

Verarmungsmodusdifferentialpaarverstärkungsstufe, die Folgendes aufweist: ein Differentialpaar aus Verarmungsmodustransistoren, einschließlich eines ersten und eines zweiten Transistors, wobei die Transistoren ein Gate, eine Source und einen Drain aufweisen, wobei das Differentialpaar an der Source jedes Transistors gekoppelt ist, wobei ein gemeinsamer Knoten gebildet wird; und eine aktive Last einschließlich eines oder mehrerer Verarmungsmodustransistoren, der/die elektrisch mit wenigstens einem der Drains der Verarmungsmodustransistoren des Differentialpaars gekoppelt ist/sind.
Verarmungsmodusdifferentialpaarverstärkungsstufe nach Anspruch 1, der ferner eine Konstantstromquelle aufweist, die mit dem gemeinsamen Knoten des Differentialpaars gekoppelt ist.
Verarmungsmodusdifferentialpaarverstärkungsstufe nach Anspruch 2, wobei die aktive Last eine Stromquelle aufweist, die aus einem dritten Verarmungsmodustransistor gebildet ist, der mit einem Widerstand gekoppelt ist, wobei die Stromquelle das Gate des dritten Verarmungsmodustransistors elektrisch mit dem Drain des zweiten Verarmungsmodustransistors koppelt.
Verarmungsmodusdifferentialpaarverstärkungsstufe nach Anspruch 3, wobei die aktive Last einen Puffer aufweist, der aus wenigstens einem vierten Verarmungsmodustransistor gebildet ist, der die Drains des ersten und zweiten Verarmungsmodustransistors des Differentialpaars elektrisch koppelt.
Verarmungsmodusdifferentialpaarverstärkungsstufe nach Anspruch 1, wobei die Transistoren Feldeffekttransistoren sind.
Verarmungsmodusdifferentialpaarverstärkungsstufe nach Anspruch 4, wobei der Puffer eine im Wesentlichen einfache Verstärkung aufweist.
Verarmungsmodusdifferentialpaarverstärkungsstufe nach Anspruch 6, wobei der vierte Verarmungsmodustransistor sein Gate elektrisch mit der Stromquelle gekoppelt aufweist, die aus dem dritten Verarmungsmodustransistor gebildet ist, der einen Source-Folger bildet.
Verarmungsmodusdifferentialpaarverstärkungsstufe nach Anspruch 7, wobei der Puffer während eines Betriebs der Verstärkungsstufe eine AC-Spannung an den Drains des Differentialpaars auf dem gleichen Potential hält.
Verarmungsmodusdifferentialpaarverstärkungsstufe nach Anspruch 8, wobei die aktive Last eine Kaskodenstufe aufweist, die aus wenigstens zwei zusätzlichen Verarmungsmodustransistoren gebildet ist.
Verarmungsmodusdifferentialpaarverstärkungsstufe nach Anspruch 9, wobei die Kaskodenstufe eine feste Spannung oberhalb der Schwellenspannung des Verarmungsmodustransistors an der Source von wenigstens dem vierten Verarmungsmodustransistor aufrechterhält, der den Source-Folger bildet.
Verarmungsmodusdifferentialpaarverstärkungsstufe nach Anspruch 1, wobei jeder Verarmungsmodustransistor ein n-Typ-Galliumnitrid-Verarmungsmodustransistor ist.
Galliumnitrid-Differentialpaarverstärkungsstufe, die Folgendes aufweist: ein Differentialpaar aus n-Typ-Galliumnitrid-Transistoren, einschließlich eines ersten und eines zweiten Transistors, wobei die Transistoren ein Gate, eine Source und einen Drain aufweisen, wobei das Differentialpaar an der Source jedes Transistors gekoppelt ist, wobei ein gemeinsamer Knoten gebildet wird; und eine aktive Last einschließlich einer Stromquelle, die aus einem dritten n-Typ-Galliumnitrid-Transistor gebildet ist, der mit einem Widerstand gekoppelt ist, wobei die Stromquelle das Gate des dritten n-Typ-Galliumnitrid-Transistors elektrisch mit dem Drain des zweiten n-Typ-Galliumnitrid-Transistors koppelt und ein Puffer, der aus wenigstens einem vierten n-Typ-Galliumnitrid-Transistor gebildet ist, die Drains des ersten und zweiten n-Typ-Galliumnitrid-Transistors des Differentialpaars mit der gleichen AC-Spannung koppelt.
Galliumnitrid-Differentialpaarverstärkungsstufe nach Anspruch 12, wobei die aktive Last eine Kaskodenstufe aufweist, die aus wenigstens zwei zusätzlichen n-Typ-Galliumnitrid-Transistoren gebildet ist.
Galliumnitrid-Differentialpaarverstärkungsstufe nach Anspruch 13, wobei die Kaskodenstufe eine feste Spannung über den Drain und die Source des vierten Verarmungstransistors aufrechterhält, der den Source-Folger bildet, wodurch die Ausgangsimpedanz der Galliumnitrid-Differentialpaarverstärkungsstufe im Vergleich zu der Differentialpaarverstärkungsstufe ohne die Kaskodenstufe erhöht wird.
Differentialpaarverstärkungsstufe, die Folgendes aufweist: ein Differentialpaar aus n-Typ-Anreicherungsmodustransistoren, einschließlich eines ersten und eines zweiten Transistors, wobei die Transistoren ein Gate, eine Source und einen Drain aufweisen, wobei das Differentialpaar an der Source jedes Transistors gekoppelt ist, wobei ein gemeinsamer Knoten gebildet wird; und eine aktive Last, die elektrisch mit wenigstens einem der Drains der n-Typ-Anreicherungsmodustransistoren des Differentialpaars gekoppelt ist, wobei die aktive Last nur n-Typ-Verarmungsmodustransistoren enthält.
Differentialpaarverstärkungsstufe nach Anspruch 15, wobei die aktive Last eine Stromquelle aufweist, die aus einem n-Typ-Verarmungsmodustransistor gebildet ist, der mit einem Widerstand gekoppelt ist.
Differentialpaarverstärkungsstufe nach Anspruch 16, wobei die aktive Last einen Puffer mit einem n-Typ-Verarmungsmodustransistor zum Koppeln der Drains der Transistoren des Differentialpaars derart aufweist, dass sie die gleiche AC-Spannung aufweisen.
Differentialpaarverstärkungsstufe nach Anspruch 17, wobei der Puffer eine im Wesentlichen einfache Verstärkung aufweist.
Differentialpaarverstärkungsstufe nach Anspruch 18, wobei die aktive Last eine Kaskodenstufe aufweist, die aus wenigstens zwei n-Typ-Verarmungsmodustransistoren gebildet ist.
Differentialpaarverstärkungsstufe nach Anspruch 19, wobei die Kaskodenstufe eine feste Spannung über einen Drain-Source-Übergang des Verarmungsmodustransistors in dem Puffer aufrechterhält.
Differentialpaarverstärkungsstufe, die Folgendes aufweist: ein Differentialpaar aus Transistoren, einschließlich eines ersten und eines zweiten Transistors, wobei jeder des ersten und zweiten Transistors ein Gate, eine Source und einen Drain aufweisen, wobei das Differentialpaar an der Source des ersten und zweiten Transistors gekoppelt ist, wobei ein gemeinsamer Knoten gebildet wird; und eine aktive Last einschließlich einer Stromquelle und eines Puffers; wobei die Stromquelle einen dritten Transistor und einen Widerstand aufweist, wobei der Widerstand zwischen dem Drain des zweiten Transistors und einer Source des dritten Transistors gekoppelt ist, und wobei das Gate des dritten Transistors mit dem Drain des zweiten Transistors gekoppelt ist und wobei der Puffer einen vierten Transistor aufweist, der eine Source mit dem Drain des ersten Transistors verbunden und ein Gate mit der Source des dritten Transistors verbunden aufweist, wobei die aktive Last ferner eine Kaskodenstufe aufweist, die aus wenigstens einem fünften Transistor und einem sechsten Transistor gebildet ist, wobei die Kaskodenstufe so ausgebildet ist, dass ein Gate des fünften Transistors mit einer Source des sechsten Transistors gekoppelt ist und die Source des vierten Transistors mit einem Gate des sechsten Transistors gekoppelt ist.
Differentialpaarverstärkungsstufe nach Anspruch 21, der ferner eine Konstantstromquelle aufweist, die mit dem gemeinsamen Knoten des Differentialpaars gekoppelt ist.
Differentialpaarverstärkungsstufe nach Anspruch 21 oder 22, wobei der Puffer eine Verstärkung K aufweist, wobei K ein Wert nahe 1 ist, einschließlich K = 0,5 bis zu K = 1.
Differentialpaarverstärkungsstufe nach Anspruch 23, wobei der Puffer dazu ausgebildet ist, die AC-Spannungen an den Drains des ersten und zweiten Transistors während eines Betriebs der Verstärkungsstufe auf dem gleichen Potential zu halten.
Differentialpaarverstärkungsstufe nach einem der Ansprüche 21--24, wobei das Differentialpaar aus Transistoren n-Typ-Verarmungsmodustransistoren oder n-Typ-Anreicherungsmodustransistoren ist.
Differentialpaarverstärkungsstufe nach einem der Ansprüche 21--25, wobei der dritte, vierte, fünfte und sechste Transistor n-Typ-Verarmungsmodustransistoren sind.