DE112014007000B4

DE112014007000B4 - Operationsverstärkerschaltung

Info

Publication number: DE112014007000B4
Application number: DE112014007000.9T
Authority: DE
Inventors: Takayuki Nakai
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2014-09-29
Filing date: 2014-09-29
Publication date: 2021-05-20
Anticipated expiration: 2034-09-30
Also published as: US20170213831A1; JP6320546B2; US9953980B2; JPWO2016051473A1; WO2016051473A1; DE112014007000T5

Abstract

Operationsverstärkerschaltung (200-1), die eine Ausgangsverstärkerstufe (202-1) aufweist, welche eine erste Spannung einer Differenzverstärkerstufe verstärkt, die die erste Spannung ausgibt, und die eine Spannung ausgibt, die verstärkt ist, und zwar von einem Ausgangsanschluss, wobei die Ausgangsverstärkerstufe (202-1) Folgendes aufweist:
- einen ersten n-MOSFET (109), in welchem eine erste p-Wanne (PW1) ausgebildet ist, wobei ein Gate und ein Drain, die kurzgeschlossen sind, mit einem ersten Knoten (N(1)) verbunden sind, und eine Source mit einem zweiten Knoten (N(2)) verbunden ist;
- einen zweiten n-MOSFET (110), in welchem eine zweite p-Wanne (PW2) ausgebildet ist, wobei ein Gate mit dem ersten Knoten (N(1)) verbunden ist, ein Drain mit einem ersten Referenzanschluss verbunden ist, und eine Source mit dem Ausgangsanschluss verbunden ist;
- einen ersten p-MOSFET (107), in welchem eine erste n-Wanne (NW1) ausgebildet ist, wobei ein Gate und ein Drain, die kurzgeschlossen sind, mit einem dritten Knoten (N(3)) verbunden sind, und eine Source mit dem zweiten Knoten (N(2)) verbunden ist; und
- einen zweiten p-MOSFET (108), in welchem eine zweite n-Wanne (NW2) ausgebildet ist, wobei ein Gate mit dem dritten Knoten (N(3)) verbunden ist, ein Drain mit einem zweiten Referenzanschluss verbunden ist, und eine Source mit dem Ausgangsanschluss verbunden ist, wobei die erste p-Wanne (PW1) und die zweite p-Wanne (PW2) mit einem vierten Knoten (N(4)) verbunden sind,
wobei die erste n-Wanne (NW1) und die zweite n-Wanne (NW2) mit einem fünften Knoten (N(5)) verbunden sind,
und wobei zumindest einer von dem vierten Knoten (N(4)) und dem fünften Knoten (N(5)) mit dem Ausgangsanschluss verbunden ist.

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft eine Operationsverstärkerschaltung, insbesondere eine Operationsverstärkerschaltung mit einer Gegentakt-Sourcefolger-Schaltung der Klasse AB als eine Ausgangsverstärkerstufe.
Stand der Technik
Als eine Technik, die dazu imstande ist, den Stromverbrauch in einem Vorspannungszustand zu verringern und den maximalen Ausgangsstrom zu einem Zeitpunkt zu erhöhen, wenn eine Last in einer Operationsverstärkerschaltung betrieben wird, hat man eine Technik zur praktischen Verwendung in Betrieb genommen, welche dafür sorgt, dass eine Ausgangsverstärkerstufe in einer Operationsverstärkerschaltung in einem Klasse-AB-Modus arbeitet (z. B. Nicht-Patentliteratur 1).
Als Operationsverstärkerschaltung mit einem Klasse-AB-Ausgang gibt es eine Operationsverstärkerschaltung, die eine Gegentakt-Sourcefolger-Schaltung verwendet. Die Operationsverstärkerschaltung, die die herkömmliche Gegentakt-Sourcefolger-Schaltung verwendet, hat ein dahingehendes Problem, dass der Ausgangsspannungs-Bereich schmal ist und dass sich die Frequenzeigenschaften verschlechtern.
Die EP 2 472 723 A1 und die EP 1 518 322 B1 betreffen beispielsweise konventionelle Operationsverstärkerschaltungen, die eine Ausgangsverstärkerstufe mit einem ersten n-MOSFET, einem zweiten n-MOSFET, einem ersten p-MOSFET und einem zweiten p-MOSFET aufweisen, welche eine erste Spannung einer Differenzverstärkerstufe verstärkt, die die erste Spannung ausgibt, und die eine Spannung ausgibt, die verstärkt ist, und zwar von einem Ausgangsanschluss.
Stand der Technik
Nicht-Patentliteratur
Nicht-Patentliteratur 1: „CMOS Analog Circuit Design Second Edition“, S. 224, P. E. Allen, D. R. Holberg, Oxford.
Zusammenfassung der Erfindung
Technisches Problem
Die vorliegende Erfindung zielt darauf ab, eine Operationsverstärkerschaltung anzugeben, welche die Verschlechterung von Frequenzeigenschaften unterbindet und es verhindert, dass der Bereich einer Ausgangsspannung schmaler gemacht wird.
Lösung des Problems
Insbesondere wird die der vorliegenden Erfindung zugrundeliegende Aufgabe durch eine Operationsverstärkerschaltung gemäß dem Gegenstand des unabhängigen Patentanspruchs 1 gelöst. Weitere vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen 2 bis 8 angegeben.
Eine Operationsverstärkerschaltung der vorliegenden Erfindung weist eine Ausgangsverstärkerstufe auf, die eine erste Spannung einer Differenzverstärkerstufe verstärkt, die die erste Spannung ausgibt, und die eine Spannung ausgibt, die verstärkt ist, und zwar von einem Ausgangsanschluss.
Die Ausgangsverstärkerstufe weist Folgendes auf:

einen ersten n-MOSFET, in welchem eine erste p-Wanne ausgebildet ist, wobei ein Gate und ein Drain, die kurzgeschlossen sind, mit einem ersten Knoten verbunden sind, und eine Source mit einem zweiten Knoten verbunden ist;
einen zweiten n-MOSFET, in welchem eine zweite p-Wanne ausgebildet ist, wobei ein Gate mit dem ersten Knoten verbunden ist, ein Drain mit einem ersten Referenzanschluss verbunden ist, und eine Source mit dem Ausgangsanschluss verbunden ist;
einen ersten p-MOSFET, in welchem eine erste n-Wanne ausgebildet ist, wobei ein Gate und ein Drain, die kurzgeschlossen sind, mit einem dritten Knoten verbunden sind, und eine Source mit dem zweiten Knoten verbunden ist; und
einen zweiten p-MOSFET, in welchem eine zweite n-Wanne ausgebildet ist, wobei ein Gate mit dem dritten Knoten verbunden ist, ein Drain mit einem zweiten Referenzanschluss verbunden ist, und eine Source mit dem Ausgangsanschluss verbunden ist.

Die erste p-Wanne und die zweite p-Wanne sind mit einem vierten Knoten verbunden,
die erste n-Wanne und die zweite n-Wanne sind mit einem fünften Knoten verbunden,
und zumindest einer von dem vierten Knoten und dem fünften Knoten ist mit dem Ausgangsanschluss verbunden.
Vorteilhafte Wirkung der Erfindung
Gemäß der vorliegenden Erfindung ist es möglich, eine Operationsverstärkerschaltung anzugeben, welche die Verschlechterung von Frequenzeigenschaften unterbindet und es verhindert, dass der Bereich einer Ausgangsspannung schmaler wird.
Figurenliste

1 ist ein Diagramm einer ersten Ausführungsform, welches ein Schaltungsdiagramm einer Operationsverstärkerschaltung 200 ist.
2 ist ein Diagramm der ersten Ausführungsform, welches ein Schaltungsdiagramm einer Operationsverstärkerschaltung 210 ist.
3 ist ein Diagramm der ersten Ausführungsform, welches ein Schaltungsdiagramm einer Operationsverstärkerschaltung 200-1 ist.
4 ist ein Diagramm der ersten Ausführungsform, welches ein Grund-Schaltungsdiagramm inklusive der Konfiguration einer Ausgangsverstärkerstufe 202-1 ist.
5 ist ein Diagramm der ersten Ausführungsform, das ein Diagramm ist, welches ein Beispiel einer Layout-Form des ersten p-MOSFETs 107 und des zweiten p-MOSFETs 108 der Operationsverstärkerschaltung 200-1 zeigt.
6 ist ein Diagramm der ersten Ausführungsform, welches ein Diagramm ist, das ein weiteres Beispiel der Layout-Form des ersten p-MOSFETs 107 und des zweiten p-MOSFETs 108 der Operationsverstärkerschaltung 200-1 zeigt.
7 ist ein Diagramm der ersten Ausführungsform, das ein Diagramm ist, welches ein Beispiel einer Layout-Form des ersten n-MOSFETs 109 und des zweiten n-MOSFETs 110 der Operationsverstärkerschaltung 200-1 zeigt.
8 ist ein Diagramm der ersten Ausführungsform, welches ein Diagramm ist, das ein weiteres Beispiel der Layout-Form des ersten n-MOSFETs 109 und des zweiten n-MOSFETs 110 der Operationsverstärkerschaltung 200-1 zeigt.
9 ist ein Diagramm der ersten Ausführungsform, welches ein Schaltungsdiagramm einer Operationsverstärkerschaltung 200-2 ist.

Beschreibung der Ausführungsformen
Erste Ausführungsform
Nachfolgend werden eine Operationsverstärkerschaltung 200 und eine Operationsverstärkerschaltung 200-1 beschrieben. In der folgenden Erläuterung wird eine Spannung als eine Spannung <VOUT> bezeichnet, und ein entsprechender Anschluss wird als ein Anschluss VOUT bezeichnet. Die Spannung <VOUT> stellt eine Spannung am Anschluss VOUT dar. Ferner hat die Spannung an einem Anschluss die gleiche Bedeutung wie das elektrische Potential des Anschlusses.
Beschreibung einer Konfiguration der Operationsverstärkerschaltung 200
1 zeigt eine Schaltungskonfiguration der Operationsverstärkerschaltung 200 mit einer Gegentakt-Sourcefolger-Schaltung als eine Voraussetzung der Operationsverstärkerschaltung 200-1 der ersten Ausführungsform. Die Gegentakt-Sourcefolger-Schaltung korrespondiert mit einem Bereich 202A einer Ausgangsverstärkerstufe 202 in 1. Die Operationsverstärkerschaltung 200 weist einen Differenz-Eingangsanschluss VIP als einen nicht-invertierenden Eingangsanschluss, einen Differenz-Eingangsanschluss VIM als einen invertierenden Eingangsanschluss, einen Vorspannungs-Eingangsanschluss VBIAS und den Ausgangsanschluss VOUT auf.
Die Operationsverstärkerschaltung 200 besitzt eine Differenzverstärkerstufe 201 und die Ausgangsverstärkerstufe 202. Die Differenzverstärkerstufe 201 verstärkt die Potentialdifferenz zwischen dem Differenz-Eingangsanschluss VIP und dem Differenz-Eingangsanschluss VIM, und sie gibt die erste Spannung <VA> ab. Die Ausgangsverstärkerstufe 202 verstärkt die erste Spannung <VA>, die von der Differenzverstärkerstufe 201 ausgegeben worden ist, und sie gibt die verstärkte Spannung von dem Ausgangsanschluss VOUT als eine Ausgangsspannung <VOUT> ab, die die zweite Spannung ist.
Die Differenzverstärkerstufe 201 besitzt einen n-MOSFET 100, ein Differenzialpaar 211 und eine aktive Last oder Wirklast 221. Der n-MOSFET 100 empfängt an dem Gate eine Vorspannung von dem Vorspannungs-Eingangsanschluss VBIAS, und er erzeugt einen Bias-Strom. Das Differenzialpaar 211 besitzt einen n-MOSFET 101 und einen n-MOSFET 102. Die aktive Last 221 besitzt einen p-MOSFET 103 und einen p-MOSFET 104.

(1) Die Ausgangsverstärkerstufe 202 weist den ersten n-MOSFET 109, den zweiten n-MOSFET 110, den ersten p-MOSFET 107, den zweiten p-MOSFET 108, den dritten n-MOSFET 105 und den dritten p-MOSFET 106 auf.
(2) Die Sources des zweiten n-MOSFETs 110 und des zweiten p-MOSFETs 108 sind mit dem Ausgangsanschluss VOUT verbunden.
(3) Der erste n-MOSFET 109 ist eine Nachbildung des zweiten n-MOSFETs 110.
(4) Der erste p-MOSFET 107 ist eine Nachbildung des zweiten p-MOSFETs 108.
(5) Der dritte p-MOSFET 106 empfängt am Gate die von der Differenzverstärkerstufe 201 ausgegebene erste Spannung <VA> und verstärkt sie.
(6) Der dritte n-MOSFET 105 empfängt an dem Gate eine Vorspannung von dem Vorspannungs-Eingangsanschluss VBIAS, und er erzeugt einen Bias-Strom.

(1) In der Ausgangsverstärkerstufe 202 ist ein Gate-Anschluss VGN des ersten n-MOSFETs 109 mit dem Drain des ersten n-MOSFETs 109 und dem Drain des dritten p-OSFETs 106 verbunden.
(2) Ein Gate-Anschluss VGP des ersten p-MOSFETs 107 ist mit dem Drain des ersten p-MOSFETs 107 und dem Drain des dritten n-MOSFETs 105 verbunden.
(3) Die Sources des ersten n-MOSFETs 109 und des ersten p-MOSFETs 107 sind miteinander verbunden.
(4) In dem zweiten n-MOSFET 110 und dem zweiten p-MOSFET 108 sind die Sources mit dem Ausgangsanschluss VOUT verbunden, die Gates sind mit dem Gate-Anschluss VGN und dem Gate-Anschluss VGP verbunden, und die Drains sind mit einem Energieversorgungsanschluss VDD bzw. einem Erdungsanschluss VSS verbunden.
(5) Ferner werden die Wannenpotentiale des ersten n-MOSFETs 109 und des zweiten n-MOSFETs 110 von den Erdungsanschlüssen VSS zugeführt.
(6) Die Wannenpotentiale des ersten p-MOSFETs 107 und des zweiten p-MOSFETs 108 werden von den Energieversorgungsanschlüssen VDD zugeführt.

In 1 erzeugen der erste n-MOSFET 109 und der erste p-MOSFET 107 eine Potentialdifferenz <VG> in Gleichung (1) wie folgt, korrespondierend zu dem Bias-Strom, der von dem dritten n-MOSFET 105 zwischen dem Gate-Anschluss VGN und dem Gate-Anschluss VGP zugeführt wird, und sie spannen den zweiten n-MOSFET 110 und den zweiten p-MOSFET 108 vor. $< VG > = < VGN > - < VGP >$
Das heißt, der erste n-MOSFET 109 und der erste p-MOSFET 107 wirken als Nachbildungen des zweiten n-MOSFETs 110 und des zweiten p-MOSFETs 108, und sie realisieren dadurch einen Klasse-AB-Betrieb. Hier haben die Gate-Breiten des ersten p-MOSFETs 107, des zweiten p-MOSFETs 108, des ersten n-MOSFETs 109 und des zweiten n-MOSFETs 110 jeweils die Werte W107, W108, W109 bzw. W110, und deren Gate-Längen sind jeweils L107, L108, L109 bzw. L110. Wenn die Gleichung (2) wie folgt aufgestellt wird, ist ferner der elektrische Strom, der durch den zweiten n-MOSFET 110 und den zweiten p-MOSFET 108 in einem Vorspannungszustand fließt, N-mal so groß wie der elektrische Strom, der durch den ersten n-MOSFET 109 und den ersten p-MOSFET 107 fließt. $\begin{array}{l} (W 108 / L 108) / (W 107 / L 107) \\ = (W 110 / L 110) / (W 109 / L 109) \\ = N ... Gleichtung (2) \end{array}$
Gemäß der in 1 dargestellten Konfiguration sind in der Ausgangsverstärkerstufe 202 die Wannenpotentiale des ersten p-MOSFETs 107 und des zweiten p-MOSFETs 108 mit dem Energieversorgungsanschluss VDD verbunden, und die Wannenpotentiale des ersten n-MOSFETs 109 und des zweiten n-MOSFETs 110 sind mit den Erdungsanschlüssen VSS verbunden, die auf einem Erdungspotential liegen. Andererseits liegen die Werte der Source-Potentiale des ersten p-MOSFETs 107, des zweiten p-MOSFETs 108, des ersten n-MOSFETs 109 und des zweiten n-MOSFETs 110 zwischen dem Erdungspotential und dem Potential der Energieversorgung. Da die p-n-Übergänge zwischen den Sources und den Wannen des ersten p-MOSFETs 107, des zweiten p-MOSFETs 108, des ersten n-MOSFETs 109 und des zweiten n-MOSFETs 110 in der umgekehrten Richtung vorgespannt sind, nimmt der Absolutwert der Schwellenspannung infolge eines Substrat-Vorspannungseffekts zu, und zwar im Vergleich zu dem Fall einer Null-Vorspannung, d. h. wenn die Source-Wannen-Spannung Null ist.
Damit der Operationsverstärkerschaltung 200, wie in 1 dargestellt, korrekt arbeitet, ist es hier notwendig, dass alle MOSFETs, die den Operationsverstärkerschaltung 200 bilden, in einem gesättigten Bereich mit starker Inversion arbeiten. Das heißt, es ist notwendig, den Betrieb in einem Zustand vorzunehmen, in welchem die Gate-Source-Spannung größer ist als die Schwellenspannung, und in welchem die Drain-Source-Spannung größer ist als ein Spannungswert, der erhalten wird, indem die Schwellenspannung von der Gate-Source-Spannung subtrahiert wird.
Wenn die Schwellenspannungen des MOSFETs zunehmen, wird daher der Bereich der Spannung kleiner, die von dem Ausgangsanschluss VOUT der Operationsverstärkerschaltung 200 ausgegeben wird, und die Beschränkungen zur Benutzung der Operationsverstärkerschaltung 200 werden größer. Um den Bereich der Ausgangsspannung der Operationsverstärkerschaltung 200 zu vergrößern, ist es notwendig, die Schwellenspannungen der MOSFETs zu verringern.
2 ist ein Schaltungsdiagramm der Operationsverstärkerschaltung 210. Bei der Operationsverstärkerschaltung 210 unterscheidet sich die Konfiguration der Ausgangsverstärkerstufe 203 von derjenigen der Ausgangsverstärkerstufe 202 gemäß 1. Um die Schwellenspannungen zu verringern, wie in der Ausgangsverstärkerstufe 203 gemäß 2 dargestellt, ist es wirksam, jede der Sourcen und Wannen des ersten p-MOSFETs 107, des zweiten p-MOSFETs 108, des ersten n-MOSFETs 109 und des zweiten n-MOSFETs 110 zu verbinden, so dass die Potentialdifferenzen zwischen Source und Wanne zu Null gemacht werden.
Wie in der Ausgangsverstärkerstufe 203 gemäß 2 gilt, wenn die Source und die Wanne verbunden sind, andererseits Folgendes: Da die parasitäre Kapazität eines p-n-Übergangsbereichs einer unteren Fläche und eines peripheren Bereichs der Wanne mit dem Source-Anschluss verbunden ist, verschlechtern sich die Frequenzeigenschaften. Insbesondere verursacht eine Zunahme der parasitären Kapazität der Source-Anschlüsse des ersten p-MOSFETs 107 und des ersten n-MOSFETs 109 eine Verschlechterung der Frequenzeigenschaften der Ausgangsverstärkerstufe 203.
Daher ist eine Konfiguration der Operationsverstärkerschaltung 200-1 in 3 dargestellt, welche es verhindert, dass der Bereich der Ausgangsspannung, die in der Operationsverstärkerschaltung 200 in 1 erzeugt wird, schmaler wird, und welche eine Verschlechterung der Frequenzeigenschaften unterbindet, die in der Operationsverstärkerschaltung 210 in 2 erzeugt werden.
Erläuterung der Konfiguration der Operationsverstärkerschaltung 200-1
3 ist ein Schaltungsdiagramm der Operationsverstärkerschaltung 200-1. Die Operationsverstärkerschaltung 200-1 besitzt eine Ausgangsverstärkerstufe 202-1, die die erste Spannung <VA> der Differenzverstärkerstufe 201 verstärkt, welche die erste Spannung <VA> ausgibt, und die die verstärkte Spannung als die zweiten Spannung von dem Ausgangsanschluss VOUT ausgibt. In der Operationsverstärkerschaltung 200-1 in 3 korrespondiert ein Bereich 202A-1 der Ausgangsverstärkerstufe 202-1 mit einer Gegentakt-Sourcefolger- Schaltung.
In 3 sind den Komponenten und Elementen, die äquivalent sind zu denjenigen der Operationsverstärkerschaltung 200 in 1, die gleichen Bezugszeichen zugewiesen. In der Operationsverstärkerschaltung 200-1 unterscheidet sich die Konfiguration der Ausgangsverstärkerstufe 202-1 von derjenigen in der Operationsverstärkerschaltung 200 gemäß 1. In 3 ist der Verbindungszustand von Wannen als eine Eigenschaft der Ausgangsverstärkerstufe 202-1 mit einer dicken Linie dargestellt. Die Ausgangsverstärkerstufe 202-1 ist durch eine Konfiguration gekennzeichnet, bei welcher die n-Wannen des ersten p-MOSFETs 107 und des zweiten p-MOSFETs 108 mit dem Ausgangsanschluss VOUT verbunden sind, und die p-Wannen des ersten n-MOSFETs 109 und des zweiten n-MOSFETs 110 mit dem Ausgangsanschluss VOUT verbunden sind, so dass die elektrischen Potentiale den n-Wannen und den p-Wannen zugeführt werden.
Die Ausgangsverstärkerstufe 202-1, wie in 3 dargestellt, ist ein konkretes Beispiel, und eine Grund-Schaltungskonfiguration inklusive der Konfiguration der Ausgangsverstärkerstufe 202-1 gemäß 3 ist in 4 dargestellt.
4 ist die Grund-Schaltungskonfiguration inklusive der Konfiguration der Ausgangsverstärkerstufe 202-1. 4 ist ein Diagramm, das ein Zuführungsverfahren der Wannenpotentiale veranschaulicht. Die Konfiguration der Ausgangsverstärkerstufe 202-1 wird unter Verwendung von 4 beschrieben. In 4 sind der erste p-MOSFET 107, der zweite p-MOSFET 108, der erste n-MOSFET 109, der zweiten n-MOSFET 110, der dritte n-MOSFET 105 und der dritte p-MOSFET 106 mit durchgezogenen Linien dargestellt, und die Verdrahtung ist mit einer gepunkteten Linie dargestellt.
Die Ausgangsverstärkerstufe 202-1, wie in 4 dargestellt, weist den ersten p-MOSFET 107, den zweiten p-MOSFET 108, den ersten n-MOSFET 109, den zweiten n-MOSFET 110, den dritten n-MOSFET 105 und den dritten p-MOSFET 106 auf, wie es auch der Fall bei der Ausgangsverstärkerstufe 202 ist.
(1) Die erste p-Wanne PW1 ist in dem ersten n-MOSFET 109 ausgebildet. In dem ersten n-MOSFET 109 sind das Gate und das Drain, die kurzgeschlossen sind, mit dem ersten Knoten N(1) verbunden, und die Source ist mit dem zweiten Knoten N(2) verbunden. In 3 korrespondiert der Gate-Anschluss VGN des ersten n-MOSFETs 109 mit dem ersten Knoten N(1), und beispielsweise der Source-Anschluss des ersten n-MOSFETs 109 korrespondiert mit dem zweiten Knoten N(2).
(2) Die zweite p-Wanne PW2 ist in dem zweiten n-MOSFET 110 ausgebildet. In dem zweiten n-MOSFET 110 ist das Gate mit dem ersten Knoten N(1) verbunden, das Drain ist mit dem ersten Referenzanschluss 231 verbunden, und die Source ist mit dem Ausgangsanschluss VOUT verbunden. In 3 korrespondiert der Energieversorgungsanschluss VDD mit dem ersten Referenzanschluss 231.
(3) Die erste n-Wanne NW1 ist in dem ersten p-MOSFET 107 ausgebildet. In dem ersten p-MOSFET 107 sind das Gate und das Drain, die kurzgeschlossen sind, mit dem dritten Knoten N(3) verbunden, und die Source ist mit dem zweiten Knoten N(2) verbunden. In 3 korrespondiert der Gate-Anschluss VGP des ersten p-MOSFETs 107 mit dem dritten Knoten N(3).
(4) Die zweite n-Wanne NW2 ist in dem zweiten p-MOSFET 108 ausgebildet. In dem zweiten p-MOSFET 108 ist das Gate mit dem dritten Knoten N(3) verbunden, das Drain ist mit dem zweiten Referenzanschluss 232 verbunden, und die Source ist mit dem Ausgangsanschluss VOUT verbunden. In 3, korrespondiert der Erdungsanschluss VSS mit dem zweiten Referenzanschluss 232. In 3 korrespondieren die Ausgangsanschlüsse VOUT mit dem vierten Knoten N(4) und dem fünften Knoten N(5).
(5) Die erste p-Wanne PW1 und die zweiten p-Wanne PW2 sind mit dem vierten Knoten N(4) verbunden, und die erste n-Wanne NW1 und die zweiten n-Wanne NW2 sind mit dem fünften Knoten N(5) verbunden.
(6) Zumindest einer von viertem Knoten N(4) und dem fünften Knoten N(5) ist mit dem Ausgangsanschluss VOUT verbunden. Das heißt, in dem Fall gemäß 3 sind der vierte Knoten N(4) und der fünfte Knoten N(5) mit dem Ausgangsanschluss VOUT verbunden. Diese Verbindung ist jedoch nur ein Beispiel, und es ist ausreichend, dass zumindest einer von dem vierten Knoten N(4) und dem fünften Knoten N(5) mit dem Ausgangsanschluss VOUT verbunden ist. Wenn nur der vierte Knoten N(4) mit dem Ausgangsanschluss VOUT verbunden ist, kann der fünfte Knoten N(5) mit dem Energieversorgungsanschluss VDD verbunden sein, wie in 1. Wenn hingegen nur der fünfte Knoten N(5) mit dem Ausgangsanschluss VOUT verbunden ist, kann der vierte Knoten N(4) mit dem Erdungsanschluss VSS verbunden sein, wie in 1.
(7) In dem dritten p-MOSFET 106 ist das Gate mit dem sechsten Knoten N(6) verbunden, das Drain ist mit dem ersten Knoten N(1) verbunden, und die Source ist mit dem ersten Referenzanschluss 231 verbunden.
In 3 korrespondiert beispielsweise ein Drain-Anschluss des p-MOSFET 103 mit dem sechsten Knoten N(6).
(8) In dem dritten n-MOSFET 105 ist das Gate mit dem siebten Knoten N(7) verbunden, das Drain ist mit dem dritten Knoten N(3) verbunden, und die Source ist mit dem zweiten Referenzanschluss 232 verbunden. In 3 korrespondiert der Vorspannungs-Eingangsanschluss VBIAS mit dem siebten Knoten N(7).
(9) Die erste Spannung <VA> wird einem von dem sechsten Knoten N(6) und dem siebten Knoten N(7) zugeführt, und eine Vorspannung <VBIAS> wird dem anderen von dem sechsten Knoten N(6) und dem siebten Knoten N(7) zugeführt. In 3 wird die erste Spannung <VA> dem sechsten Knoten N(6) zugeführt, und die Vorspannung <VBIAS> wird dem siebten Knoten N(7) zugeführt. Dieses Zuführen ist jedoch nur ein Beispiel. Die Vorspannung <VBIAS> kann auch dem sechsten Knoten N(6) zugeführt werden, und die erste Spannung <VA> kann dem siebten Knoten N(7) zugeführt werden. Diese Konfiguration wird nachstehend für 9 beschrieben.
Erläuterung eines Verstärkungsverfahrens der Operationsverstärkerschaltung 200-1
Wenn die Gleichung (2) für jede der Gate-Breiten und der Gate-Längen des ersten p-MOSFETs 107, des zweiten p-MOSFETs 108, des ersten n-MOSFETs 109 und des zweiten n-MOSFETs 110 in der Operationsverstärkerschaltung 200-1 aufgestellt wird, wie in 3 gezeigt, werden die folgende Gleichung (3) und Gleichung (4) erhalten. $| < VGS 107 > | = | < VGS 108 > |$
$| < VGS 109 > | = | < VGS 110 > |$
Hier sind <VGS107> bis einschließlich <VGS110> die Gate-Source-Spannungen des ersten p-MOSFETs 107 des zweiten p-MOSFETs 108, des ersten n-MOSFETs 109 bzw. des zweiten n-MOSFETs 110. Wenn das elektrische Potential eines Knotens, mit welchem die Sourcen des ersten p-MOSFETs 107 als einer Nachbildung und des ersten n-MOSFETs 109 als einer Nachbildung verbunden sind, <VS> ist, dann wird die Gleichung (5) aus der Gleichung (3) und der Gleichung (4) erhalten. Hierbei ist <VOUT> die Spannung des Ausgangsanschlusses VOUT. $< VS > = < VOUT >$
Mit anderen Worten: Jedes Source-Potential des ersten p-MOSFETs 107, des zweiten p-MOSFETs 108, des ersten n-MOSFETs 109 und des zweiten n-MOSFETs 110 ist gleich der Spannung des Ausgangsanschlusses VOUT.
Erklärung der Wirkung
Wenn ein elektrisches Potential zugeführt wird, indem die n-Wannen des ersten p-MOSFETs 107 und des zweiten p-MOSFETs 108 und die p-Wannen des ersten n-MOSFETs 109 und des zweiten n-MOSFETs 110 mit dem Ausgangsanschluss VOUT verbunden werden, dann sind die Potentialdifferenzen zwischen Source und Wanne Null. Daher wird die Zunahme der Schwellenspannung infolge eines Substrat-Vorspannungseffekts unterbunden. Aus diesem Grund hat die Operationsverstärkerschaltung 200-1 der ersten Ausführungsform, wie in 3 dargestellt, einen breiteren Bereich der Ausgangsspannung als die Operationsverstärkerschaltung 200 gemäß 1.
Bei der vorliegenden Konfiguration gilt außerdem Folgendes: Da die parasitäre Kapazität, die in den p-n-Übergangsteilen der unteren Flächen und der peripheren Teile der Wannen des ersten p-MOSFETs 107 und des ersten n-MOSFETs 109 nicht mit den Source-Anschlüssen des ersten p-MOSFETs 107 und des zweiten p-MOSFETs 109, verbunden sind, können gute Frequenzeigenschaften erzielt werden. Gemäß der Konfiguration der Operationsverstärkerschaltung 200-1, wie in 3 gezeigt, hat die Ausgangsverstärkerstufe 202-1 eine Konfiguration, bei welcher die n-Wanne des ersten p-MOSFETs 107 und die p-Wanne des ersten n-MOSFETs 109 mit dem Ausgangsanschluss VOUT verbunden sind, und die parasitäre Kapazität ist nicht mit den Source-Anschlüssen des ersten p-MOSFETs 107 und des zweiten n-MOSFETs 109 verbunden.
Mit dieser Konfiguration ist es möglich, den Bereich der Ausgangsspannung zu verbreitern, indem die Source-Wannen-Spannungen des ersten p-MOSFETs 107, des zweiten p-MOSFETs 108, des ersten n-MOSFETs 109 sowie des zweiten n-MOSFETs 110 zu Null gemacht werden, sowie die Schwellenspannung ohne Verschlechterung der Frequenzeigenschaften zu verringern.
Wirkung des Konfigurationsverfahrens des Layouts der Wannen
Nachfolgend wird das Konfigurationsverfahren des Layouts der Wannen des ersten p-MOSFETs 107, des zweiten p-MOSFETs 108, des ersten n-MOSFETs 109 und des zweiten n-MOSFETs 110 erläutert. Zunächst wird eine Erklärung gegeben für den Fall des ersten p-MOSFETs 107 und des zweiten p-MOSFETs 108.
5 veranschaulicht ein Konfigurationsverfahren des Layouts der Wannen in dem ersten p-MOSFET 107 und dem zweiten p-MOSFET 108. Wie in 5 dargestellt, sind die erste n-Wanne NW1 und die zweiten n-Wanne NW2, die in einem p-Typ-Substrat ausgebildet sind, voneinander getrennt, und sie sind mit dem fünften Knoten N(5) mittels einer Verdrahtungsschicht 240 verbunden. Hierbei ist der fünfte Knoten N(5) mit dem Ausgangsanschluss VOUT verbunden. Wie in 5 gezeigt, gilt Folgendes: Wenn der erste p-MOSFET 107 und der zweite p-MOSFET 108 auf der ersten n-Wanne NW1 und der zweiten n-Wanne NW2 ausgebildet werden, welche voneinander elektrisch getrennt sind, können der erste p-MOSFET 107 und der zweiten p-MOSFET 108 realisiert werden.
In diesem Fall werden die elektrischen Potentiale der ersten n-Wanne NW1 und der zweiten n-Wanne NW2 von dem Ausgangsanschluss zugeführt, und zwar weil die erste n-Wanne NW1 und die zweite n-Wanne NW2 beide mit dem Ausgangsanschluss VOUT unter Verwendung der Verdrahtungsschicht 240 verbunden sind. 6 veranschaulicht ein Konfigurationsverfahren, bei welchem die n-Wannen vereint sind.
Wie in 6 dargestellt, sind die erste n-Wanne NW1 und die zweiten n-Wane NW2, die in 5 veranschaulicht sind, als ein einziger Bereich mit einer einzigen n-Wanne NW ausgebildet, welche mit dem fünften Knoten N(5) mittels der Verdrahtungsschicht 240 verbunden ist. In 6 ist der fünfte Knoten N(5) mit dem Ausgangsanschluss VOUT verbunden.
Wie in 6 gezeigt, können der erste p-MOSFET 107 und der zweite p-MOSFET 108 auf der einzigen n-Wanne NW ausgebildet sein, und das elektrische Potential der Wanne kann von dem Ausgangsanschluss VOUT zugeführt werden, indem die einzige n-Wanne NW mit dem Ausgangsanschluss VOUT unter Verwendung der Verdrahtungsschicht 240 verbunden wird.
Die Layout-Formen der p-MOSFETs sind für 5 und 6 erklärt. Ein n-MOSFET kann realisiert werden, indem eine Einbettungsschicht oder eine Epitaxialschicht ausgebildet werden, und indem darauf eine p-Wanne ausgebildet wird, die elektrisch von einem Substrat vom p-Typ getrennt ist. Folglich können n und p durch p und n für die Symbole n und p in 5 und 6 ersetzt werden, und für die Symbole n und p in der Beschreibung von 5 und 6.
7 ist ein Diagramm, das ein Konfigurationsverfahren des Layouts der Wannen in dem ersten n-MOSFET 109 und dem zweiten n-MOSFET 110 zeigt, das mit 5 korrespondiert, wobei in dem Diagramm n und p durch p und n ersetzt sind. Wie in 7 gezeigt, sind die erste p-Wanne PW1 und die zweite p-Wanne PW2 voneinander mittels der dritten n-Wane NW3 getrennt. Ferner sind die erste p-Wanne PW1 und die zweite p-Wanne PW2 von einem Substrat vom p-Typ mittels der dritten n-Wanne NW3 getrennt. Die erste p-Wanne PW1 und die zweite p-Wanne PW2 sind mit dem vierten Knoten N(4) mittels der Verdrahtungsschicht 240 verbunden. Hierbei ist der vierte Knoten N(4) mit dem Ausgangsanschluss VOUT verbunden.
In Bezug auf das Konfigurationsverfahren des Layouts der Wannen in dem ersten n-MOSFET 109 und dem zweiten n-MOSFET 110 zeigt 8 ein Diagramm, das den Fall veranschaulicht, in welchem der erste n-MOSFET 109 und der zweite n-MOSFET 110 auf einer einzigen p-Wanne PW ausgebildet sind, entsprechend der 6.
Wie in 8 dargestellt, sind die erste p-Wanne PW1 und die zweite p-Wanne PW2, die in 7 dargestellt sind, als ein einziger Bereich mit der einzigen p-Wanne PW ausgebildet. Die einzige p-Wanne PW ist von dem Substrat vom p-Typ durch die dritte n-Wanne NW3 getrennt. Die einzige p-Wanne PW ist mit dem vierten Knoten N(4) mittels der Verdrahtungsschicht 240 verbunden. In 8 ist der vierte Knoten N(4) mit dem Ausgangsanschluss VOUT verbunden.
Wie in 3 dargestellt, ist die erste Ausführungsform mit einer Konfiguration erläutert, bei der beide Wannenpotentiale des ersten n-MOSFETs 109 und des zweiten n-MOSFETs 110 und des ersten p-MOSFETs 107 und des zweiten p-MOSFETs 108 von dem Ausgangsanschluss zugeführt werden; sie ist jedoch nicht auf diese Konfiguration beschränkt.
Beispielsweise kann ein elektrisches Potential auch nur einer der Wannen der n-MOSFETs oder der p-MOSFETs von dem Ausgangsanschluss VOUT in einem solchen Fall zugeführt werden, in welchem eine Einbettungsschicht oder eine Epitaxialschicht nicht verwendet werden kann und die Wannen der nMOSFETs nicht von einem Siliciumsubstrat getrennt werden können usw. Diese Konfiguration ist bei der Erläuterung für 4 diskutiert.
Ferner kann ein Paar von dem ersten n-MOSFET 109 und dem zweiten n-MOSFET 110 als n-MOSFETs und des ersten p-MOSFETs 107 und des zweiten p-MOSFETs 108 als p-MOSFETs durch Bipolartransistoren ersetzt werden, und ein elektrisches Potential kann den Wannen der MOSFETs des anderen Paars von dem Ausgangsanschluss VOUT zugeführt werden.
Ferner gilt bei der Operationsverstärkerschaltung 200-1 Folgendes:

Da n-MOSFETs für das Differenzialpaar 211 in der Differenzverstärkerstufe 201 verwendet werden, ist der dritte p-MOSFET 106 der Ausgangsverstärkerstufe 202-1 ein Verstärker-MOSFET, und der dritte n-MOSFET 105 ist ein Stromquellen-MOSFET. Das heißt, in 3 hat die Differenzverstärkerstufe 201 das Differenzialpaar 211 inklusive zweier n-MOSFETs; sie ist jedoch nicht auf diese Konfiguration beschränkt.

9 ist ein Schaltungsdiagramm einer Operationsverstärkerschaltung 200-2. Das heißt, bei der Operationsverstärkerschaltung 200-2, wie in 9 dargestellt, hat eine Differenz-verstärkerstufe 201-1 ein Differenzialpaar 211-1 inklusive zweier p-MOSFETs. Demzu-folge ist die Polarität der MOSFETs in der Differenzverstärkerstufe 201-1 umgekehrt zu derjenigen der Differenzverstärkerstufe 201 in 3. Beispielsweise ist der p-MOSFET 9, der mit dem n-MOSFET 100 der Differenzverstärkerstufe 201 in 3 korrespondiert, der p-MOSFET 100-1.
Auf diese Weise hat in Bezug auf die Differenzverstärkerstufe 201 in 3 die Differenzverstärkerstufe 201-1 die Konfiguration, bei welcher die n-MOSFETs durch p-MOSFETs ersetzt sind und die p-MOSFET durch n-MOSFETs ersetzt sind, und welche auf dem Kopf stehend umgedreht angeordnet ist.
Die Konfiguration, die auf dem Kopf stehend umgedreht ist, heißt - mit anderen Worten - dass die Verbindung in Bezug auf den Energieversorgungsanschluss VDD und den Erdungsanschluss VSS auf dem Kopf stehend vorgenommen ist. Wie in 9 dargestellt, kann das Gate des dritten n-MOSFETs 105 die Ausgangsspannung <VA> empfangen, und das Gate des dritten p-MOSFETs 106 kann die Vorspannung <VBIAS> empfangen.
Bezugszeichenliste

N(1): erster Knoten
N(2): zweiter Knoten
N(3): dritter Knoten
N(4): vierter Knoten
N(5): fünfter Knoten
N(6): sechster Knoten
N(7): siebter Knoten
NW1: erste n-Wanne
NW2: zweite n-Wanne
PW1: erste p-Wanne
PW2: zweite p-Wanne
VBIAS: Vorspannungs-Eingangsanschluss
VIP, VIM: Differenz-Eingangsanschluss
VOUT: Ausgangsanschluss
VGP: Gate-Anschluss
VGN: Gate-Anschluss
VDD: Energieversorgungsanschluss
VSS: Erdungsanschluss
<VS>: erste Ausgangsspannung
200, 200-1, 200-2, 210: Operationsverstärkerschaltung
201, 201-1: Differenzverstärkerstufe
202, 202-1, 203: Ausgangsverstärkerstufe
211,211-1: Differenzialpaar
221, 221-1: Wirklast
231: erster Referenzanschluss
232: zweiter Referenzanschluss
240: Verdrahtungsschicht
100, 101, 102: n-MOSFET
103, 104: p-MOSFET
105: dritter n-MOSFET
106: dritter p-MOSFET
107: erster p-MOSFET
108: zweiter p-MOSFET
109: erster n-MOSFET
110: zweiter n-MOSFET

Claims

Operationsverstärkerschaltung (200-1), die eine Ausgangsverstärkerstufe (202-1) aufweist, welche eine erste Spannung einer Differenzverstärkerstufe verstärkt, die die erste Spannung ausgibt, und die eine Spannung ausgibt, die verstärkt ist, und zwar von einem Ausgangsanschluss, wobei die Ausgangsverstärkerstufe (202-1) Folgendes aufweist: - einen ersten n-MOSFET (109), in welchem eine erste p-Wanne (PW1) ausgebildet ist, wobei ein Gate und ein Drain, die kurzgeschlossen sind, mit einem ersten Knoten (N(1)) verbunden sind, und eine Source mit einem zweiten Knoten (N(2)) verbunden ist; - einen zweiten n-MOSFET (110), in welchem eine zweite p-Wanne (PW2) ausgebildet ist, wobei ein Gate mit dem ersten Knoten (N(1)) verbunden ist, ein Drain mit einem ersten Referenzanschluss verbunden ist, und eine Source mit dem Ausgangsanschluss verbunden ist; - einen ersten p-MOSFET (107), in welchem eine erste n-Wanne (NW1) ausgebildet ist, wobei ein Gate und ein Drain, die kurzgeschlossen sind, mit einem dritten Knoten (N(3)) verbunden sind, und eine Source mit dem zweiten Knoten (N(2)) verbunden ist; und - einen zweiten p-MOSFET (108), in welchem eine zweite n-Wanne (NW2) ausgebildet ist, wobei ein Gate mit dem dritten Knoten (N(3)) verbunden ist, ein Drain mit einem zweiten Referenzanschluss verbunden ist, und eine Source mit dem Ausgangsanschluss verbunden ist, wobei die erste p-Wanne (PW1) und die zweite p-Wanne (PW2) mit einem vierten Knoten (N(4)) verbunden sind, wobei die erste n-Wanne (NW1) und die zweite n-Wanne (NW2) mit einem fünften Knoten (N(5)) verbunden sind, und wobei zumindest einer von dem vierten Knoten (N(4)) und dem fünften Knoten (N(5)) mit dem Ausgangsanschluss verbunden ist.
Operationsverstärkerschaltung (200-1) nach Anspruch 1, wobei die Ausgangsverstärkerstufe (202-1) ferner Folgendes aufweist: - einen dritten p-MOSFET, in welchem das Gate mit einem sechsten Knoten (N(6)) verbunden ist, wobei das Drain mit dem ersten Knoten (N(1)) verbunden ist und die Source mit dem ersten Referenzanschluss verbunden ist; und - einen dritten n-MOSFET, in welchem das Gate mit einem siebten Knoten (N(7)) verbunden ist, wobei das Drain mit dem dritten Knoten (N(3)) verbunden ist und die Source mit dem zweiten Referenzanschluss verbunden ist, wobei die erste Spannung einem von dem sechsten Knoten (N(6)) und dem siebten Knoten (N(7)) zugeführt wird, und wobei eine Vorspannung zu dem anderen von sechstem Knoten (N(6)) und siebtem Knoten (N(7)) zugeführt wird.
Operationsverstärkerschaltung (200-1) nach Anspruch 1 oder 2, wobei die erste n-Wanne (NW1) und die zweite n-Wanne (NW2) voneinander getrennt sind, und wobei sie mit dem fünften Knoten (N(5)) mittels einer Verdrahtungsschicht verbunden sind.
Operationsverstärkerschaltung (200-1) nach Anspruch 1 oder 2, wobei die erste n-Wanne (NW1) und die zweite n-Wanne (NW2) als ein einziger Bereich mit einer einzigen n-Wanne gebildet sind, und wobei sie mit dem fünften Knoten (N(5)) mittels einer Verdrahtungsschicht verbunden sind.
Operationsverstärkerschaltung (200-1) nach einem der Ansprüche 1 bis 4, wobei die erste p-Wanne (PW1) und die zweite p-Wanne (PW2) voneinander mittels einer dritten n-Wanne (NW3) getrennt sind, und wobei sie mit dem vierten Knoten (N(4)) mittels einer Verdrahtungsschicht verbunden sind.
Operationsverstärkerschaltung (200-1) nach einem der Ansprüche 1 bis 4, wobei die erste p-Wanne (PW1) und die zweite p-Wanne (PW2) als ein einziger Bereich mit einer einzigen p-Wanne gebildet sind, und wobei sie mit dem vierten Knoten (N(4)) mittels einer Verdrahtungsschicht verbunden sind.
Operationsverstärkerschaltung (200- 1) nach einem der Ansprüche 1 bis 6, wobei die Differenzverstärkerstufe (201) ein Differenzialpaar (211) inklusive zweier n-MOSFETs besitzt.
Operationsverstärkerschaltung (200-2) nach einem der Ansprüche 1 bis 6, wobei die Differenzverstärkerstufe (201-1) ein Differenzialpaar (211-1) inklusive zweier p-MOSFETs besitzt.