JP5268574B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP5268574B2 JP5268574B2 JP2008285858A JP2008285858A JP5268574B2 JP 5268574 B2 JP5268574 B2 JP 5268574B2 JP 2008285858 A JP2008285858 A JP 2008285858A JP 2008285858 A JP2008285858 A JP 2008285858A JP 5268574 B2 JP5268574 B2 JP 5268574B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- input
- source
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45244—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more explicit bias circuits, e.g. to bias the tail current sources, to bias the load transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45508—Indexing scheme relating to differential amplifiers the CSC comprising a voltage generating circuit as bias circuit for the CSC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
D. Yamazaki et al.,"2.5-GHz fully-integrated WiMAX transceiver IC for a compact,low-power-consumption RF module,"IEEE Radio Frequency Integrated Circuits Symposium, pp.109-pp.112, 2008. (pp.110、Fig.2)
なお、参照電圧生成回路は、電流源で構成されることが好ましい。
なお、第4のトランジスタの相互コンダクタンス(gm)を可変する回路をさらに具備してもよい。
まず、AB級バイアスについて図14及び図15を参照して説明する。図14は、差動トランジスタM1,M2と、各差動トランジスタのドレインに直列接続した負荷抵抗R1,R2と、直流電圧源E(電源ラインで示している)とで構成される増幅回路装置を示している。ここでは、差動トランジスタM1,M2はNチャンネルFET(例えばNMOSトランジスタ)であるとしている。差動トランジスタM1,M2の各ゲートには、DCバイアスVDCに互いに極性反転したAC信号(以下、vp,vn信号)を加えた信号(VDC+vp,VDC+vn)を入力している。
図1は本発明に係る半導体集積回路装置のブロック図を示している。
図1において、半導体集積回路装置20は、入力端子T1及び出力端子T4を有する増幅回路21と、増幅回路21と直流的に同等な特性を有するレプリカ回路22と、レプリカ回路22のバイアス端子T7と基準電位点との間に設けられ、バイアス端子T7に参照電圧を生成する参照電圧生成回路23と、レプリカ回路22のバイアス端子T7に生成した参照電圧と増幅回路21のバイアス端子T6に生成される電圧との差分をとり、この差分を増幅回路21のバイアス端子T6に負フィードバックし、バイアス端子T6に生成される電圧をレプリカ回路22のバイアス端子T7に生成した参照電圧に等しくするようにフィードバック制御するフィードバック回路24とを備えている。
図2は本発明の第1の実施形態の半導体集積回路装置のブロック図を示している。
図2に示す半導体集積回路装置20Aにおいて、信号入力トランジスタとして差動対をなす差動トランジスタM1,M2があり、それらのソースは共通に接続され、その共通ソースがトランジスタM4のドレインに接続されている。トランジスタM3は、トランジスタM1,M2のレプリカである。差動トランジスタM1,M2のレプリカトランジスタM3のソースはある電流源Iと接続されている。トランジスタM3のソースと差動トランジスタM1,M2の共通ソースとはそれぞれ差動アンプDIFの2つの入力端に接続され、差動アンプDIFの出力端がトランジスタM4のゲートに接続される。つまり、トランジスタM3のソース電圧と差動トランジスタM1,M2のソース電圧は差動アンプDIFの±入力端に入力され、その差分出力がトランジスタM4のゲートに入力されている。トランジスタM4のソースは基準電位点に接続している。トランジスタM1,M2, M3のドレインはそれぞれ負荷Zを介して直流電圧源Eに接続されている。差動トランジスタM1,M2の各ゲートに接続した入力端子T1,T2にはDCバイアス(VDC)とAC信号(vp,vn)が入力され、トランジスタM3のゲートに接続した入力端子T3には差動トランジスタM1,M2と同様のゲートDCバイアス(VDC)が入力される。このトランジスタM3のゲートに入力されるVDCは例えば前段回路のコモンモード電圧である。なお、ここではトランジスタM1〜M4は全てNチャンネルFET(例えばNMOSトランジスタ)である。
図3において、点線で囲んだ回路は、半導体集積回路装置20Aの本体トランジスタである差動トランジスタM1,M2のDC特性を確保するために設けられており、直流電圧源Eと基準電位点の間に、負荷Z,トランジスタM3,及び電流源Iが直列接続されている。トランジスタM3のゲートには図示しない前段回路の出力から取り出された直流成分が入力されているが、トランジスタM3の特性(gmなど)を決めているのは定電流源としての電流源Iであり、点線で囲んだ回路部分に流れる電流はこの電流源Iで決まる一定電流値に維持され、トランジスタM3のオーバードライブ電圧(=ゲート・ソース間電圧−トランジスタしきい値電圧)は一定値に維持されるように動作する。すなわち、トランジスタM3の特性(gm)は、トランジスタM3のゲートに入力される前段回路からの直流電圧VDCに依存せずに電流源Iの電流で決まる。つまり、点線で囲んだ回路部分から仮に電流源Iを削除して、トランジスタM3のソースを直接に基準電位点に接続する構成したとすると、トランジスタM3のオーバードライブ電圧は前段回路からの直流成分VDCに応じて変化する結果、トランジスタM3の特性(gm)も前段回路からの直流成分VDCで決まり、前段回路からの直流成分VDCでトランジスタM3の特性が変化してしまうことになる。本発明の実施形態では、トランジスタM3のバイアスが、ゲートに入力される前段回路からの直流成分VDCで決まるのではなくて、ソースに接続した電流源Iの電流で決められるように構成しているものである。なお、トランジスタM3のソースと電流源Iとの接続点に得られる参照電圧VREFは、電流源Iに対応した電圧値が得られるので、電流源Iの電流値を変えるか、或いは電流源I自体を代えれば参照電圧VREFを変えることができる。また、トランジスタM3のゲートに入力する直流電圧VDCを変化させても電流源Iが動作可能な範囲内で参照電圧VREFを変えることができる。すなわち、参照電圧VREFの値は、電流源Iの電流値によって変えられる一方、トランジスタM3のゲートに入力する直流電圧VDCの値によっても変えられる。しかしながら、ゲートに入力する直流電圧VDCは前段回路からの直流成分によって規定されるものであるから、ユーザーは参照電圧VREFの値を電流源Iの電流値を変えることによって所望の値に設定できることになる。
図4は、図2における差動アンプDIFは削除されており、直流電圧源Eと基準電位点間に、電流源Iと、ドレイン・ゲート間をダイオード接続したトランジスタM3とを直列接続し、トランジスタM3のゲートをトランジスタM4のゲートと共通に接続することによって、カレントミラーを構成している。それ以外の部分は図2と同様な構成である。
図5に示すように、図2の構成の場合、AC入力振幅の増加とともにトランジスタM4のDC電流も増加しており、AB級でバイアスされているのがわかる。一方、図4の構成の場合もAC入力振幅の増加とともにトランジスタM4のDC電流は若干増加しておりAB級動作しているようにも見えるが、実際にはA級動作となっており、これは図6を見れば明らかである。
図6に示すように、図4の構成の場合、AC入力振幅の増加に伴いトランジスタM4のドレイン電圧が増加している。従って、図4の構成でのトランジスタM4のDC電流の増加はトランジスタM4のチャネル長変調によって発生していることが分かる。つまり、図4の構成の場合、AC入力振幅の増加とともにトランジスタM4のドレイン電圧が増加するため、差動トランジスタM1,M2のトランジスタ特性(gmなど)は歪んでくると言える。一方、図2の構成では差動トランジスタM1,M2の歪み具合は図4の構成と比較して小さい。
図7に示すように、トランジスタM1のgmはAC入力振幅が小さい場合には図2,図4の構成ともに等しいことが分かる。つまり、図5から、図2の構成では差動トランジスタM1,M2をAB級でバイアスできており、図7から差動トランジスタM1,M2を所望のDCバイアス状態に設定可能(gm一定など)であることを示している。さらに前述のように、図2の構成の方が図4の構成の場合と比較して、AC入力振幅の増加によるgmの劣化具合が小さく歪みにくいこともわかる。
図8に示すように、信号電流は図2,図4ともにほぼ等しいが、3次, 5次歪み電流は図4と比較して図2の方が14dB程度小さいことがわかる。つまり、図7で示したのと同様に、図2の構成の方が図4の構成と比較して歪みにくいと言える。
図9は本発明の第2の実施形態の半導体集積回路装置の回路図を示している。
図9に示す半導体集積回路装置20Bが、図2の半導体集積回路装置20Aと異なる点は、トランジスタM4のサイズ(チャンネル幅など)と等価な部分を調整することによってトランジスタM4の入力振幅の増加に伴うドレイン電流の増加量を調整可能にしたトランジスタ、即ちgm調整可能なトランジスタM4-1を設けたものである。これによって、図5の二点鎖線に示すようにトランジスタM4のDC電流を増加させたり減少させたりして、トランジスタM4のgmを可変することができる。
図11は本発明の第3の実施形態の半導体集積回路装置のブロック図を示している。
図11に示す半導体集積回路装置20Cにおいて、信号入力トランジスタとして差動対をなす差動トランジスタM11,M12があり、それらのソースがトランジスタM14のドレインに接続されている。トランジスタM13は、トランジスタM11,M12のレプリカである。差動トランジスタM11,M12のレプリカトランジスタM13のソースはある電流源Iと接続されている。電流源Iの一端は直流電圧源Eに接続している。なお、トランジスタM11〜M14は全てPチャンネルFET(例えばPMOSトランジスタ)である。
図12は本発明の第4の実施形態の半導体集積回路装置のブロック図を示している。
図12に示す半導体集積回路装置20Dは、図2の半導体集積回路装置2AにおけるトランジスタM2及びその負荷Zを削除して、増幅回路をトランジスタM1とその負荷Zのみで構成したものである。ここで、トランジスタM3は、トランジスタM1のレプリカである。つまり、トランジスタM3はその直流特性がトランジスタM1と同等な直流特性を有するレプリカである。トランジスタM3のドレイン・ソース間を流れる直流電流は、トランジスタM1のドレイン・ソース間を流れる直流電流と同等である。その他の構成及び動作は、図2と同様である。
第4の実施形態によれば、差動トランジスタを用いた半導体集積回路装置に限らず、信号増幅用の本体トランジスタが1つの半導体集積回路装置においても、第1及び第3の実施形態と同様に、レプリカトランジスタM3又はM13を利用して本体トランジスタM1又はM11のソース電位を制御することによって、ある値にゲートDCバイアスされた増幅回路などのトランジスタに対して、所望のトランジスタ特性を確保し、かつ、AB級のバイアスを実現することができる。
21…増幅回路
22…レプリカ回路
23…参照電圧生成回路
24…フィードバック回路
M1,M2,M3,M4…NチャンネルFET
M11,M12,M13,M14…PチャンネルFET
DIF…差動アンプ
E…直流電圧源
I…電流源FET
Claims (4)
- 入力端子及び出力端子をそれぞれ1つ以上有する増幅回路と、
前記増幅回路と直流的に同等な特性を有するレプリカ回路と、
前記レプリカ回路のバイアス端子と基準電位点との間に設けられ、当該バイアス端子に参照電圧を生成する参照電圧生成回路と、
前記レプリカ回路のバイアス端子に生成した前記参照電圧と前記増幅回路のバイアス端子に生成される電圧とが入力され、これら2つの電圧の差分を出力する差分回路と、前記増幅回路のバイアス端子と前記基準電位点との間に接続されるトランジスタとを有するフィードバック回路とを具備し、
前記フィードバック回路は、前記差分を前記トランジスタのゲートに入力することによって、前記差分を前記増幅回路のバイアス端子にフィードバックし、前記増幅回路のバイアス端子に生成される電圧を前記レプリカ回路のバイアス端子に生成した前記参照電圧に等しくするようにフィードバック制御する
ことを特徴とする半導体集積回路。 - 前記参照電圧生成回路は、電流源で構成されることを特徴とする請求項1に記載の半導体集積回路装置。
- 同じレベルの直流信号に互いに反転した交流信号が重畳された第1,第2の入力信号が入力される第1,第2の入力端子と、各ゲートに前記第1,第2の入力信号が入力され、各ソースが共通に接続されて差動対をなす第1,第2のトランジスタと、各一端部が前記第1,第2のトランジスタの各ドレインに接続され、各他端部が直流電圧源に接続された第1,第2の負荷と、前記第1,第2のトランジスタの各ドレインに接続され、出力信号を取り出す第1,第2の出力端子とを備えた増幅回路と、
ゲートに前記第1,第2のトランジスタに入力される入力信号の直流成分と同じレベルの直流信号が入力される第3のトランジスタと、一端部が前記第3のトランジスタのドレインに接続され、他端部が前記直流電圧源に接続された第3の負荷とを備え、前記第3のトランジスタは前記増幅回路の前記第1,第2のトランジスタと直流的に同等な特性を有するレプリカ回路と、
前記レプリカ回路の前記第3のトランジスタのソースと基準電位点との間に設けられた電流源で構成され、前記第3のトランジスタのソースと前記電流源の接続点に前記電流源に応じた参照電圧を生成する参照電圧生成回路と、
前記増幅回路の前記第1,第2のトランジスタの共通接続されたソースと前記基準電位点との間にドレイン・ソースがそれぞれ接続され、該ドレイン・ソース間に流れる電流をゲートに入力する電圧にて制御する第4のトランジスタと、前記レプリカ回路の前記第3のトランジスタのソースに生成した前記参照電圧と前記増幅回路の前記第1,第2のトランジスタの共通接続されたソースに生成される電圧との差分をとる差分回路とを備え、該差分を前記第4のトランジスタのゲートに入力することによって、前記第1,第2のトランジスタの共通接続されたソースの電圧を前記レプリカ回路の前記第3のトランジスタのソースに生成した前記参照電圧に等しくするように負フィードバック制御するフィードバック回路と、
を具備したことを特徴とする半導体集積回路装置。 - 前記第4のトランジスタの相互コンダクタンス(gm)を可変する回路をさらに具備したことを特徴とする請求項3に記載の半導体集積回路装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008285858A JP5268574B2 (ja) | 2008-11-06 | 2008-11-06 | 半導体集積回路装置 |
US12/560,828 US7898332B2 (en) | 2008-11-06 | 2009-09-16 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008285858A JP5268574B2 (ja) | 2008-11-06 | 2008-11-06 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010114689A JP2010114689A (ja) | 2010-05-20 |
JP5268574B2 true JP5268574B2 (ja) | 2013-08-21 |
Family
ID=42130657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008285858A Active JP5268574B2 (ja) | 2008-11-06 | 2008-11-06 | 半導体集積回路装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7898332B2 (ja) |
JP (1) | JP5268574B2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9166533B2 (en) | 2009-07-30 | 2015-10-20 | Qualcomm Incorporated | Bias current monitor and control mechanism for amplifiers |
US8284581B2 (en) * | 2009-12-07 | 2012-10-09 | Texas Instruments Incorporated | Active rectifier and method for energy harvesting power management circuit |
WO2012073120A2 (en) * | 2010-12-03 | 2012-06-07 | Marvell World Trade Ltd. | Process and temperature insensitive inverter |
US8786321B2 (en) * | 2010-12-30 | 2014-07-22 | Stmicroelectronics International N.V. | Power harvesting in open drain transmitters |
US8410847B2 (en) * | 2011-05-09 | 2013-04-02 | Analog Devices, Inc. | Input common mode voltage compensation circuit |
US8836374B2 (en) * | 2011-06-24 | 2014-09-16 | Broadcom Corporation | High performance pre-mixer buffer in wireless communications systems |
US9154079B2 (en) | 2012-10-24 | 2015-10-06 | Qualcomm Incorporated | Threshold tracking bias voltage for mixers |
US8761707B1 (en) * | 2013-03-11 | 2014-06-24 | Futurewei Technologies, Inc. | Radio frequency low noise amplifier load circuit |
WO2015066704A1 (en) * | 2013-11-04 | 2015-05-07 | Marvell World Trade, Ltd. | Memory effect reduction using low impedance biasing |
CN104808729B (zh) * | 2014-01-27 | 2017-10-13 | 澜起科技(上海)有限公司 | 一种稳压器及稳压的方法 |
US9350342B2 (en) * | 2014-08-29 | 2016-05-24 | Infineon Technologies Austria Ag | System and method for generating an auxiliary voltage |
US9479159B2 (en) | 2014-08-29 | 2016-10-25 | Infineon Technologies Austria Ag | System and method for a switch having a normally-on transistor and a normally-off transistor |
US9559683B2 (en) | 2014-08-29 | 2017-01-31 | Infineon Technologies Austria Ag | System and method for a switch having a normally-on transistor and a normally-off transistor |
US9953980B2 (en) | 2014-09-29 | 2018-04-24 | Mitsubishi Electric Corporation | Operational amplifier circuit |
GB2533309A (en) * | 2014-12-15 | 2016-06-22 | Nordic Semiconductor Asa | Differential amplifiers |
US9793861B1 (en) | 2016-07-28 | 2017-10-17 | Qualcomm Incorporated | Amplification systems |
FR3115426B1 (fr) * | 2020-08-31 | 2023-10-27 | St Microelectronics Grenoble 2 | Amplificateur opérationnel |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2493069A1 (fr) * | 1980-10-23 | 1982-04-30 | Efcis | Amplificateur integre en classe ab en technologie cmos |
JPH05252020A (ja) * | 1992-03-06 | 1993-09-28 | Fujitsu Ltd | Cmos駆動回路 |
JPH07106875A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | 半導体集積回路 |
JP2002076800A (ja) * | 2000-08-30 | 2002-03-15 | Nec Corp | 電圧減算・加算回路及びそれを実現するmos差動増幅回路 |
JP4099079B2 (ja) * | 2003-02-12 | 2008-06-11 | 日本電信電話株式会社 | バイアス発生回路 |
EP1626496B1 (en) * | 2004-08-13 | 2008-10-08 | Dialog Semiconductor GmbH | Differential gain stage for low voltage supply |
JP4920219B2 (ja) * | 2005-08-30 | 2012-04-18 | 株式会社東芝 | 演算増幅器 |
US7525381B2 (en) * | 2007-03-09 | 2009-04-28 | Analog Devices, Inc. | Amplifier structures that enhance transient currents and signal swing |
-
2008
- 2008-11-06 JP JP2008285858A patent/JP5268574B2/ja active Active
-
2009
- 2009-09-16 US US12/560,828 patent/US7898332B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010114689A (ja) | 2010-05-20 |
US20100109781A1 (en) | 2010-05-06 |
US7898332B2 (en) | 2011-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5268574B2 (ja) | 半導体集積回路装置 | |
JP4991785B2 (ja) | 半導体集積回路装置 | |
US7868695B2 (en) | Differential amplifier | |
KR100682056B1 (ko) | 버퍼 증폭기 | |
US20060202760A1 (en) | Controllable amplifier and the use thereof | |
JP5239451B2 (ja) | 差動単相変換回路 | |
US9503053B1 (en) | Active balun for wideband applications | |
CN107896095B (zh) | 全差分运算放大器 | |
US8953346B2 (en) | Converting circuit for converting input voltage into output current | |
US7948294B2 (en) | Mixer with high linearity | |
US10348260B2 (en) | Amplifier circuit and filter | |
US10707814B2 (en) | Amplifier device | |
KR19980036295A (ko) | 복제 전압-전류 변환기를 사용한 혼합기 | |
US7378908B2 (en) | Variable gain differential amplifier, and variable degeneration impedance control device and method for use in the same | |
KR19980070499A (ko) | 차동회로를 포함하는 전자회로 | |
US7038501B2 (en) | Transconductor circuit for compensating the distortion of output current | |
US11437963B2 (en) | Amplifiers for RF ADCS | |
JP2008172791A (ja) | 位相ノイズを制御する電圧制御発振器及びその利用方法 | |
Likittanapong et al. | Linear CMOS triode transconductor for low-voltage applications | |
JP4550805B2 (ja) | ランダムシーケンス発生器 | |
KR100618354B1 (ko) | 교차 연결된 트랜지스터를 이용하는 초광대역 필터 | |
JP5139963B2 (ja) | 差動増幅器 | |
JP5205403B2 (ja) | 半導体集積回路装置 | |
JP4867066B2 (ja) | 増幅回路 | |
JP2004282479A (ja) | トランスコンダクタンス増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130507 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5268574 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |