JP2004282479A - トランスコンダクタンス増幅器 - Google Patents
トランスコンダクタンス増幅器 Download PDFInfo
- Publication number
- JP2004282479A JP2004282479A JP2003072073A JP2003072073A JP2004282479A JP 2004282479 A JP2004282479 A JP 2004282479A JP 2003072073 A JP2003072073 A JP 2003072073A JP 2003072073 A JP2003072073 A JP 2003072073A JP 2004282479 A JP2004282479 A JP 2004282479A
- Authority
- JP
- Japan
- Prior art keywords
- channel mos
- mos transistor
- terminal
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】回路規模の増大や消費電力の増加を抑えながらトランスコンダクタンス値を調整することが可能なトランスコンダクタンス増幅器を提供する。
【解決手段】ＰチャネルＭＯＳトランジスタ１０１とＮチャネルＭＯＳトランジスタ１０２とから構成されるＣＭＯＳインバータの電源端子ＶＤＤと接地端子との間に、それぞれＰチャネルＭＯＳトランジスタ１０３及びＮチャネルＭＯＳトランジスタ１０４を接続する。出力端子１１０に現れる直流バイアス電圧成分を直流バイアス電圧成分抽出部１０６で抽出し、端子１０７に供給される基準電圧Ｖｒとの差分を差分増幅部１０８で増幅してＰチャネルＭＯＳトランジスタ１０３のゲート電圧を制御すると共に、ＮチャネルＭＯＳトランジスタ１０４のゲート電圧を端子１０５から供給される制御電圧Ｖｇで制御することにより、トランスコンダクタンス値を調整する。
【選択図】 図１
【解決手段】ＰチャネルＭＯＳトランジスタ１０１とＮチャネルＭＯＳトランジスタ１０２とから構成されるＣＭＯＳインバータの電源端子ＶＤＤと接地端子との間に、それぞれＰチャネルＭＯＳトランジスタ１０３及びＮチャネルＭＯＳトランジスタ１０４を接続する。出力端子１１０に現れる直流バイアス電圧成分を直流バイアス電圧成分抽出部１０６で抽出し、端子１０７に供給される基準電圧Ｖｒとの差分を差分増幅部１０８で増幅してＰチャネルＭＯＳトランジスタ１０３のゲート電圧を制御すると共に、ＮチャネルＭＯＳトランジスタ１０４のゲート電圧を端子１０５から供給される制御電圧Ｖｇで制御することにより、トランスコンダクタンス値を調整する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、電圧・電流変換回路として機能し、フィルタ回路などのアナログ信号処理回路を半導体集積回路化する際に用いられるトランスコンダクタンス増幅器に関する。
【０００２】
【従来の技術】
近年、半導体技術の進歩によって携帯電話等の無線通信装置をはじめ、様々な電子機器の小型化が可能になった。装置の機能を実現するための増幅回路や変復調回路、フィルタ回路など、数多くの電子回路が半導体集積回路として実用化されている。
【０００３】
半導体集積回路では、素子の電気的特性は技術の進歩と共に向上しているものの、抵抗やキャパシタ（コンデンサ）などの受動素子は、製造に際してその値がばらつくことが多い。通信装置などに必須のフィルタ回路は、特定の周波数の信号を通過或いは遮断する機能を有するが、この通過周波数や遮断周波数はフィルタ回路を構成する抵抗やキャパシタの値によって決定される。このため、製造ばらつきがあることは、フィルタ回路を半導体集積回路として構成するうえで好ましくない。
【０００４】
フィルタ回路においては、このような抵抗やキャパシタの製造ばらつきによる特性の変動を補償するために、例えばトランスコンダクタ−Ｃフィルタと呼ばれる回路を用いる。トランスコンダクタ−Ｃフィルタでは、一種の電圧制御電流源として機能するトランスコンダクタンス増幅器と、その出力端子に接続された負荷としてのＣ（キャパシタ）から成る積分回路をベースにしてフィルタ回路を構成している。
【０００５】
トランスコンダクタ−Ｃフィルタの周波数特性は、トランスコンダクタンス増幅器の電圧・電流変換利得であるトランスコンダクタンス値と、キャパシタの容量値によって決定される。従って、キャパシタの容量値に製造ばらつきが生じても、トランスコンダクタンス増幅器のトランスコンダクタンス値を電気的に調整することにより、キャパシタの容量誤差を補償して所望の周波数特性を得ることが可能となる。
【０００６】
このようにトランスコンダクタンス増幅器には、少ない消費電力と広いダイナミックレンジなどの特性と共に、トランスコンダクタンス値を電気的に調整できる機能が要求される。
【０００７】
図９は、従来のトランスコンダクタンス増幅器の構成を示す回路図である。
従来のトランスコンダクタンス増幅器は、正の電圧振幅入力端子９１３及び負の電圧振幅入力端子９１４と、正の電流出力端子９１５及び負の電流出力端子９１６とを備える。入力信号の直流バイアス電圧をＶｂ、入力信号の振幅をＶａとすると、正の電圧振幅入力端子９１３への入力信号Ｖｉｎ１はＶｂ＋Ｖａであり、負の電圧振幅振幅入力端子９１４への入力信号Ｖｉｎ２はＶｂ−Ｖａと表される。直流バイアス電圧Ｖｂは、例えば、電源電圧ＶＤＤの２分の１に選ばれる。従って、図９に示した回路は、差動入力・差動出力のトランスコンダクタンス増幅器として用いることができる。
【０００８】
通常、正の電流出力端子９１５と負の電流出力端子９１６との間には、何らかの負荷が接続されて用いられる。例えば、トランスコンダクタ−Ｃフィルタを構成する積分回路であれば、負荷はキャパシタである。負荷の端子電圧、すなわち電流出力端子９１５、９１６間の電位差は、トランスコンダクタンス増幅器の出力電圧振幅となり、これはトランスコンダクタンス増幅器の出力電流と負荷のインピーダンス値との積で決まるが、電流出力端子９１５、９１６のそれぞれの直流バイアス電圧は、何らかの手段によって適当な値、例えばＶＤＤ／２のような値に安定させる必要がある。一般に、ＰチャネルＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ９０１とＮチャネルＭＯＳトランジスタ９０２から成るＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ）インバータは、電圧利得が非常に大きく、回路単独では入力信号の直流バイアス電圧と出力信号の直流バイアス電圧を一致させることが困難である。
【０００９】
そこで従来のトランスコンダクタンス増幅器では、正の電流出力端子９１５の直流バイアス電圧を安定させるために、ＭＯＳトランジスタ９０９〜９１２から成る２個のＣＭＯＳインバータを用いる。つまり、負の電流出力端子９１６の電圧を基にしてＭＯＳトランジスタ９１１、９１２で構成されるＣＭＯＳインバータを介して得た電圧と、ＭＯＳトランジスタ９０９、９１０で構成されるＣＭＯＳインバータへ帰還をかけて得た電圧とを利用し、正の電流出力端子９１５の直流バイアス電圧を安定化する。同様にして、負の電流出力端子９１６の直流バイアス電圧を安定させるために、ＭＯＳトランジスタ９０５〜９０８から成る２個のＣＭＯＳインバータを用いている。このように、ＭＯＳトランジスタ９０５〜９１２は、一種の同相帰還（コモンモードフィードバック）回路として動作する。
【００１０】
さらに、従来のトランスコンダクタンス増幅器は、トランスコンダクタンス値を電気的に調整するために、電源電圧ＶＤＤの値を変化させている。ＶＤＤを制御することにより、ＣＭＯＳインバータを構成しているＭＯＳトランジスタのドレイン・ソース間の電流が変化し、トランスコンダクタンス値が変化するので、トランスコンダクタンス増幅器としてのトランスコンダクタンス値を調整できる（例えば、非特許文献１参照）。
【００１１】
【非特許文献１】
Ｂ．Ｎａｕｔａ ｅｔ ａｌ，「Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ」，ｖｏｌ．２５，Ｍａｒ．１９８９，ｐ４４８−４５０
【００１２】
【発明が解決しようとする課題】
しかしながら、上記した従来のトランスコンダクタンス増幅器では、トランスコンダクタンス値を電気的に調整するために電源電圧ＶＤＤを利用しているため、電圧を任意に変化させることが可能である特別な電源回路を必要とし、回路規模の増大や消費電力が増加すると共に、トランスコンダクタンス値を容易に調整できないという問題点があった。
【００１３】
本発明は、上記事情に鑑みてなされたものであり、回路規模の増大や消費電力の増加を抑えながらトランスコンダクタンス値を調整することが可能なトランスコンダクタンス増幅器を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明のトランスコンダクタンス増幅器は、第１のＰチャネルＭＯＳトランジスタ及び第１のＮチャネルＭＯＳトランジスタより構成されるＣＭＯＳインバータと、前記第１のＰチャネルＭＯＳトランジスタのソース端子と電源端子との間に接続された第２のＰチャネルＭＯＳトランジスタと、前記第１のＮチャネルＭＯＳトランジスタのソース端子と接地端子との間に接続された第２のＮチャネルＭＯＳトランジスタと、前記ＣＭＯＳインバータの出力から直流バイアス電圧成分を抽出する直流バイアス電圧成分抽出手段と、前記直流バイアス電圧成分抽出手段により抽出された直流バイアス電圧成分と基準電圧との差分を増幅する差分増幅手段とを備え、前記差分増幅手段の出力を前記第２のＰチャネルＭＯＳトランジスタのゲート端子に接続すると共に、前記第２のＮチャネルＭＯＳトランジスタのゲート端子電圧を任意の電圧により制御する。
【００１５】
上記構成によれば、回路規模の増大や消費電力の増加を抑えながらトランスコンダクタンス値を調整することができる。
【００１６】
本発明のトランスコンダクタンス増幅器は、第１のＰチャネルＭＯＳトランジスタ及び第１のＮチャネルＭＯＳトランジスタより構成されるＣＭＯＳインバータと、前記第１のＰチャネルＭＯＳトランジスタのソース端子と電源端子との間に接続された第２のＰチャネルＭＯＳトランジスタと、前記第１のＮチャネルＭＯＳトランジスタのソース端子と接地端子との間に接続された第２のＮチャネルＭＯＳトランジスタと、前記ＣＭＯＳインバータの出力から直流バイアス電圧成分を抽出する直流バイアス電圧成分抽出手段と、前記直流バイアス電圧成分抽出手段により抽出された直流バイアス電圧成分と基準電圧との差分を増幅する差分増幅手段とを備え、前記差分増幅手段の出力を前記第２のＮチャネルＭＯＳトランジスタのゲート端子に接続すると共に、前記第２のＰチャネルＭＯＳトランジスタのゲート端子電圧を任意の電圧により制御する。
【００１７】
上記構成によれば、回路規模の増大や消費電力の増加を抑えながらトランスコンダクタンス値を調整することができる。
【００１８】
本発明のトランスコンダクタンス増幅器は、第１のＰチャネルＭＯＳトランジスタ及び第１のＮチャネルＭＯＳトランジスタより構成される第１のＣＭＯＳインバータと、前記第１のＰチャネルＭＯＳトランジスタのソース端子と電源端子との間に接続された第２のＰチャネルＭＯＳトランジスタと、前記第１のＮチャネルＭＯＳトランジスタのソース端子と接地端子との間に接続された第２のＮチャネルＭＯＳトランジスタと、第３のＰチャネルＭＯＳトランジスタ及び第３のＮチャネルＭＯＳトランジスタより構成される第２のＣＭＯＳインバータと、前記第３のＰチャネルＭＯＳトランジスタのソース端子と前記電源端子との間に接続された第４のＰチャネルＭＯＳトランジスタと、前記第３のＮチャネルＭＯＳトランジスタのソース端子と接地端子との間に接続された第４のＮチャネルＭＯＳトランジスタと、前記第１のＣＭＯＳインバータ及び前記第２のＣＭＯＳインバータの各々から出力される出力電圧間の同相電圧成分を抽出する同相電圧成分抽出手段と、前記同相電圧成分抽出手段により抽出された同相電圧成分と基準電圧との差分を増幅する差分増幅手段とを備え、前記差分増幅手段の出力を前記第２のＰチャネルＭＯＳトランジスタのゲート端子及び前記第４のＰチャネルＭＯＳトランジスタのゲート端子に接続すると共に、前記第２のＮチャネルＭＯＳトランジスタのゲート端子電圧及び前記第４のＮチャネルＭＯＳトランジスタのゲート端子電圧を任意の電圧により制御する。
【００１９】
上記構成によれば、回路規模の増大や消費電力の増加を抑えながらトランスコンダクタンス値を調整することができる。
【００２０】
本発明のトランスコンダクタンス増幅器は、第１のＰチャネルＭＯＳトランジスタ及び第１のＮチャネルＭＯＳトランジスタより構成される第１のＣＭＯＳインバータと、前記第１のＰチャネルＭＯＳトランジスタのソース端子と電源端子との間に接続された第２のＰチャネルＭＯＳトランジスタと、前記第１のＮチャネルＭＯＳトランジスタのソース端子と接地端子との間に接続された第２のＮチャネルＭＯＳトランジスタと、第３のＰチャネルＭＯＳトランジスタ及び第３のＮチャネルＭＯＳトランジスタより構成される第２のＣＭＯＳインバータと、前記第３のＰチャネルＭＯＳトランジスタのソース端子と前記電源端子との間に接続された第４のＰチャネルＭＯＳトランジスタと、前記第３のＮチャネルＭＯＳトランジスタのソース端子と接地端子との間に接続された第４のＮチャネルＭＯＳトランジスタと、前記第１のＣＭＯＳインバータ及び前記第２のＣＭＯＳインバータの各々から出力される出力電圧間の同相電圧成分を抽出する同相電圧成分抽出手段と、前記同相電圧成分抽出手段により抽出された同相電圧成分と基準電圧との差分を増幅する差分増幅手段とを備え、前記差分増幅手段の出力を前記第２のＮチャネルＭＯＳトランジスタのゲート端子及び前記第４のＮチャネルＭＯＳトランジスタのゲート端子に接続すると共に、前記第２のＰチャネルＭＯＳトランジスタのゲート端子電圧及び前記第４のＰチャネルＭＯＳトランジスタのゲート端子電圧を任意の電圧により制御する。
【００２１】
上記構成によれば、回路規模の増大や消費電力の増加を抑えながらトランスコンダクタンス値を調整することができる。
【００２２】
また、本発明のトランスコンダクタンス増幅器は、前記同相電圧成分抽出手段及び前記差分増幅手段が、前記第１のＣＭＯＳインバータの出力電圧と前記基準電圧との差に応じた電流を出力する第１の差動トランジスタ対と、前記第２のＣＭＯＳインバータの出力電圧と前記基準電圧との差に応じた電流を出力する第２の差動トランジスタ対と、前記第１の差動トランジスタ対の正出力と前記第２の差動トランジスタ対の正出力とに共通接続される第１の負荷素子と、前記第１の差動トランジスタ対の負出力と前記第２の差動トランジスタ対の負出力とに共通接続される第２の負荷素子とにより構成される。
【００２３】
上記構成によれば、差動トランジスタ対と負荷素子によって行われる信号の加減算処理が同相電圧成分抽出手段及び差分増幅手段としての機能を果たすため、回路規模の増大や消費電力の増加を抑えながらトランスコンダクタンス値を調整することができる。
【００２４】
【発明の実施の形態】
以下、本発明に係るトランスコンダクタンス増幅器の実施形態について、図面を用いて詳細に説明する。
【００２５】
（第１実施形態）
図１は、本発明の第１実施形態に係るトランスコンダクタンス増幅器の構成を示す回路図である。
トランスコンダクタンス増幅器は、第１のＰチャネルＭＯＳトランジスタ１０１と第１のＮチャネルＭＯＳトランジスタ１０２とから構成されるＣＭＯＳインバータを備える。第１のＰチャネルＭＯＳトランジスタ１０１と第１のＮチャネルＭＯＳトランジスタ１０２とは直列に接続され、第１のＰチャネルＭＯＳトランジスタ１０１及び第１のＮチャネルＭＯＳトランジスタ１０２の各々のゲート端子には入力端子１０９が接続されている。また、第１のＰチャネルＭＯＳトランジスタ１０１及び第１のＮチャネルＭＯＳトランジスタ１０２の各々のドレイン端子には出力端子１１０が接続されている。
【００２６】
第１のＰチャネルＭＯＳトランジスタ１０１のソース端子と電源端子ＶＤＤとの間には第２のＰチャネルＭＯＳトランジスタ１０３が接続され、第１のＮチャネルＭＯＳトランジスタ１０２のソース端子と接地端子との間には第２のＮチャネルＭＯＳトランジスタ１０４が接続されている。第２のＰチャネルＭＯＳトランジスタ１０３及び第２のＮチャネルＭＯＳトランジスタ１０４は、各々のゲート端子に印加する電圧を制御することによってドレイン・ソース端子間の抵抗値が変化し、可変抵抗として動作する。
【００２７】
ＣＭＯＳインバータの出力には、出力信号の直流バイアス電圧成分を抽出する直流バイアス電圧成分抽出部１０６が接続され、ここで抽出された直流バイアス電圧成分は差分増幅部１０８に入力される。差分増幅部１０８は、直流バイアス電圧成分抽出部１０６から入力された直流バイアス電圧成分と端子１０７に供給される基準電圧Ｖｒとの差分を増幅し、増幅後の電圧を第２のＰチャネルＭＯＳトランジスタ１０３のゲート端子に供給する。
【００２８】
第２のＰチャネルＭＯＳトランジスタ１０３は、差分増幅部１０８から供給される電圧によりゲート電圧が制御され、出力端子１１０に現れる出力信号の直流バイアス電圧成分を基準電圧Ｖｒに近づけるように動作する。第２のＮチャネルＭＯＳトランジスタ１０４のゲート端子には、トランスコンダクタンス増幅器のトランスコンダクタンス値を調整するための制御電圧Ｖｇを供給する端子１０５が接続される。
【００２９】
次に、上記のように構成されたトランスコンダクタンス増幅器の動作について、図２に示す等価回路図を用いて説明する。
【００３０】
図２は、図１に示したＭＯＳトランジスタを抵抗に置き換えて示した図である。
抵抗２０１は第１のＰチャネルＭＯＳトランジスタ１０１に相当し、抵抗２０２は第１のＮチャネルＭＯＳトランジスタ１０２に相当し、抵抗２０３は第２のＰチャネルＭＯＳトランジスタ１０３に相当し、抵抗２０４は第２のＮチャネルＭＯＳトランジスタ１０４に相当する。また、抵抗２０１〜２０４は、それぞれ抵抗値Ｒ１〜Ｒ４を有している。
【００３１】
出力端子２０７は図１に示した出力端子１１０に相当し、そこに現れる直流バイアス電圧成分をＶｏｕｔで表している。差動増幅器２０６は図１に示した直流バイアス電圧成分抽出部１０６及び差分増幅部１０８に相当し、直流バイアス電圧成分Ｖｏｕｔと端子２０５に供給される基準電圧Ｖｒとの差を利得Ｇ倍で増幅し、電圧Ｖｃを出力する。これにより、第２のＰチャネルＭＯＳトランジスタ１０３と等価である抵抗２０３は、差動増幅器２０６の出力電圧Ｖｃによって抵抗値が制御される可変抵抗として動作する。
【００３２】
なお、以下では動作説明のために、電源ＶＤＤから抵抗２０１〜２０４を介して接地端子に流れる電流を、ほぼ一定の値ＩＤＤと近似する。
【００３３】
抵抗２０３の抵抗値Ｒ３とその値を制御する電圧Ｖｃとの関係は、ＰチャネルＭＯＳトランジスタのオン抵抗とゲート電圧との関係に相当する。非飽和領域で動作しているＰチャネルＭＯＳトランジスタのオン抵抗Ｒｏｎとゲート・ソース間電圧Ｖｇｓとの関係には、次の式（１）を用いることができる。
【００３４】
Ｒｏｎ＝１／｛Ａ（Ｖｇｓ−Ｖｔ）｝・・・（１）
但し、Ａはトランジスタの寸法などから決まる定数、Ｖｔはトランジスタのスレッショルド電圧である。
【００３５】
式（１）より、抵抗２０３の抵抗値Ｒ３とその値を制御する電圧Ｖｃとの関係は、次の式（２）となる。
Ｒ３＝１／｛Ａ（ＶＤＤ−Ｖｃ−Ｖｔ）｝・・・（２）
【００３６】
出力端子２０７に現れる直流バイアス電圧成分Ｖｏｕｔは、電源端子ＶＤＤから電流ＩＤＤが抵抗２０３と抵抗２０１に流れることによる電圧降下を用いて、次の式（３）のように表される。
Ｖｏｕｔ＝ＶＤＤ−Ｒ３・ＩＤＤ−Ｒ１・ＩＤＤ・・・（３）
【００３７】
式（３）に式（２）を代入すると、ＶｏｕｔとＶｃとの関係を表す次の式（４）を得る。
Ｖｏｕｔ＝ＩＤＤ／［Ａ｛Ｖｃ−（ＶＤＤ−Ｖｔ）｝］＋ＶＤＤ−Ｒ１・ＩＤＤ・・・（４）
【００３８】
一方、Ｖｃは差動増幅器２０６の出力電圧でもあるから、次の式（５）が成立する。
Ｖｃ＝Ｇ・（Ｖｏｕｔ−Ｖｒ）＋Ｖｂｉａｓ・・・（５）
ここで、Ｖｂｉａｓは差動増幅器２０６の出力電圧の基準値（バイアス電圧）である。
【００３９】
式（５）を変形してＶｏｕｔについて解くと、次の式（６）を得る。
Ｖｏｕｔ＝｛（Ｖｃ−Ｖｂｉａｓ）／Ｇ｝＋Ｖｒ・・・（６）
【００４０】
以上より、Ｖｏｕｔを表す２つの式（４）、（６）を同時に満足するＶｃとＶｏｕｔの値が、図２における回路の動作点電圧となる。
【００４１】
次に、上記のように数式化されたトランスコンダクタンス増幅器の動作点電圧について、図３及び図４を用いてさらに詳しく説明する。
【００４２】
図３及び図４は、式（４）で表されるＶｃとＶｏｕｔとの関係を示す曲線と、式（６）で表されるＶｃとＶｏｕｔとの関係を示す直線とを同一の座標平面上にグラフ化したものである。式（４）と式（６）とを同時に満足するＶｃとＶｏｕｔの値、すなわち回路の動作点電圧は、これらの曲線と直線との交点から求めることができ、交点におけるＶｏｕｔの値が図２に示したトランスコンダクタンス増幅器の出力信号の直流バイアス電圧成分となる。
【００４３】
図３（ａ）は、差動増幅器２０６の利得Ｇが５倍の場合の例である。式（６）で表される直線は１／Ｇ、すなわち１／５の傾きを持っている。式（６）で表される直線と式（４）で表される曲線との交点より、トランスコンダクタンス増幅器の出力バイアス電圧Ｖｏｕｔは、端子２０５に供給される基準電圧Ｖｒに近い値となることが分かる。
【００４４】
図３（ｂ）は、差動増幅器２０６の利得Ｇが１０倍の場合の例である。式（６）で表される直線は１／１０の傾きを持ち、Ｇが５倍の場合に比べて水平に近い。式（６）で表される直線と式（４）で表される曲線との交点より、トランスコンダクタンス増幅器の出力バイアス電圧Ｖｏｕｔは、端子２０５に供給される基準電圧Ｖｒに、Ｇが５倍の場合よりも近い値となることが分かる。
【００４５】
図３（ｃ）は、差動増幅器２０６の利得Ｇが１００倍の場合の例である。式（６）で表される直線は１／１００の傾きとなりほぼ水平である。式（６）で表される直線と式（４）で表される曲線との交点より、トランスコンダクタンス増幅器の出力信号の直流バイアス電圧成分Ｖｏｕｔは、端子２０５に供給される基準電圧Ｖｒにほぼ一致することが分かる。
【００４６】
図４は、差動増幅器２０６の利得Ｇが１００倍の場合であって、且つ、電流ＩＤＤの値が図３の例とは異なる場合の例である。これは、図１に示したトランスコンダクタンス増幅器において、トランスコンダクタンス値を変化させるために端子１０５に供給する制御電圧Ｖｇを変化させた場合に相当する。図３（ｃ）と図４とでは、式（４）で表される曲線が異なっているが、式（６）で表される直線との交点より、トランスコンダクタンス増幅器の出力信号の直流バイアス電圧成分Ｖｏｕｔは、端子２０５に与えられる基準電圧Ｖｒにほぼ一致することが分かる。
【００４７】
以上のように、本実施形態のトランスコンダクタンス増幅器によれば、出力端子１１０に現れる出力信号の直流バイアス電圧成分Ｖｏｕｔが、端子１０７に供給される基準電圧Ｖｒに近づくように動作し、また、差分増幅部１０８の利得が高いほど、よりＶｒの値に近づくように動作する。これにより、従来のように、出力端子１１０に現れる出力信号の直流バイアス電圧成分の安定化のために複数のＣＭＯＳインバータを設ける必要がないため、回路構成を簡略化できる。
【００４８】
また、本実施形態のトランスコンダクタンス増幅器によれば、端子１０５に供給する制御電圧Ｖｇを任意に変更することで、出力端子１１０に現れる出力信号の直流バイアス電圧成分Ｖｏｕｔを基準電圧Ｖｒに近づけながら、トランスコンダクタンス増幅器のトランスコンダクタンス値を調整することができる。したがって、電源ＶＤＤの値を変化させることなくトランスコンダクタンス値を調整することができ、回路規模の増大や消費電力の増加を招くことなく、トランスコンダクタンス値を調整可能なトランスコンダクタンス増幅器を実現することができる。
【００４９】
なお、本実施形態のトランスコンダクタンス増幅器では、トランスコンダクタンス値を調整するための制御電圧Ｖｇを第２のＮチャネルＭＯＳトランジスタ１０４のゲート端子に供給し、直流バイアス電圧成分Ｖｏｕｔを安定化するための制御電圧Ｖｃを第２のＰチャネルＭＯＳトランジスタ１０３のゲート端子に供給する構成としたが、トランスコンダクタンス値を調整するための制御電圧Ｖｇを第２のＰチャネルＭＯＳトランジスタ１０３のゲート端子に供給し、直流バイアス電圧成分Ｖｏｕｔを安定化するための制御電圧Ｖｃを第２のＮチャネルＭＯＳトランジスタ１０４のゲート端子に供給する構成としても、同等の動作が得られることは明らかである。
【００５０】
（第２実施形態）
図５は、本発明の第２実施形態に係るトランスコンダクタンス増幅器の構成を示す回路図である。
トランスコンダクタンス増幅器は、第１のＰチャネルＭＯＳトランジスタ５０１と第１のＮチャネルＭＯＳトランジスタ５０２とから構成される第１のＣＭＯＳインバータを備える。第１のＰチャネルＭＯＳトランジスタ５０１と第１のＮチャネルＭＯＳトランジスタ５０２とは直列に接続され、第１のＰチャネルＭＯＳトランジスタ５０１及び第１のＮチャネルＭＯＳトランジスタ５０２の各々のゲート端子には入力端子５１３が接続されている。また、第１のＰチャネルＭＯＳトランジスタ５０１及び第１のＮチャネルＭＯＳトランジスタ５０２の各々のドレイン端子には出力端子５１５が接続されている。
【００５１】
第１のＰチャネルＭＯＳトランジスタ５０１のソース端子と電源端子ＶＤＤとの間には第２のＰチャネルＭＯＳトランジスタ５０３が接続され、第１のＮチャネルＭＯＳトランジスタ５０２のソース端子と接地端子との間には第２のＮチャネルＭＯＳトランジスタ５０４が接続されている。第２のＰチャネルＭＯＳトランジスタ５０３及び第２のＮチャネルＭＯＳトランジスタ５０４は、各々のゲート端子に印加する電圧を制御することによってドレイン・ソース端子間の抵抗値が変化し、可変抵抗として動作する。
【００５２】
また、トランスコンダクタンス増幅器は、第３のＰチャネルＭＯＳトランジスタ５０５と第３のＮチャネルＭＯＳトランジスタ５０６とから構成される第２のＣＭＯＳインバータを備える。第３のＰチャネルＭＯＳトランジスタ５０５と第３のＮチャネルＭＯＳトランジスタ５０６とは直列に接続され、第３のＰチャネルＭＯＳトランジスタ５０５及び第３のＮチャネルＭＯＳトランジスタ５０６の各々のゲート端子には入力端子５１４が接続されている。また、第３のＰチャネルＭＯＳトランジスタ５０５及び第３のＮチャネルＭＯＳトランジスタ５０６の各々のドレイン端子には出力端子５１６が接続されている。
【００５３】
第３のＰチャネルＭＯＳトランジスタ５０５のソース端子と電源端子ＶＤＤとの間には第４のＰチャネルＭＯＳトランジスタ５０７が接続され、第３のＮチャネルＭＯＳトランジスタ５０６のソース端子と接地端子との間には第４のＮチャネルＭＯＳトランジスタ５０８が接続されている。第４のＰチャネルＭＯＳトランジスタ５０７及び第４のＮチャネルＭＯＳトランジスタ５０８は、各々のゲート端子に印加する電圧を制御することによってドレイン・ソース端子間の抵抗値が変化し、可変抵抗として動作する。
【００５４】
入力端子５１３及び５１４は、トランスコンダクタンス増幅器における信号入力端子であり、例えば、互いに振幅の極性が逆である２系統の信号電圧Ｖｉｎ１、Ｖｉｎ２を入力して動作させる。また、出力端子５１５及び５１６は、互いに振幅の極性が逆である２系統の信号電流Ｉｏｕｔ１、Ｉｏｕｔ２を出力する。
【００５５】
第１のＣＭＯＳインバータの出力端子５１５及び第２のＣＭＯＳインバータの出力端子５１６には、第１のＣＭＯＳインバータ及び第２のＣＭＯＳインバータの各々から出力される信号電圧間の同相電圧成分を抽出する同相電圧成分抽出部５１０が接続され、ここで抽出された同相電圧成分は差分増幅部５１２に入力される。
【００５６】
差分増幅部５１２は、同相電圧成分抽出部５１０から入力された同相電圧成分と端子５１１に供給される基準電圧Ｖｒとの差分を増幅し、増幅後の電圧を第３のＰチャネルＭＯＳトランジスタ５０３及び第４のＰチャネルＭＯＳトランジスタ５０７のゲート端子に供給する。
【００５７】
第２のＰチャネルＭＯＳトランジスタ５０３及び第４のＰチャネルＭＯＳトランジスタ５０７は、差分増幅部５１２から供給される電圧によりゲート電圧が制御され、出力端子５１５と出力端子５１６とに現れる信号電圧間の同相電圧成分を基準電圧Ｖｒに近づけるように動作する。
【００５８】
第２のＮチャネルＭＯＳトランジスタ５０４及び第４のＮチャネルＭＯＳトランジスタ５０８の各々のゲート端子には、トランスコンダクタンス増幅器のトランスコンダクタンス値を調整するための制御電圧Ｖｇを供給する端子５０９が接続される。
【００５９】
次に、上記のように構成されたトランスコンダクタンス増幅器の動作について、図６に示す等価回路図を用いて説明する。
【００６０】
図６は、図５のＭＯＳトランジスタを抵抗へ置き換えて示した図である。
抵抗６０１は第１のＰチャネルＭＯＳトランジスタ５０１に相当し、抵抗６０２は第１のＮチャネルＭＯＳトランジスタ５０２に相当し、抵抗６０３は第２のＰチャネルＭＯＳトランジスタ５０３に相当し、抵抗６０４は第２のＮチャネルＭＯＳトランジスタ５０４に相当する。また、抵抗６０１〜６０４は、それぞれ抵抗値Ｒ１〜Ｒ４を有している。
【００６１】
同様に、抵抗６０５は第３のＰチャネルＭＯＳトランジスタ５０５に相当し、抵抗６０６は第３のＮチャネルＭＯＳトランジスタ５０６に相当し、抵抗６０７は第４のＰチャネルＭＯＳトランジスタ５０７に相当し、抵抗６０８は第４のＮチャネルＭＯＳトランジスタ５０８に相当する。また、抵抗６０５〜６０８は、それぞれ抵抗値Ｒ１〜Ｒ４を有している。
【００６２】
出力端子６１１は図５に示したトランスコンダクタンス増幅器の出力端子５１５に相当し、出力端子６１２は図５に示したトランスコンダクタンス増幅器の出力端子５１６に相当し、出力端子６１１と出力端子６１２とに現れる信号電圧間の同相電圧成分をＶｃｏｍで表している。
【００６３】
差動増幅器６１０は図５の差分増幅部５１２に相当し、同相電圧成分Ｖｃｏｍと端子６０９に供給される基準電圧Ｖｒとの差分を利得Ｇ倍で増幅して電圧Ｖｃを出力する。これにより、第２のＰチャネルＭＯＳトランジスタ５０３と等価である抵抗６０３及び第４のＰチャネルＭＯＳトランジスタ５０７と等価である抵抗６０７は、差動増幅器６１０の出力電圧Ｖｃによって抵抗値が制御される可変抵抗として動作する。
【００６４】
同相電圧成分Ｖｃｏｍは、図２における出力端子２０７の直流バイアス電圧成分Ｖｏｕｔと等価であり、図６において同相電圧成分Ｖｃｏｍの値が決まる原理は、第１実施形態の図２においてＶｏｕｔの値が決まる原理と同一である。
【００６５】
従って、トランスコンダクタンス増幅器の２系統の出力端子６１１と出力端子６１２との間の同相電圧成分Ｖｃｏｍは、第１実施形態におけるトランスコンダクタンス増幅器と同様にして、端子６０９に供給される基準電圧Ｖｒにほぼ一致する。
【００６６】
以上のように、本実施形態のトランスコンダクタンス増幅器によれば、出力端子５１５と出力端子５１６との間の同相電圧成分Ｖｃｏｍが、端子５１１に供給される基準電圧Ｖｒに近づくように動作し、また、差分増幅部５１２の利得が高いほど、よりＶｒの値に近づくように動作する。これにより、従来のように、出力端子５１５と出力端子５１６との間の同相電圧成分Ｖｃｏｍの安定化のために複数のＣＭＯＳインバータを設ける必要がないため、回路構成を簡略化できる。
【００６７】
また、本実施形態のトランスコンダクタンス増幅器によれば、端子５０９に供給する制御電圧Ｖｇを任意に変更することで、同相電圧成分Ｖｃｏｍを基準電圧Ｖｒに近づけながら、トランスコンダクタンス増幅器のトランスコンダクタンス値を調整することができる。したがって、電源ＶＤＤの値を変化させることなくトランスコンダクタンス値を調整することができ、回路規模の増大や消費電力の増加を招くことなく、トランスコンダクタンス値を調整可能なトランスコンダクタンス増幅器を実現することができる。
【００６８】
なお、本実施形態のトランスコンダクタンス増幅器では、トランスコンダクタンス値を変化させるための制御電圧Ｖｇを、第２のＮチャネルＭＯＳトランジスタ５０４と第４のＮチャネルＭＯＳトランジスタ５０８の共通接続されたゲート端子に供給し、同相電圧成分Ｖｃｏｍを安定化するための制御電圧Ｖｃを第２のＰチャネルＭＯＳトランジスタ５０３と第４のＰチャネルＭＯＳトランジスタ５０７の共通接続されたゲート端子に供給する構成としたが、トランスコンダクタンス値を調整するための制御電圧Ｖｇを第２のＰチャネルＭＯＳトランジスタ５０３と第４のＰチャネルＭＯＳトランジスタ５０７の共通接続されたゲート端子に供給し、同相電圧成分Ｖｃｏｍを安定化するための制御電圧Ｖｃを第２のＮチャネルＭＯＳトランジスタ５０４と第４のＮチャネルＭＯＳトランジスタ５０８の共通接続されたゲート端子に供給する構成としても、同等の動作が得られることは明らかである。
【００６９】
（第３実施形態）
図７は、本発明の第３実施形態に係るトランスコンダクタンス増幅器の構成を示す回路図である。
トランスコンダクタンス増幅器は、第１のＰチャネルＭＯＳトランジスタ７０１と第１のＮチャネルＭＯＳトランジスタ７０２とから構成される第１のＣＭＯＳインバータを備える。第１のＰチャネルＭＯＳトランジスタ７０１と第１のＮチャネルＭＯＳトランジスタ７０２とは直列に接続され、第１のＰチャネルＭＯＳトランジスタ７０１及び第１のＮチャネルＭＯＳトランジスタ７０２の各々のゲート端子には入力端子７１９が接続されている。また、第１のＰチャネルＭＯＳトランジスタ７０１及び第１のＮチャネルＭＯＳトランジスタ７０２の各々のドレイン端子には出力端子７２１が接続されている。
【００７０】
第１のＰチャネルＭＯＳトランジスタ７０１のソース端子と電源端子ＶＤＤとの間には第２のＰチャネルＭＯＳトランジスタ７０３が接続され、第１のＮチャネルＭＯＳトランジスタ７０２のソース端子と接地端子との間には第２のＮチャネルＭＯＳトランジスタ７０４が接続されている。第２のＰチャネルＭＯＳトランジスタ７０３及び第２のＮチャネルＭＯＳトランジスタ７０４は、各々のゲート端子に印加する電圧を制御することによってドレイン・ソース端子間の抵抗値が変化し、可変抵抗として動作する。
【００７１】
また、トランスコンダクタンス増幅器は、第３のＰチャネルＭＯＳトランジスタ７０５と第３のＮチャネルＭＯＳトランジスタ７０６とから構成される第２のＣＭＯＳインバータを備える。第３のＰチャネルＭＯＳトランジスタ７０５と第３のＮチャネルＭＯＳトランジスタ７０６とは直列に接続され、第３のＰチャネルＭＯＳトランジスタ７０５及び第３のＮチャネルＭＯＳトランジスタ７０６の各々のゲート端子には入力端子７２０が接続されている。また、第３のＰチャネルＭＯＳトランジスタ７０５及び第３のＮチャネルＭＯＳトランジスタ７０６の各々のドレイン端子には出力端子７２２が接続されている。
【００７２】
第３のＰチャネルＭＯＳトランジスタ７０５のソース端子と電源端子ＶＤＤとの間には第４のＰチャネルＭＯＳトランジスタ７０７が接続され、第３のＮチャネルＭＯＳトランジスタ７０６のソース端子と接地端子との間には第４のＮチャネルＭＯＳトランジスタ７０８が接続されている。第４のＰチャネルＭＯＳトランジスタ７０７及び第４のＮチャネルＭＯＳトランジスタ７０８は、各々のゲート端子に印加する電圧を制御することによってドレイン・ソース端子間の抵抗値が変化し、可変抵抗として動作する。
【００７３】
入力端子７１９及び７２０は、トランスコンダクタンス増幅器における信号入力端子であり、例えば、互いに振幅の極性が逆である２系統の信号電圧Ｖｉｎ１、Ｖｉｎ２を入力して動作させる。また、出力端子７２１及び７２２は、互いに振幅の極性が逆である２系統の信号電流Ｉｏｕｔ１、Ｉｏｕｔ２を出力する。
【００７４】
第１のＣＭＯＳインバータの出力端子７２１には、ＮチャネルＭＯＳトランジスタ７１１及び７１３から構成される第１の差動トランジスタ対の入力端子が接続され、第２のＣＭＯＳインバータの出力端子７２２には、ＮチャネルＭＯＳトランジスタ７１２及び７１４から構成される第２の差動トランジスタ対の入力端子が接続されている。
【００７５】
ＮチャネルＭＯＳトランジスタ７１１及び７１２の各ドレイン端子（第１及び第２の差動トランジスタ対の正出力端子）は第１の負荷抵抗７１５に共通接続され、ＮチャネルＭＯＳトランジスタ７１３及び７１４の各ドレイン端子（第１及び第２の差動トランジスタ対の負出力端子）は第２の負荷抵抗７１６に共通接続されている。ＮチャネルＭＯＳトランジスタ７１３及び７１４の各ゲート端子は共通接続されて、基準電圧Ｖｒを供給する端子７１０に接続されている。第１の負荷抵抗７１５及び第２の負荷抵抗７１６はそれぞれ電源端子ＶＤＤに接続されている。ＮチャネルＭＯＳトランジスタ７１１及び７１３の各ソース端子には電流源７１７が接続され、ＮチャネルＭＯＳトランジスタ７１２及び７１４の各ソース端子には電流源７１８が接続されている。
【００７６】
第２のＮチャネルＭＯＳトランジスタ７０４及び第４のＮチャネルＭＯＳトランジスタ７０８の各ゲート端子には、トランスコンダクタンス増幅器のトランスコンダクタンス値を調整するための制御電圧Ｖｇを供給する端子７０９が接続されている。
【００７７】
次に、上記のように構成されたトランスコンダクタンス増幅器の動作について、図８の回路図を用いて説明する。
【００７８】
図８は、図７に示したトランスコンダクタンス増幅器の差動トランジスタ対及び負荷抵抗の部分（図７の点線部分）を示した回路図である。
第１の差動トランジスタ対の入力端子８２１に供給される信号電圧Ａは、図７における第１のＣＭＯＳインバータの出力信号電圧に相当し、同様に、第２の差動トランジスタ対の入力端子８２２に供給される信号電圧Ｂは第２のＣＭＯＳインバータの出力信号電圧に相当する。また、第１の差動トランジスタ対の出力端子８０３に現れる信号電圧Ｖｃは、図７における第２のＰチャネルＭＯＳトランジスタ７０３のゲート制御電圧に相当し、同様に、第２の差動トランジスタ対の出力端子８０７に現れる信号電圧Ｖｃは、第４のＰチャネルＭＯＳトランジスタ７０７のゲート制御電圧に相当する。
【００７９】
図８において、出力端子８０３及び８０７に現れる信号電圧Ｖｃは、第１及び第２の差動トランジスタ対の出力電流の和と負荷抵抗７１６との積で表される。ここで、負荷抵抗７１６の抵抗値をＲ、差動トランジスタ対を構成するＮチャネルＭＯＳトランジスタのトランスコンダクタンス値をｇｍ、電流源７１７及び７１８の電流値をそれぞれＩとすると、次の式（７）が成り立つ。
【００８０】
Ｖｃ＝ＶＤＤ−Ｒ・｛ｇｍ・（Ｖｒ−Ａ）＋（Ｉ／２）＋ｇｍ・（Ｖｒ−Ｂ）＋（Ｉ／２）｝ ・・・（７）
【００８１】
式（７）を変形して、次の式（８）を得る。
Ｖｃ＝２・Ｒ・ｇｍ・｛（Ａ＋Ｂ）／２−Ｖｒ｝＋ＶＤＤ−Ｒ・Ｉ・・・（８）
これより、信号電圧Ｖｃは、信号電圧ＡとＢとの間の同相電圧成分と基準電圧Ｖｒとの差分電圧が、２・Ｒ・ｇｍ倍に増幅された信号電圧であることが分かる。
【００８２】
従って、トランスコンダクタンス増幅器の２系統の出力端子７２１と出力端子７２２との間の同相電圧成分は、第２実施形態におけるトランスコンダクタンス増幅器と同様にして、入力端子７１０に供給される基準電圧Ｖｒにほぼ一致する。
【００８３】
以上のように、本実施形態のトランスコンダクタンス増幅器によれば、２つの差動トランジスタ対と２つの負荷抵抗とが、第二実施形態で説明した同相電圧成分抽出部５１０及び差分増幅部５１２と同等の機能を果たすため、第二実施形態と同様の効果が得られる。
【００８４】
なお、本実施形態のトランスコンダクタンス増幅器では、差動トランジスタ対がＮチャネルＭＯＳトランジスタから構成されるものとして説明したが、ＰチャネルＭＯＳトランジスタ又はバイポーラトランジスタであっても同等の効果が得られることは言うまでもない。
【００８５】
また、トランスコンダクタンス増幅器の第１及び第２の負荷抵抗は、トランジスタ等の能動負荷素子であってもよい。
【００８６】
【発明の効果】
本発明によれば、回路規模の増大や消費電力の増加を抑えながらトランスコンダクタンス値を調整することが可能なトランスコンダクタンス増幅器を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るトランスコンダクタンス増幅器の構成を示す回路図である。
【図２】本発明の第１実施形態に係るトランスコンダクタンス増幅器の動作を説明するための等価回路図である。
【図３】本発明の第１実施形態に係るトランスコンダクタンス増幅器の動作点電圧を説明するための図であり、（ａ）は図２における差動増幅器の利得Ｇが５倍の場合、（ｂ）は１０倍の場合、（ｃ）は１００倍の場合の図である。
【図４】本発明の第１実施形態に係るトランスコンダクタンス増幅器の動作点電圧を説明するための図である。
【図５】本発明の第２実施形態に係るトランスコンダクタンス増幅器の構成を示す回路図である。
【図６】本発明の第２実施形態に係るトランスコンダクタンス増幅器の動作を説明するための等価回路図である。
【図７】本発明の第３実施形態に係るトランスコンダクタンス増幅器の構成を示す回路図である。
【図８】本発明の第３実施形態に係るトランスコンダクタンス増幅器において、差動トランジスタ対及び負荷抵抗から構成される部分を示す回路図である。
【図９】従来のトランスコンダクタンス増幅器の構成を示す回路図である。
【符号の説明】
１０１、５０１、７０１ 第１のＰチャネルＭＯＳトランジスタ
１０２、５０２、７０２ 第１のＮチャネルＭＯＳトランジスタ
１０３、５０３、７０３ 第２のＰチャネルＭＯＳトランジスタ
１０４、５０４、７０４ 第２のＮチャネルＭＯＳトランジスタ
１０５、１０７、５０９、５１１、７０９、７１０ 端子
１０６ 直流バイアス電圧成分抽出部
５１０ 同相電圧成分抽出部
１０８、５１２ 差分増幅部
５０５、７０５ 第３のＰチャネルＭＯＳトランジスタ
５０６、７０６ 第３のＮチャネルＭＯＳトランジスタ
５０７、７０７ 第４のＰチャネルＭＯＳトランジスタ
５０８、７０８ 第４のＮチャネルＭＯＳトランジスタ
１０９、５１３、５１４、７１９、７２０ 入力端子
１１０、５１５、５１６、７２１、７２２ 出力端子
【発明の属する技術分野】
本発明は、電圧・電流変換回路として機能し、フィルタ回路などのアナログ信号処理回路を半導体集積回路化する際に用いられるトランスコンダクタンス増幅器に関する。
【０００２】
【従来の技術】
近年、半導体技術の進歩によって携帯電話等の無線通信装置をはじめ、様々な電子機器の小型化が可能になった。装置の機能を実現するための増幅回路や変復調回路、フィルタ回路など、数多くの電子回路が半導体集積回路として実用化されている。
【０００３】
半導体集積回路では、素子の電気的特性は技術の進歩と共に向上しているものの、抵抗やキャパシタ（コンデンサ）などの受動素子は、製造に際してその値がばらつくことが多い。通信装置などに必須のフィルタ回路は、特定の周波数の信号を通過或いは遮断する機能を有するが、この通過周波数や遮断周波数はフィルタ回路を構成する抵抗やキャパシタの値によって決定される。このため、製造ばらつきがあることは、フィルタ回路を半導体集積回路として構成するうえで好ましくない。
【０００４】
フィルタ回路においては、このような抵抗やキャパシタの製造ばらつきによる特性の変動を補償するために、例えばトランスコンダクタ−Ｃフィルタと呼ばれる回路を用いる。トランスコンダクタ−Ｃフィルタでは、一種の電圧制御電流源として機能するトランスコンダクタンス増幅器と、その出力端子に接続された負荷としてのＣ（キャパシタ）から成る積分回路をベースにしてフィルタ回路を構成している。
【０００５】
トランスコンダクタ−Ｃフィルタの周波数特性は、トランスコンダクタンス増幅器の電圧・電流変換利得であるトランスコンダクタンス値と、キャパシタの容量値によって決定される。従って、キャパシタの容量値に製造ばらつきが生じても、トランスコンダクタンス増幅器のトランスコンダクタンス値を電気的に調整することにより、キャパシタの容量誤差を補償して所望の周波数特性を得ることが可能となる。
【０００６】
このようにトランスコンダクタンス増幅器には、少ない消費電力と広いダイナミックレンジなどの特性と共に、トランスコンダクタンス値を電気的に調整できる機能が要求される。
【０００７】
図９は、従来のトランスコンダクタンス増幅器の構成を示す回路図である。
従来のトランスコンダクタンス増幅器は、正の電圧振幅入力端子９１３及び負の電圧振幅入力端子９１４と、正の電流出力端子９１５及び負の電流出力端子９１６とを備える。入力信号の直流バイアス電圧をＶｂ、入力信号の振幅をＶａとすると、正の電圧振幅入力端子９１３への入力信号Ｖｉｎ１はＶｂ＋Ｖａであり、負の電圧振幅振幅入力端子９１４への入力信号Ｖｉｎ２はＶｂ−Ｖａと表される。直流バイアス電圧Ｖｂは、例えば、電源電圧ＶＤＤの２分の１に選ばれる。従って、図９に示した回路は、差動入力・差動出力のトランスコンダクタンス増幅器として用いることができる。
【０００８】
通常、正の電流出力端子９１５と負の電流出力端子９１６との間には、何らかの負荷が接続されて用いられる。例えば、トランスコンダクタ−Ｃフィルタを構成する積分回路であれば、負荷はキャパシタである。負荷の端子電圧、すなわち電流出力端子９１５、９１６間の電位差は、トランスコンダクタンス増幅器の出力電圧振幅となり、これはトランスコンダクタンス増幅器の出力電流と負荷のインピーダンス値との積で決まるが、電流出力端子９１５、９１６のそれぞれの直流バイアス電圧は、何らかの手段によって適当な値、例えばＶＤＤ／２のような値に安定させる必要がある。一般に、ＰチャネルＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ９０１とＮチャネルＭＯＳトランジスタ９０２から成るＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ）インバータは、電圧利得が非常に大きく、回路単独では入力信号の直流バイアス電圧と出力信号の直流バイアス電圧を一致させることが困難である。
【０００９】
そこで従来のトランスコンダクタンス増幅器では、正の電流出力端子９１５の直流バイアス電圧を安定させるために、ＭＯＳトランジスタ９０９〜９１２から成る２個のＣＭＯＳインバータを用いる。つまり、負の電流出力端子９１６の電圧を基にしてＭＯＳトランジスタ９１１、９１２で構成されるＣＭＯＳインバータを介して得た電圧と、ＭＯＳトランジスタ９０９、９１０で構成されるＣＭＯＳインバータへ帰還をかけて得た電圧とを利用し、正の電流出力端子９１５の直流バイアス電圧を安定化する。同様にして、負の電流出力端子９１６の直流バイアス電圧を安定させるために、ＭＯＳトランジスタ９０５〜９０８から成る２個のＣＭＯＳインバータを用いている。このように、ＭＯＳトランジスタ９０５〜９１２は、一種の同相帰還（コモンモードフィードバック）回路として動作する。
【００１０】
さらに、従来のトランスコンダクタンス増幅器は、トランスコンダクタンス値を電気的に調整するために、電源電圧ＶＤＤの値を変化させている。ＶＤＤを制御することにより、ＣＭＯＳインバータを構成しているＭＯＳトランジスタのドレイン・ソース間の電流が変化し、トランスコンダクタンス値が変化するので、トランスコンダクタンス増幅器としてのトランスコンダクタンス値を調整できる（例えば、非特許文献１参照）。
【００１１】
【非特許文献１】
Ｂ．Ｎａｕｔａ ｅｔ ａｌ，「Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ」，ｖｏｌ．２５，Ｍａｒ．１９８９，ｐ４４８−４５０
【００１２】
【発明が解決しようとする課題】
しかしながら、上記した従来のトランスコンダクタンス増幅器では、トランスコンダクタンス値を電気的に調整するために電源電圧ＶＤＤを利用しているため、電圧を任意に変化させることが可能である特別な電源回路を必要とし、回路規模の増大や消費電力が増加すると共に、トランスコンダクタンス値を容易に調整できないという問題点があった。
【００１３】
本発明は、上記事情に鑑みてなされたものであり、回路規模の増大や消費電力の増加を抑えながらトランスコンダクタンス値を調整することが可能なトランスコンダクタンス増幅器を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明のトランスコンダクタンス増幅器は、第１のＰチャネルＭＯＳトランジスタ及び第１のＮチャネルＭＯＳトランジスタより構成されるＣＭＯＳインバータと、前記第１のＰチャネルＭＯＳトランジスタのソース端子と電源端子との間に接続された第２のＰチャネルＭＯＳトランジスタと、前記第１のＮチャネルＭＯＳトランジスタのソース端子と接地端子との間に接続された第２のＮチャネルＭＯＳトランジスタと、前記ＣＭＯＳインバータの出力から直流バイアス電圧成分を抽出する直流バイアス電圧成分抽出手段と、前記直流バイアス電圧成分抽出手段により抽出された直流バイアス電圧成分と基準電圧との差分を増幅する差分増幅手段とを備え、前記差分増幅手段の出力を前記第２のＰチャネルＭＯＳトランジスタのゲート端子に接続すると共に、前記第２のＮチャネルＭＯＳトランジスタのゲート端子電圧を任意の電圧により制御する。
【００１５】
上記構成によれば、回路規模の増大や消費電力の増加を抑えながらトランスコンダクタンス値を調整することができる。
【００１６】
本発明のトランスコンダクタンス増幅器は、第１のＰチャネルＭＯＳトランジスタ及び第１のＮチャネルＭＯＳトランジスタより構成されるＣＭＯＳインバータと、前記第１のＰチャネルＭＯＳトランジスタのソース端子と電源端子との間に接続された第２のＰチャネルＭＯＳトランジスタと、前記第１のＮチャネルＭＯＳトランジスタのソース端子と接地端子との間に接続された第２のＮチャネルＭＯＳトランジスタと、前記ＣＭＯＳインバータの出力から直流バイアス電圧成分を抽出する直流バイアス電圧成分抽出手段と、前記直流バイアス電圧成分抽出手段により抽出された直流バイアス電圧成分と基準電圧との差分を増幅する差分増幅手段とを備え、前記差分増幅手段の出力を前記第２のＮチャネルＭＯＳトランジスタのゲート端子に接続すると共に、前記第２のＰチャネルＭＯＳトランジスタのゲート端子電圧を任意の電圧により制御する。
【００１７】
上記構成によれば、回路規模の増大や消費電力の増加を抑えながらトランスコンダクタンス値を調整することができる。
【００１８】
本発明のトランスコンダクタンス増幅器は、第１のＰチャネルＭＯＳトランジスタ及び第１のＮチャネルＭＯＳトランジスタより構成される第１のＣＭＯＳインバータと、前記第１のＰチャネルＭＯＳトランジスタのソース端子と電源端子との間に接続された第２のＰチャネルＭＯＳトランジスタと、前記第１のＮチャネルＭＯＳトランジスタのソース端子と接地端子との間に接続された第２のＮチャネルＭＯＳトランジスタと、第３のＰチャネルＭＯＳトランジスタ及び第３のＮチャネルＭＯＳトランジスタより構成される第２のＣＭＯＳインバータと、前記第３のＰチャネルＭＯＳトランジスタのソース端子と前記電源端子との間に接続された第４のＰチャネルＭＯＳトランジスタと、前記第３のＮチャネルＭＯＳトランジスタのソース端子と接地端子との間に接続された第４のＮチャネルＭＯＳトランジスタと、前記第１のＣＭＯＳインバータ及び前記第２のＣＭＯＳインバータの各々から出力される出力電圧間の同相電圧成分を抽出する同相電圧成分抽出手段と、前記同相電圧成分抽出手段により抽出された同相電圧成分と基準電圧との差分を増幅する差分増幅手段とを備え、前記差分増幅手段の出力を前記第２のＰチャネルＭＯＳトランジスタのゲート端子及び前記第４のＰチャネルＭＯＳトランジスタのゲート端子に接続すると共に、前記第２のＮチャネルＭＯＳトランジスタのゲート端子電圧及び前記第４のＮチャネルＭＯＳトランジスタのゲート端子電圧を任意の電圧により制御する。
【００１９】
上記構成によれば、回路規模の増大や消費電力の増加を抑えながらトランスコンダクタンス値を調整することができる。
【００２０】
本発明のトランスコンダクタンス増幅器は、第１のＰチャネルＭＯＳトランジスタ及び第１のＮチャネルＭＯＳトランジスタより構成される第１のＣＭＯＳインバータと、前記第１のＰチャネルＭＯＳトランジスタのソース端子と電源端子との間に接続された第２のＰチャネルＭＯＳトランジスタと、前記第１のＮチャネルＭＯＳトランジスタのソース端子と接地端子との間に接続された第２のＮチャネルＭＯＳトランジスタと、第３のＰチャネルＭＯＳトランジスタ及び第３のＮチャネルＭＯＳトランジスタより構成される第２のＣＭＯＳインバータと、前記第３のＰチャネルＭＯＳトランジスタのソース端子と前記電源端子との間に接続された第４のＰチャネルＭＯＳトランジスタと、前記第３のＮチャネルＭＯＳトランジスタのソース端子と接地端子との間に接続された第４のＮチャネルＭＯＳトランジスタと、前記第１のＣＭＯＳインバータ及び前記第２のＣＭＯＳインバータの各々から出力される出力電圧間の同相電圧成分を抽出する同相電圧成分抽出手段と、前記同相電圧成分抽出手段により抽出された同相電圧成分と基準電圧との差分を増幅する差分増幅手段とを備え、前記差分増幅手段の出力を前記第２のＮチャネルＭＯＳトランジスタのゲート端子及び前記第４のＮチャネルＭＯＳトランジスタのゲート端子に接続すると共に、前記第２のＰチャネルＭＯＳトランジスタのゲート端子電圧及び前記第４のＰチャネルＭＯＳトランジスタのゲート端子電圧を任意の電圧により制御する。
【００２１】
上記構成によれば、回路規模の増大や消費電力の増加を抑えながらトランスコンダクタンス値を調整することができる。
【００２２】
また、本発明のトランスコンダクタンス増幅器は、前記同相電圧成分抽出手段及び前記差分増幅手段が、前記第１のＣＭＯＳインバータの出力電圧と前記基準電圧との差に応じた電流を出力する第１の差動トランジスタ対と、前記第２のＣＭＯＳインバータの出力電圧と前記基準電圧との差に応じた電流を出力する第２の差動トランジスタ対と、前記第１の差動トランジスタ対の正出力と前記第２の差動トランジスタ対の正出力とに共通接続される第１の負荷素子と、前記第１の差動トランジスタ対の負出力と前記第２の差動トランジスタ対の負出力とに共通接続される第２の負荷素子とにより構成される。
【００２３】
上記構成によれば、差動トランジスタ対と負荷素子によって行われる信号の加減算処理が同相電圧成分抽出手段及び差分増幅手段としての機能を果たすため、回路規模の増大や消費電力の増加を抑えながらトランスコンダクタンス値を調整することができる。
【００２４】
【発明の実施の形態】
以下、本発明に係るトランスコンダクタンス増幅器の実施形態について、図面を用いて詳細に説明する。
【００２５】
（第１実施形態）
図１は、本発明の第１実施形態に係るトランスコンダクタンス増幅器の構成を示す回路図である。
トランスコンダクタンス増幅器は、第１のＰチャネルＭＯＳトランジスタ１０１と第１のＮチャネルＭＯＳトランジスタ１０２とから構成されるＣＭＯＳインバータを備える。第１のＰチャネルＭＯＳトランジスタ１０１と第１のＮチャネルＭＯＳトランジスタ１０２とは直列に接続され、第１のＰチャネルＭＯＳトランジスタ１０１及び第１のＮチャネルＭＯＳトランジスタ１０２の各々のゲート端子には入力端子１０９が接続されている。また、第１のＰチャネルＭＯＳトランジスタ１０１及び第１のＮチャネルＭＯＳトランジスタ１０２の各々のドレイン端子には出力端子１１０が接続されている。
【００２６】
第１のＰチャネルＭＯＳトランジスタ１０１のソース端子と電源端子ＶＤＤとの間には第２のＰチャネルＭＯＳトランジスタ１０３が接続され、第１のＮチャネルＭＯＳトランジスタ１０２のソース端子と接地端子との間には第２のＮチャネルＭＯＳトランジスタ１０４が接続されている。第２のＰチャネルＭＯＳトランジスタ１０３及び第２のＮチャネルＭＯＳトランジスタ１０４は、各々のゲート端子に印加する電圧を制御することによってドレイン・ソース端子間の抵抗値が変化し、可変抵抗として動作する。
【００２７】
ＣＭＯＳインバータの出力には、出力信号の直流バイアス電圧成分を抽出する直流バイアス電圧成分抽出部１０６が接続され、ここで抽出された直流バイアス電圧成分は差分増幅部１０８に入力される。差分増幅部１０８は、直流バイアス電圧成分抽出部１０６から入力された直流バイアス電圧成分と端子１０７に供給される基準電圧Ｖｒとの差分を増幅し、増幅後の電圧を第２のＰチャネルＭＯＳトランジスタ１０３のゲート端子に供給する。
【００２８】
第２のＰチャネルＭＯＳトランジスタ１０３は、差分増幅部１０８から供給される電圧によりゲート電圧が制御され、出力端子１１０に現れる出力信号の直流バイアス電圧成分を基準電圧Ｖｒに近づけるように動作する。第２のＮチャネルＭＯＳトランジスタ１０４のゲート端子には、トランスコンダクタンス増幅器のトランスコンダクタンス値を調整するための制御電圧Ｖｇを供給する端子１０５が接続される。
【００２９】
次に、上記のように構成されたトランスコンダクタンス増幅器の動作について、図２に示す等価回路図を用いて説明する。
【００３０】
図２は、図１に示したＭＯＳトランジスタを抵抗に置き換えて示した図である。
抵抗２０１は第１のＰチャネルＭＯＳトランジスタ１０１に相当し、抵抗２０２は第１のＮチャネルＭＯＳトランジスタ１０２に相当し、抵抗２０３は第２のＰチャネルＭＯＳトランジスタ１０３に相当し、抵抗２０４は第２のＮチャネルＭＯＳトランジスタ１０４に相当する。また、抵抗２０１〜２０４は、それぞれ抵抗値Ｒ１〜Ｒ４を有している。
【００３１】
出力端子２０７は図１に示した出力端子１１０に相当し、そこに現れる直流バイアス電圧成分をＶｏｕｔで表している。差動増幅器２０６は図１に示した直流バイアス電圧成分抽出部１０６及び差分増幅部１０８に相当し、直流バイアス電圧成分Ｖｏｕｔと端子２０５に供給される基準電圧Ｖｒとの差を利得Ｇ倍で増幅し、電圧Ｖｃを出力する。これにより、第２のＰチャネルＭＯＳトランジスタ１０３と等価である抵抗２０３は、差動増幅器２０６の出力電圧Ｖｃによって抵抗値が制御される可変抵抗として動作する。
【００３２】
なお、以下では動作説明のために、電源ＶＤＤから抵抗２０１〜２０４を介して接地端子に流れる電流を、ほぼ一定の値ＩＤＤと近似する。
【００３３】
抵抗２０３の抵抗値Ｒ３とその値を制御する電圧Ｖｃとの関係は、ＰチャネルＭＯＳトランジスタのオン抵抗とゲート電圧との関係に相当する。非飽和領域で動作しているＰチャネルＭＯＳトランジスタのオン抵抗Ｒｏｎとゲート・ソース間電圧Ｖｇｓとの関係には、次の式（１）を用いることができる。
【００３４】
Ｒｏｎ＝１／｛Ａ（Ｖｇｓ−Ｖｔ）｝・・・（１）
但し、Ａはトランジスタの寸法などから決まる定数、Ｖｔはトランジスタのスレッショルド電圧である。
【００３５】
式（１）より、抵抗２０３の抵抗値Ｒ３とその値を制御する電圧Ｖｃとの関係は、次の式（２）となる。
Ｒ３＝１／｛Ａ（ＶＤＤ−Ｖｃ−Ｖｔ）｝・・・（２）
【００３６】
出力端子２０７に現れる直流バイアス電圧成分Ｖｏｕｔは、電源端子ＶＤＤから電流ＩＤＤが抵抗２０３と抵抗２０１に流れることによる電圧降下を用いて、次の式（３）のように表される。
Ｖｏｕｔ＝ＶＤＤ−Ｒ３・ＩＤＤ−Ｒ１・ＩＤＤ・・・（３）
【００３７】
式（３）に式（２）を代入すると、ＶｏｕｔとＶｃとの関係を表す次の式（４）を得る。
Ｖｏｕｔ＝ＩＤＤ／［Ａ｛Ｖｃ−（ＶＤＤ−Ｖｔ）｝］＋ＶＤＤ−Ｒ１・ＩＤＤ・・・（４）
【００３８】
一方、Ｖｃは差動増幅器２０６の出力電圧でもあるから、次の式（５）が成立する。
Ｖｃ＝Ｇ・（Ｖｏｕｔ−Ｖｒ）＋Ｖｂｉａｓ・・・（５）
ここで、Ｖｂｉａｓは差動増幅器２０６の出力電圧の基準値（バイアス電圧）である。
【００３９】
式（５）を変形してＶｏｕｔについて解くと、次の式（６）を得る。
Ｖｏｕｔ＝｛（Ｖｃ−Ｖｂｉａｓ）／Ｇ｝＋Ｖｒ・・・（６）
【００４０】
以上より、Ｖｏｕｔを表す２つの式（４）、（６）を同時に満足するＶｃとＶｏｕｔの値が、図２における回路の動作点電圧となる。
【００４１】
次に、上記のように数式化されたトランスコンダクタンス増幅器の動作点電圧について、図３及び図４を用いてさらに詳しく説明する。
【００４２】
図３及び図４は、式（４）で表されるＶｃとＶｏｕｔとの関係を示す曲線と、式（６）で表されるＶｃとＶｏｕｔとの関係を示す直線とを同一の座標平面上にグラフ化したものである。式（４）と式（６）とを同時に満足するＶｃとＶｏｕｔの値、すなわち回路の動作点電圧は、これらの曲線と直線との交点から求めることができ、交点におけるＶｏｕｔの値が図２に示したトランスコンダクタンス増幅器の出力信号の直流バイアス電圧成分となる。
【００４３】
図３（ａ）は、差動増幅器２０６の利得Ｇが５倍の場合の例である。式（６）で表される直線は１／Ｇ、すなわち１／５の傾きを持っている。式（６）で表される直線と式（４）で表される曲線との交点より、トランスコンダクタンス増幅器の出力バイアス電圧Ｖｏｕｔは、端子２０５に供給される基準電圧Ｖｒに近い値となることが分かる。
【００４４】
図３（ｂ）は、差動増幅器２０６の利得Ｇが１０倍の場合の例である。式（６）で表される直線は１／１０の傾きを持ち、Ｇが５倍の場合に比べて水平に近い。式（６）で表される直線と式（４）で表される曲線との交点より、トランスコンダクタンス増幅器の出力バイアス電圧Ｖｏｕｔは、端子２０５に供給される基準電圧Ｖｒに、Ｇが５倍の場合よりも近い値となることが分かる。
【００４５】
図３（ｃ）は、差動増幅器２０６の利得Ｇが１００倍の場合の例である。式（６）で表される直線は１／１００の傾きとなりほぼ水平である。式（６）で表される直線と式（４）で表される曲線との交点より、トランスコンダクタンス増幅器の出力信号の直流バイアス電圧成分Ｖｏｕｔは、端子２０５に供給される基準電圧Ｖｒにほぼ一致することが分かる。
【００４６】
図４は、差動増幅器２０６の利得Ｇが１００倍の場合であって、且つ、電流ＩＤＤの値が図３の例とは異なる場合の例である。これは、図１に示したトランスコンダクタンス増幅器において、トランスコンダクタンス値を変化させるために端子１０５に供給する制御電圧Ｖｇを変化させた場合に相当する。図３（ｃ）と図４とでは、式（４）で表される曲線が異なっているが、式（６）で表される直線との交点より、トランスコンダクタンス増幅器の出力信号の直流バイアス電圧成分Ｖｏｕｔは、端子２０５に与えられる基準電圧Ｖｒにほぼ一致することが分かる。
【００４７】
以上のように、本実施形態のトランスコンダクタンス増幅器によれば、出力端子１１０に現れる出力信号の直流バイアス電圧成分Ｖｏｕｔが、端子１０７に供給される基準電圧Ｖｒに近づくように動作し、また、差分増幅部１０８の利得が高いほど、よりＶｒの値に近づくように動作する。これにより、従来のように、出力端子１１０に現れる出力信号の直流バイアス電圧成分の安定化のために複数のＣＭＯＳインバータを設ける必要がないため、回路構成を簡略化できる。
【００４８】
また、本実施形態のトランスコンダクタンス増幅器によれば、端子１０５に供給する制御電圧Ｖｇを任意に変更することで、出力端子１１０に現れる出力信号の直流バイアス電圧成分Ｖｏｕｔを基準電圧Ｖｒに近づけながら、トランスコンダクタンス増幅器のトランスコンダクタンス値を調整することができる。したがって、電源ＶＤＤの値を変化させることなくトランスコンダクタンス値を調整することができ、回路規模の増大や消費電力の増加を招くことなく、トランスコンダクタンス値を調整可能なトランスコンダクタンス増幅器を実現することができる。
【００４９】
なお、本実施形態のトランスコンダクタンス増幅器では、トランスコンダクタンス値を調整するための制御電圧Ｖｇを第２のＮチャネルＭＯＳトランジスタ１０４のゲート端子に供給し、直流バイアス電圧成分Ｖｏｕｔを安定化するための制御電圧Ｖｃを第２のＰチャネルＭＯＳトランジスタ１０３のゲート端子に供給する構成としたが、トランスコンダクタンス値を調整するための制御電圧Ｖｇを第２のＰチャネルＭＯＳトランジスタ１０３のゲート端子に供給し、直流バイアス電圧成分Ｖｏｕｔを安定化するための制御電圧Ｖｃを第２のＮチャネルＭＯＳトランジスタ１０４のゲート端子に供給する構成としても、同等の動作が得られることは明らかである。
【００５０】
（第２実施形態）
図５は、本発明の第２実施形態に係るトランスコンダクタンス増幅器の構成を示す回路図である。
トランスコンダクタンス増幅器は、第１のＰチャネルＭＯＳトランジスタ５０１と第１のＮチャネルＭＯＳトランジスタ５０２とから構成される第１のＣＭＯＳインバータを備える。第１のＰチャネルＭＯＳトランジスタ５０１と第１のＮチャネルＭＯＳトランジスタ５０２とは直列に接続され、第１のＰチャネルＭＯＳトランジスタ５０１及び第１のＮチャネルＭＯＳトランジスタ５０２の各々のゲート端子には入力端子５１３が接続されている。また、第１のＰチャネルＭＯＳトランジスタ５０１及び第１のＮチャネルＭＯＳトランジスタ５０２の各々のドレイン端子には出力端子５１５が接続されている。
【００５１】
第１のＰチャネルＭＯＳトランジスタ５０１のソース端子と電源端子ＶＤＤとの間には第２のＰチャネルＭＯＳトランジスタ５０３が接続され、第１のＮチャネルＭＯＳトランジスタ５０２のソース端子と接地端子との間には第２のＮチャネルＭＯＳトランジスタ５０４が接続されている。第２のＰチャネルＭＯＳトランジスタ５０３及び第２のＮチャネルＭＯＳトランジスタ５０４は、各々のゲート端子に印加する電圧を制御することによってドレイン・ソース端子間の抵抗値が変化し、可変抵抗として動作する。
【００５２】
また、トランスコンダクタンス増幅器は、第３のＰチャネルＭＯＳトランジスタ５０５と第３のＮチャネルＭＯＳトランジスタ５０６とから構成される第２のＣＭＯＳインバータを備える。第３のＰチャネルＭＯＳトランジスタ５０５と第３のＮチャネルＭＯＳトランジスタ５０６とは直列に接続され、第３のＰチャネルＭＯＳトランジスタ５０５及び第３のＮチャネルＭＯＳトランジスタ５０６の各々のゲート端子には入力端子５１４が接続されている。また、第３のＰチャネルＭＯＳトランジスタ５０５及び第３のＮチャネルＭＯＳトランジスタ５０６の各々のドレイン端子には出力端子５１６が接続されている。
【００５３】
第３のＰチャネルＭＯＳトランジスタ５０５のソース端子と電源端子ＶＤＤとの間には第４のＰチャネルＭＯＳトランジスタ５０７が接続され、第３のＮチャネルＭＯＳトランジスタ５０６のソース端子と接地端子との間には第４のＮチャネルＭＯＳトランジスタ５０８が接続されている。第４のＰチャネルＭＯＳトランジスタ５０７及び第４のＮチャネルＭＯＳトランジスタ５０８は、各々のゲート端子に印加する電圧を制御することによってドレイン・ソース端子間の抵抗値が変化し、可変抵抗として動作する。
【００５４】
入力端子５１３及び５１４は、トランスコンダクタンス増幅器における信号入力端子であり、例えば、互いに振幅の極性が逆である２系統の信号電圧Ｖｉｎ１、Ｖｉｎ２を入力して動作させる。また、出力端子５１５及び５１６は、互いに振幅の極性が逆である２系統の信号電流Ｉｏｕｔ１、Ｉｏｕｔ２を出力する。
【００５５】
第１のＣＭＯＳインバータの出力端子５１５及び第２のＣＭＯＳインバータの出力端子５１６には、第１のＣＭＯＳインバータ及び第２のＣＭＯＳインバータの各々から出力される信号電圧間の同相電圧成分を抽出する同相電圧成分抽出部５１０が接続され、ここで抽出された同相電圧成分は差分増幅部５１２に入力される。
【００５６】
差分増幅部５１２は、同相電圧成分抽出部５１０から入力された同相電圧成分と端子５１１に供給される基準電圧Ｖｒとの差分を増幅し、増幅後の電圧を第３のＰチャネルＭＯＳトランジスタ５０３及び第４のＰチャネルＭＯＳトランジスタ５０７のゲート端子に供給する。
【００５７】
第２のＰチャネルＭＯＳトランジスタ５０３及び第４のＰチャネルＭＯＳトランジスタ５０７は、差分増幅部５１２から供給される電圧によりゲート電圧が制御され、出力端子５１５と出力端子５１６とに現れる信号電圧間の同相電圧成分を基準電圧Ｖｒに近づけるように動作する。
【００５８】
第２のＮチャネルＭＯＳトランジスタ５０４及び第４のＮチャネルＭＯＳトランジスタ５０８の各々のゲート端子には、トランスコンダクタンス増幅器のトランスコンダクタンス値を調整するための制御電圧Ｖｇを供給する端子５０９が接続される。
【００５９】
次に、上記のように構成されたトランスコンダクタンス増幅器の動作について、図６に示す等価回路図を用いて説明する。
【００６０】
図６は、図５のＭＯＳトランジスタを抵抗へ置き換えて示した図である。
抵抗６０１は第１のＰチャネルＭＯＳトランジスタ５０１に相当し、抵抗６０２は第１のＮチャネルＭＯＳトランジスタ５０２に相当し、抵抗６０３は第２のＰチャネルＭＯＳトランジスタ５０３に相当し、抵抗６０４は第２のＮチャネルＭＯＳトランジスタ５０４に相当する。また、抵抗６０１〜６０４は、それぞれ抵抗値Ｒ１〜Ｒ４を有している。
【００６１】
同様に、抵抗６０５は第３のＰチャネルＭＯＳトランジスタ５０５に相当し、抵抗６０６は第３のＮチャネルＭＯＳトランジスタ５０６に相当し、抵抗６０７は第４のＰチャネルＭＯＳトランジスタ５０７に相当し、抵抗６０８は第４のＮチャネルＭＯＳトランジスタ５０８に相当する。また、抵抗６０５〜６０８は、それぞれ抵抗値Ｒ１〜Ｒ４を有している。
【００６２】
出力端子６１１は図５に示したトランスコンダクタンス増幅器の出力端子５１５に相当し、出力端子６１２は図５に示したトランスコンダクタンス増幅器の出力端子５１６に相当し、出力端子６１１と出力端子６１２とに現れる信号電圧間の同相電圧成分をＶｃｏｍで表している。
【００６３】
差動増幅器６１０は図５の差分増幅部５１２に相当し、同相電圧成分Ｖｃｏｍと端子６０９に供給される基準電圧Ｖｒとの差分を利得Ｇ倍で増幅して電圧Ｖｃを出力する。これにより、第２のＰチャネルＭＯＳトランジスタ５０３と等価である抵抗６０３及び第４のＰチャネルＭＯＳトランジスタ５０７と等価である抵抗６０７は、差動増幅器６１０の出力電圧Ｖｃによって抵抗値が制御される可変抵抗として動作する。
【００６４】
同相電圧成分Ｖｃｏｍは、図２における出力端子２０７の直流バイアス電圧成分Ｖｏｕｔと等価であり、図６において同相電圧成分Ｖｃｏｍの値が決まる原理は、第１実施形態の図２においてＶｏｕｔの値が決まる原理と同一である。
【００６５】
従って、トランスコンダクタンス増幅器の２系統の出力端子６１１と出力端子６１２との間の同相電圧成分Ｖｃｏｍは、第１実施形態におけるトランスコンダクタンス増幅器と同様にして、端子６０９に供給される基準電圧Ｖｒにほぼ一致する。
【００６６】
以上のように、本実施形態のトランスコンダクタンス増幅器によれば、出力端子５１５と出力端子５１６との間の同相電圧成分Ｖｃｏｍが、端子５１１に供給される基準電圧Ｖｒに近づくように動作し、また、差分増幅部５１２の利得が高いほど、よりＶｒの値に近づくように動作する。これにより、従来のように、出力端子５１５と出力端子５１６との間の同相電圧成分Ｖｃｏｍの安定化のために複数のＣＭＯＳインバータを設ける必要がないため、回路構成を簡略化できる。
【００６７】
また、本実施形態のトランスコンダクタンス増幅器によれば、端子５０９に供給する制御電圧Ｖｇを任意に変更することで、同相電圧成分Ｖｃｏｍを基準電圧Ｖｒに近づけながら、トランスコンダクタンス増幅器のトランスコンダクタンス値を調整することができる。したがって、電源ＶＤＤの値を変化させることなくトランスコンダクタンス値を調整することができ、回路規模の増大や消費電力の増加を招くことなく、トランスコンダクタンス値を調整可能なトランスコンダクタンス増幅器を実現することができる。
【００６８】
なお、本実施形態のトランスコンダクタンス増幅器では、トランスコンダクタンス値を変化させるための制御電圧Ｖｇを、第２のＮチャネルＭＯＳトランジスタ５０４と第４のＮチャネルＭＯＳトランジスタ５０８の共通接続されたゲート端子に供給し、同相電圧成分Ｖｃｏｍを安定化するための制御電圧Ｖｃを第２のＰチャネルＭＯＳトランジスタ５０３と第４のＰチャネルＭＯＳトランジスタ５０７の共通接続されたゲート端子に供給する構成としたが、トランスコンダクタンス値を調整するための制御電圧Ｖｇを第２のＰチャネルＭＯＳトランジスタ５０３と第４のＰチャネルＭＯＳトランジスタ５０７の共通接続されたゲート端子に供給し、同相電圧成分Ｖｃｏｍを安定化するための制御電圧Ｖｃを第２のＮチャネルＭＯＳトランジスタ５０４と第４のＮチャネルＭＯＳトランジスタ５０８の共通接続されたゲート端子に供給する構成としても、同等の動作が得られることは明らかである。
【００６９】
（第３実施形態）
図７は、本発明の第３実施形態に係るトランスコンダクタンス増幅器の構成を示す回路図である。
トランスコンダクタンス増幅器は、第１のＰチャネルＭＯＳトランジスタ７０１と第１のＮチャネルＭＯＳトランジスタ７０２とから構成される第１のＣＭＯＳインバータを備える。第１のＰチャネルＭＯＳトランジスタ７０１と第１のＮチャネルＭＯＳトランジスタ７０２とは直列に接続され、第１のＰチャネルＭＯＳトランジスタ７０１及び第１のＮチャネルＭＯＳトランジスタ７０２の各々のゲート端子には入力端子７１９が接続されている。また、第１のＰチャネルＭＯＳトランジスタ７０１及び第１のＮチャネルＭＯＳトランジスタ７０２の各々のドレイン端子には出力端子７２１が接続されている。
【００７０】
第１のＰチャネルＭＯＳトランジスタ７０１のソース端子と電源端子ＶＤＤとの間には第２のＰチャネルＭＯＳトランジスタ７０３が接続され、第１のＮチャネルＭＯＳトランジスタ７０２のソース端子と接地端子との間には第２のＮチャネルＭＯＳトランジスタ７０４が接続されている。第２のＰチャネルＭＯＳトランジスタ７０３及び第２のＮチャネルＭＯＳトランジスタ７０４は、各々のゲート端子に印加する電圧を制御することによってドレイン・ソース端子間の抵抗値が変化し、可変抵抗として動作する。
【００７１】
また、トランスコンダクタンス増幅器は、第３のＰチャネルＭＯＳトランジスタ７０５と第３のＮチャネルＭＯＳトランジスタ７０６とから構成される第２のＣＭＯＳインバータを備える。第３のＰチャネルＭＯＳトランジスタ７０５と第３のＮチャネルＭＯＳトランジスタ７０６とは直列に接続され、第３のＰチャネルＭＯＳトランジスタ７０５及び第３のＮチャネルＭＯＳトランジスタ７０６の各々のゲート端子には入力端子７２０が接続されている。また、第３のＰチャネルＭＯＳトランジスタ７０５及び第３のＮチャネルＭＯＳトランジスタ７０６の各々のドレイン端子には出力端子７２２が接続されている。
【００７２】
第３のＰチャネルＭＯＳトランジスタ７０５のソース端子と電源端子ＶＤＤとの間には第４のＰチャネルＭＯＳトランジスタ７０７が接続され、第３のＮチャネルＭＯＳトランジスタ７０６のソース端子と接地端子との間には第４のＮチャネルＭＯＳトランジスタ７０８が接続されている。第４のＰチャネルＭＯＳトランジスタ７０７及び第４のＮチャネルＭＯＳトランジスタ７０８は、各々のゲート端子に印加する電圧を制御することによってドレイン・ソース端子間の抵抗値が変化し、可変抵抗として動作する。
【００７３】
入力端子７１９及び７２０は、トランスコンダクタンス増幅器における信号入力端子であり、例えば、互いに振幅の極性が逆である２系統の信号電圧Ｖｉｎ１、Ｖｉｎ２を入力して動作させる。また、出力端子７２１及び７２２は、互いに振幅の極性が逆である２系統の信号電流Ｉｏｕｔ１、Ｉｏｕｔ２を出力する。
【００７４】
第１のＣＭＯＳインバータの出力端子７２１には、ＮチャネルＭＯＳトランジスタ７１１及び７１３から構成される第１の差動トランジスタ対の入力端子が接続され、第２のＣＭＯＳインバータの出力端子７２２には、ＮチャネルＭＯＳトランジスタ７１２及び７１４から構成される第２の差動トランジスタ対の入力端子が接続されている。
【００７５】
ＮチャネルＭＯＳトランジスタ７１１及び７１２の各ドレイン端子（第１及び第２の差動トランジスタ対の正出力端子）は第１の負荷抵抗７１５に共通接続され、ＮチャネルＭＯＳトランジスタ７１３及び７１４の各ドレイン端子（第１及び第２の差動トランジスタ対の負出力端子）は第２の負荷抵抗７１６に共通接続されている。ＮチャネルＭＯＳトランジスタ７１３及び７１４の各ゲート端子は共通接続されて、基準電圧Ｖｒを供給する端子７１０に接続されている。第１の負荷抵抗７１５及び第２の負荷抵抗７１６はそれぞれ電源端子ＶＤＤに接続されている。ＮチャネルＭＯＳトランジスタ７１１及び７１３の各ソース端子には電流源７１７が接続され、ＮチャネルＭＯＳトランジスタ７１２及び７１４の各ソース端子には電流源７１８が接続されている。
【００７６】
第２のＮチャネルＭＯＳトランジスタ７０４及び第４のＮチャネルＭＯＳトランジスタ７０８の各ゲート端子には、トランスコンダクタンス増幅器のトランスコンダクタンス値を調整するための制御電圧Ｖｇを供給する端子７０９が接続されている。
【００７７】
次に、上記のように構成されたトランスコンダクタンス増幅器の動作について、図８の回路図を用いて説明する。
【００７８】
図８は、図７に示したトランスコンダクタンス増幅器の差動トランジスタ対及び負荷抵抗の部分（図７の点線部分）を示した回路図である。
第１の差動トランジスタ対の入力端子８２１に供給される信号電圧Ａは、図７における第１のＣＭＯＳインバータの出力信号電圧に相当し、同様に、第２の差動トランジスタ対の入力端子８２２に供給される信号電圧Ｂは第２のＣＭＯＳインバータの出力信号電圧に相当する。また、第１の差動トランジスタ対の出力端子８０３に現れる信号電圧Ｖｃは、図７における第２のＰチャネルＭＯＳトランジスタ７０３のゲート制御電圧に相当し、同様に、第２の差動トランジスタ対の出力端子８０７に現れる信号電圧Ｖｃは、第４のＰチャネルＭＯＳトランジスタ７０７のゲート制御電圧に相当する。
【００７９】
図８において、出力端子８０３及び８０７に現れる信号電圧Ｖｃは、第１及び第２の差動トランジスタ対の出力電流の和と負荷抵抗７１６との積で表される。ここで、負荷抵抗７１６の抵抗値をＲ、差動トランジスタ対を構成するＮチャネルＭＯＳトランジスタのトランスコンダクタンス値をｇｍ、電流源７１７及び７１８の電流値をそれぞれＩとすると、次の式（７）が成り立つ。
【００８０】
Ｖｃ＝ＶＤＤ−Ｒ・｛ｇｍ・（Ｖｒ−Ａ）＋（Ｉ／２）＋ｇｍ・（Ｖｒ−Ｂ）＋（Ｉ／２）｝ ・・・（７）
【００８１】
式（７）を変形して、次の式（８）を得る。
Ｖｃ＝２・Ｒ・ｇｍ・｛（Ａ＋Ｂ）／２−Ｖｒ｝＋ＶＤＤ−Ｒ・Ｉ・・・（８）
これより、信号電圧Ｖｃは、信号電圧ＡとＢとの間の同相電圧成分と基準電圧Ｖｒとの差分電圧が、２・Ｒ・ｇｍ倍に増幅された信号電圧であることが分かる。
【００８２】
従って、トランスコンダクタンス増幅器の２系統の出力端子７２１と出力端子７２２との間の同相電圧成分は、第２実施形態におけるトランスコンダクタンス増幅器と同様にして、入力端子７１０に供給される基準電圧Ｖｒにほぼ一致する。
【００８３】
以上のように、本実施形態のトランスコンダクタンス増幅器によれば、２つの差動トランジスタ対と２つの負荷抵抗とが、第二実施形態で説明した同相電圧成分抽出部５１０及び差分増幅部５１２と同等の機能を果たすため、第二実施形態と同様の効果が得られる。
【００８４】
なお、本実施形態のトランスコンダクタンス増幅器では、差動トランジスタ対がＮチャネルＭＯＳトランジスタから構成されるものとして説明したが、ＰチャネルＭＯＳトランジスタ又はバイポーラトランジスタであっても同等の効果が得られることは言うまでもない。
【００８５】
また、トランスコンダクタンス増幅器の第１及び第２の負荷抵抗は、トランジスタ等の能動負荷素子であってもよい。
【００８６】
【発明の効果】
本発明によれば、回路規模の増大や消費電力の増加を抑えながらトランスコンダクタンス値を調整することが可能なトランスコンダクタンス増幅器を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るトランスコンダクタンス増幅器の構成を示す回路図である。
【図２】本発明の第１実施形態に係るトランスコンダクタンス増幅器の動作を説明するための等価回路図である。
【図３】本発明の第１実施形態に係るトランスコンダクタンス増幅器の動作点電圧を説明するための図であり、（ａ）は図２における差動増幅器の利得Ｇが５倍の場合、（ｂ）は１０倍の場合、（ｃ）は１００倍の場合の図である。
【図４】本発明の第１実施形態に係るトランスコンダクタンス増幅器の動作点電圧を説明するための図である。
【図５】本発明の第２実施形態に係るトランスコンダクタンス増幅器の構成を示す回路図である。
【図６】本発明の第２実施形態に係るトランスコンダクタンス増幅器の動作を説明するための等価回路図である。
【図７】本発明の第３実施形態に係るトランスコンダクタンス増幅器の構成を示す回路図である。
【図８】本発明の第３実施形態に係るトランスコンダクタンス増幅器において、差動トランジスタ対及び負荷抵抗から構成される部分を示す回路図である。
【図９】従来のトランスコンダクタンス増幅器の構成を示す回路図である。
【符号の説明】
１０１、５０１、７０１ 第１のＰチャネルＭＯＳトランジスタ
１０２、５０２、７０２ 第１のＮチャネルＭＯＳトランジスタ
１０３、５０３、７０３ 第２のＰチャネルＭＯＳトランジスタ
１０４、５０４、７０４ 第２のＮチャネルＭＯＳトランジスタ
１０５、１０７、５０９、５１１、７０９、７１０ 端子
１０６ 直流バイアス電圧成分抽出部
５１０ 同相電圧成分抽出部
１０８、５１２ 差分増幅部
５０５、７０５ 第３のＰチャネルＭＯＳトランジスタ
５０６、７０６ 第３のＮチャネルＭＯＳトランジスタ
５０７、７０７ 第４のＰチャネルＭＯＳトランジスタ
５０８、７０８ 第４のＮチャネルＭＯＳトランジスタ
１０９、５１３、５１４、７１９、７２０ 入力端子
１１０、５１５、５１６、７２１、７２２ 出力端子
Claims (5)
- 第１のＰチャネルＭＯＳトランジスタ及び第１のＮチャネルＭＯＳトランジスタより構成されるＣＭＯＳインバータと、
前記第１のＰチャネルＭＯＳトランジスタのソース端子と電源端子との間に接続された第２のＰチャネルＭＯＳトランジスタと、
前記第１のＮチャネルＭＯＳトランジスタのソース端子と接地端子との間に接続された第２のＮチャネルＭＯＳトランジスタと、
前記ＣＭＯＳインバータの出力から直流バイアス電圧成分を抽出する直流バイアス電圧成分抽出手段と、
前記直流バイアス電圧成分抽出手段により抽出された直流バイアス電圧成分と基準電圧との差分を増幅する差分増幅手段とを備え、
前記差分増幅手段の出力を前記第２のＰチャネルＭＯＳトランジスタのゲート端子に接続すると共に、前記第２のＮチャネルＭＯＳトランジスタのゲート端子電圧を任意の電圧により制御するトランスコンダクタンス増幅器。 - 第１のＰチャネルＭＯＳトランジスタ及び第１のＮチャネルＭＯＳトランジスタより構成されるＣＭＯＳインバータと、
前記第１のＰチャネルＭＯＳトランジスタのソース端子と電源端子との間に接続された第２のＰチャネルＭＯＳトランジスタと、
前記第１のＮチャネルＭＯＳトランジスタのソース端子と接地端子との間に接続された第２のＮチャネルＭＯＳトランジスタと、
前記ＣＭＯＳインバータの出力から直流バイアス電圧成分を抽出する直流バイアス電圧成分抽出手段と、
前記直流バイアス電圧成分抽出手段により抽出された直流バイアス電圧成分と基準電圧との差分を増幅する差分増幅手段とを備え、
前記差分増幅手段の出力を前記第２のＮチャネルＭＯＳトランジスタのゲート端子に接続すると共に、前記第２のＰチャネルＭＯＳトランジスタのゲート端子電圧を任意の電圧により制御するトランスコンダクタンス増幅器。 - 第１のＰチャネルＭＯＳトランジスタ及び第１のＮチャネルＭＯＳトランジスタより構成される第１のＣＭＯＳインバータと、
前記第１のＰチャネルＭＯＳトランジスタのソース端子と電源端子との間に接続された第２のＰチャネルＭＯＳトランジスタと、
前記第１のＮチャネルＭＯＳトランジスタのソース端子と接地端子との間に接続された第２のＮチャネルＭＯＳトランジスタと、
第３のＰチャネルＭＯＳトランジスタ及び第３のＮチャネルＭＯＳトランジスタより構成される第２のＣＭＯＳインバータと、
前記第３のＰチャネルＭＯＳトランジスタのソース端子と前記電源端子との間に接続された第４のＰチャネルＭＯＳトランジスタと、
前記第３のＮチャネルＭＯＳトランジスタのソース端子と接地端子との間に接続された第４のＮチャネルＭＯＳトランジスタと、
前記第１のＣＭＯＳインバータ及び前記第２のＣＭＯＳインバータの各々から出力される出力電圧間の同相電圧成分を抽出する同相電圧成分抽出手段と、
前記同相電圧成分抽出手段により抽出された同相電圧成分と基準電圧との差分を増幅する差分増幅手段とを備え、
前記差分増幅手段の出力を前記第２のＰチャネルＭＯＳトランジスタのゲート端子及び前記第４のＰチャネルＭＯＳトランジスタのゲート端子に接続すると共に、前記第２のＮチャネルＭＯＳトランジスタのゲート端子電圧及び前記第４のＮチャネルＭＯＳトランジスタのゲート端子電圧を任意の電圧により制御するトランスコンダクタンス増幅器。 - 第１のＰチャネルＭＯＳトランジスタ及び第１のＮチャネルＭＯＳトランジスタより構成される第１のＣＭＯＳインバータと、
前記第１のＰチャネルＭＯＳトランジスタのソース端子と電源端子との間に接続された第２のＰチャネルＭＯＳトランジスタと、
前記第１のＮチャネルＭＯＳトランジスタのソース端子と接地端子との間に接続された第２のＮチャネルＭＯＳトランジスタと、
第３のＰチャネルＭＯＳトランジスタ及び第３のＮチャネルＭＯＳトランジスタより構成される第２のＣＭＯＳインバータと、
前記第３のＰチャネルＭＯＳトランジスタのソース端子と前記電源端子との間に接続された第４のＰチャネルＭＯＳトランジスタと、
前記第３のＮチャネルＭＯＳトランジスタのソース端子と接地端子との間に接続された第４のＮチャネルＭＯＳトランジスタと、
前記第１のＣＭＯＳインバータ及び前記第２のＣＭＯＳインバータの各々から出力される出力電圧間の同相電圧成分を抽出する同相電圧成分抽出手段と、
前記同相電圧成分抽出手段により抽出された同相電圧成分と基準電圧との差分を増幅する差分増幅手段とを備え、
前記差分増幅手段の出力を前記第２のＮチャネルＭＯＳトランジスタのゲート端子及び前記第４のＮチャネルＭＯＳトランジスタのゲート端子に接続すると共に、前記第２のＰチャネルＭＯＳトランジスタのゲート端子電圧及び前記第４のＰチャネルＭＯＳトランジスタのゲート端子電圧を任意の電圧により制御するトランスコンダクタンス増幅器。 - 請求項３又は４記載のトランスコンダクタンス増幅器であって、
前記同相電圧成分抽出手段及び前記差分増幅手段は、
前記第１のＣＭＯＳインバータの出力電圧と前記基準電圧との差に応じた電流を出力する第１の差動トランジスタ対と、
前記第２のＣＭＯＳインバータの出力電圧と前記基準電圧との差に応じた電流を出力する第２の差動トランジスタ対と、
前記第１の差動トランジスタ対の正出力と前記第２の差動トランジスタ対の正出力とに共通接続される第１の負荷素子と、
前記第１の差動トランジスタ対の負出力と前記第２の差動トランジスタ対の負出力とに共通接続される第２の負荷素子とにより構成されるトランスコンダクタンス増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003072073A JP4180411B2 (ja) | 2003-03-17 | 2003-03-17 | トランスコンダクタンス増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003072073A JP4180411B2 (ja) | 2003-03-17 | 2003-03-17 | トランスコンダクタンス増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004282479A true JP2004282479A (ja) | 2004-10-07 |
| JP4180411B2 JP4180411B2 (ja) | 2008-11-12 |
Family
ID=33288364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003072073A Expired - Fee Related JP4180411B2 (ja) | 2003-03-17 | 2003-03-17 | トランスコンダクタンス増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4180411B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128973A (ja) * | 2004-10-28 | 2006-05-18 | Sony Corp | 増幅回路 |
| JP2008235621A (ja) * | 2007-03-22 | 2008-10-02 | Tohoku Univ | 半導体集積回路装置及びその製造方法 |
| JPWO2008093628A1 (ja) * | 2007-01-30 | 2010-05-20 | 興和株式会社 | 乾膠体を利用したホウ素除去剤及びホウ素除去方法 |
| GB2521701A (en) * | 2013-12-30 | 2015-07-01 | Cambridge Silicon Radio Ltd | Current controlled transconducting inverting amplifers |
| US9240754B2 (en) | 2013-12-30 | 2016-01-19 | Qualcomm Technologies International, Ltd. | Frequency fine tuning |
| US9442141B2 (en) | 2014-01-08 | 2016-09-13 | Qualcomm Technologies International, Ltd. | Analogue-to-digital converter |
-
2003
- 2003-03-17 JP JP2003072073A patent/JP4180411B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128973A (ja) * | 2004-10-28 | 2006-05-18 | Sony Corp | 増幅回路 |
| JP4525295B2 (ja) * | 2004-10-28 | 2010-08-18 | ソニー株式会社 | 増幅回路 |
| JPWO2008093628A1 (ja) * | 2007-01-30 | 2010-05-20 | 興和株式会社 | 乾膠体を利用したホウ素除去剤及びホウ素除去方法 |
| JP2008235621A (ja) * | 2007-03-22 | 2008-10-02 | Tohoku Univ | 半導体集積回路装置及びその製造方法 |
| GB2521701A (en) * | 2013-12-30 | 2015-07-01 | Cambridge Silicon Radio Ltd | Current controlled transconducting inverting amplifers |
| US9240754B2 (en) | 2013-12-30 | 2016-01-19 | Qualcomm Technologies International, Ltd. | Frequency fine tuning |
| US9391563B2 (en) | 2013-12-30 | 2016-07-12 | Qualcomm Technologies International, Ltd. | Current controlled transconducting inverting amplifiers |
| US9442141B2 (en) | 2014-01-08 | 2016-09-13 | Qualcomm Technologies International, Ltd. | Analogue-to-digital converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4180411B2 (ja) | 2008-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5268574B2 (ja) | 半導体集積回路装置 | |
| US9685914B2 (en) | Amplifier circuit | |
| US7948294B2 (en) | Mixer with high linearity | |
| KR100405221B1 (ko) | 가변이득증폭기 | |
| US20050151588A1 (en) | Rejection circuitry for variable-gain amplifiers and continuous-time filters | |
| JP4180411B2 (ja) | トランスコンダクタンス増幅器 | |
| CN110649900A (zh) | 一种高信噪比两级运算放大器 | |
| US7847635B2 (en) | Transconductance amplifier | |
| CN108964617A (zh) | 运算放大器电路 | |
| Likittanapong et al. | Linear CMOS triode transconductor for low-voltage applications | |
| US9401679B1 (en) | Apparatus and method for improving power supply rejection ratio | |
| Leuciuc et al. | A highly linear low-voltage MOS transconductor | |
| KR100864898B1 (ko) | Ｃｍｏｓ 가변 이득 증폭기 | |
| CN115498970A (zh) | 放大电路、差分放大电路和放大器 | |
| JPH07283660A (ja) | 多入力トランジスタおよび多入力トランスコンダクタ回路 | |
| GB2400997A (en) | A CMOS differential amplifier with a common-mode feedback circuit acting on the output nodes. | |
| KR100499856B1 (ko) | 가변 이득 증폭기 | |
| Srinivasan et al. | Linear current-to-voltage and voltage-to-current converters | |
| Eldeeb et al. | A 0.4 V 90nm CMOS subthreshold current conveyor | |
| JPH1065461A (ja) | 差動増幅回路 | |
| TWI600995B (zh) | 電壓箝制電路 | |
| JP4867066B2 (ja) | 増幅回路 | |
| Bonteanu | A review of capacitance multiplication techniques | |
| KR100668364B1 (ko) | 가변 이득 증폭기 | |
| JPH10276053A (ja) | 可変利得増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060317 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060325 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071114 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071121 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071128 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071205 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080730 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080827 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |