KR100668364B1 - 가변 이득 증폭기 - Google Patents

가변 이득 증폭기 Download PDF

Info

Publication number
KR100668364B1
KR100668364B1 KR1020050038735A KR20050038735A KR100668364B1 KR 100668364 B1 KR100668364 B1 KR 100668364B1 KR 1020050038735 A KR1020050038735 A KR 1020050038735A KR 20050038735 A KR20050038735 A KR 20050038735A KR 100668364 B1 KR100668364 B1 KR 100668364B1
Authority
KR
South Korea
Prior art keywords
voltage
output
variable gain
current
gain amplifier
Prior art date
Application number
KR1020050038735A
Other languages
English (en)
Other versions
KR20060065443A (ko
Inventor
권종기
김종대
정희범
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Publication of KR20060065443A publication Critical patent/KR20060065443A/ko
Application granted granted Critical
Publication of KR100668364B1 publication Critical patent/KR100668364B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45026One or more current sources are added to the amplifying transistors in the differential amplifier

Abstract

본 발명은 가변 이득 증폭기(Variable Gain Amplifier, 이하, 'VGA'라 함)에 관한 것으로, 제1 및 제2 입력전압을 차동 입력하기 위한 제1 수단과, 외부의 조절전압에 따라 트랜스컨덕턴스의 크기를 조절하여 다양한 출력전류를 발생하기 위한 제2 수단과, 상기 제2 수단에 의해 발생된 출력전류에 따라 가변 이득을 갖는 출력전압을 발생하기 위한 제3 수단과, 상기 제2 수단 및 상기 제3 수단 사이에 접속되어 외부의 공통전압에 따라 출력단에 안정된 전압을 공급하기 위한 제4 수단을 포함함으로써, 저왜곡 및 고대역의 특성을 가지고 고속으로 동작하는 VGA 회로를 집적회로(IC) 내에 내장할 수 있으며, 간단히 구현할 뿐만 아니라 그 면적을 최소화할 수 있는 효과가 있다.
가변 이득 증폭기, CMOS, 차동 형태, 공통전압, 조절전압

Description

가변 이득 증폭기{Variable gain amplifier}
도 1 은 본 발명의 일 실시예에 따른 가변 이득 증폭기를 설명하기 위한 회로도.
*** 도면의 주요 부분에 대한 부호 설명 ***
100 : 차동입력부, 200 : 전류발생부,
300 : 전압발생부, 400 : 전압안정부
본 발명은 CMOS 가변 이득 증폭기(Variable Gain Amplifier, 이하, 'VGA'라 함)에 관한 것으로, 보다 상세하게는 안정된 출력단에 의한 고속 동작 범위에서 저왜곡(low distortion), 고선형성(high linearity)의 이득을 조절하는 기능을 제공하며, 외부의 조절전압(control voltage) 신호에 의해서 넓은 범위에서 전압 이득을 조절할 수 있도록 한 가변 이득 증폭기에 관한 것이다.
일반적으로, CMOS VGA를 설계할 때 반드시 고려해야 하는 사항은 원하는 신호크기에 대한 주파수 대역폭(bandwidth)의 크기, 저 왜곡(low distortion), 원하는 선형성(linearity)을 보장하는 입력 신호크기, 조절 전압신호(control voltage) 및 이득조절 범위(gain control range) 등이 있다.
또한, 회로에 대한 온도나 전원전압의 의존성을 배제할 수가 없다. 특히, CMOS 회로는 동작 주파수 범위가 현재의 소자기술 특성상 100MHz 이상을 가지기 쉽지 않다.
그리고, MOS 소자의 문턱전압(threshold) 크기 축소의 제한성 때문에 입출력신호 크기가 제한되어 저전압 동작영역에 대한 원활한 회로 동작을 기대하기 어렵다.
또한, 원하는 이득을 얻기 위해 가변 이득 증폭기 셀(cell)을 다단으로 연결할 경우, 각 단 사이의 입출력 DC 전압 레벨을 정확히 맞추기 어렵기 때문에, AC 커플링 커패시턴스(capacitance)를 각 단 사이에 연결하여 DC 블로킹(DC blocking)을 하기도 하지만 부가의 소자가 필요하게 된다.
따라서, 부가의 소자가 필요하지 않으며 저전력의 특성을 가지며 저전압에서 동작하는 CMOS VGA를 집적회로(Integrated Circuit, IC)로 구현하기가 어렵다는 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 안정된 출력단에 의한 고속 동작 범위에서 저왜곡(low distortion) 및 고선형성(high linearity)의 이득을 조절하는 기능을 제공하며, 외부의 조절전압(control voltage) 신호에 의해서 넓은 범위에서 전압 이득을 조절할 수 있도록 한 가변 이득 증폭기를 제공하는데 있다.
전술한 목적을 달성하기 위하여 본 발명의 일 측면은, 제1 및 제2 입력전압을 차동 입력하기 위한 제1 수단; 외부의 조절전압에 따라 트랜스컨덕턴스의 크기를 조절하여 다양한 출력전류를 발생하기 위한 제2 수단; 상기 제2 수단에 의해 발생된 출력전류에 따라 가변 이득을 갖는 출력전압을 발생하기 위한 제3 수단; 및 상기 제2 수단 및 상기 제3 수단 사이에 접속되어 외부의 공통전압에 따라 출력단에 안정된 전압을 공급하기 위한 제4 수단을 포함하여 이루어진 가변 이득 증폭기를 제공하는 것이다.
여기서, 상기 제1 수단은, 소정 전류를 공급하기 위한 전류원; 상기 제1 입력전압에 따라 구동되어 상기 전류원으로부터의 전류를 공급하기 위한 제1 NMOS 트랜지스터; 및 상기 제2 입력전압에 따라 구동되어 상기 전류원으로부터의 전류를 공급하기 위한 제2 NMOS 트랜지스터로 이루어지되, 상기 제1 및 제2 NMOS 트랜지스터의 소오스 단자가 상호 접속됨이 바람직하다.
바람직하게는, 상기 제2 수단은, 상기 제1 수단 및 상기 제4 수단 사이에 접속되어 상기 조절전압에 따라 트랜스컨덕턴스의 크기가 각각 조절되는 제3 및 제4 NMOS 트랜지스터로 이루어진다.
바람직하게는, 상기 제3 수단은, 상기 제4 수단의 출력단자에 각각 직렬로 접속된 저항으로 이루어진다.
바람직하게는, 상기 4 수단은, 상기 제2 수단의 출력단자가 서로 전기적으로 연결되도록 저항으로 이루어진다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.
도 1 은 본 발명의 일 실시예에 따른 가변 이득 증폭기를 설명하기 위한 회로도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 가변 이득 증폭기(Variable Gain Amplifier, 이하, 'VGA'라 함)는 차동입력부(100), 전류발생부(200), 전압발생부(300) 및 전압안정부(400)로 이루어진 셀(cell)회로가 다단(multi-stage)으로 연결되어 있다. 또한, 본 발명의 일 실시예에 따른 VGA 셀 회로에 소정의 조절전압(Vc)을 공급하기 위한 이득조절단(미도시)이 더 구비될 수 있다.
여기서, 상기 차동입력부(100)는 제1 및 제2 입력전압(Vi+ 및 Vi-)을 차동 입력하는 기능을 수행한다.
이러한 차동입력부(100)는 접지단자(Vss)와 제1 노드(Q1) 사이에 접속되어 소정의 전류를 공급하기 위한 전류원(Is)과, 상기 제1 노드(Q1)와 제2 노드(Q2) 사이에 접속되며 제1 입력전압(Vi+)에 따라 구동되어 상기 전류원(Is)으로부터의 전류를 공급하기 위한 제1 NMOS 트랜지스터(M1)와, 상기 제1 노드(Q1)와 제3 노드(Q3) 사이에 접속되며 제2 입력전압(Vi-)에 따라 구동되어 상기 전류원(Is)으로부터의 전류를 공급하기 위한 제2 NMOS 트랜지스터(M2)로 구성되어 있다.
이때, 상기 제1 및 제2 NMOS 트랜지스터(M1 및 M2)는 차동 형태(differential pair)로 이루어지며, 각각의 소오스(Source) 단자가 상호 접속되어 있다.
상기 전류발생부(200)는 외부의 조절전압(Vc)에 따라 트랜스컨덕턴스(transconductance)의 크기를 조절하여 다양한 출력전류를 발생하는 기능을 수행한다.
이러한 전류발생부(200)는 상기 제2 노드(Q2)와 제4 노드(Q4) 사이에 접속되어 상기 조절전압(Vc)에 따라 트랜스컨덕턴스의 크기가 조절되는 제3 NMOS 트랜지스터(M3)와, 상기 제3 노드(Q3)와 제5 노드(Q5) 사이에 접속되어 상기 조절전압(Vc)에 따라 트랜스컨덕턴스의 크기가 조절되는 제4 NMOS 트랜지스터(M4)로 구성되어 있다.
이때, 상기 제3 및 제4 NMOS 트랜지스터(M3 및 M4)는 각각 캐스코드(cascode) 형태로 연결되어 있다.
상기 전압발생부(300)는 상기 전류발생부(200)에 의해 발생된 출력전류에 따라 가변 이득을 갖는 출력전압을 발생하는 기능을 수행한다.
이러한 전압발생부(300)는 제1 출력단자(Vo-)와 전원단자(Vdd) 사이에 접속되는 제1 저항(R1)과, 제2 출력단자(Vo+)와 상기 전원단자(Vdd) 사이에 접속되는 제2 저항(R2)으로 구성되어 있다.
상기 전압안정부(400)는 외부의 공통전압(Vcom)에 따라 상기 제1 및 제2 출력단자(Vo- 및 Vo+)에 안정된 전압을 공급하는 기능을 수행한다.
이러한 전압안정부(400)는 상기 제4 노드(Q4)와 상기 공통전압(Vcom) 사이에 접속되는 제3 저항(R3)과, 상기 공통전압(Vcom)과 상기 제5 노드(Q5) 사이에 접속되는 제4 저항(R4)으로 구성되어 있다.
즉, 상기 제1 및 제2 출력단자(Vo- 및 Vo+)에 안정된 전압 레벨을 유지하기 위해 외부로부터의 공통전압(Vcom)을 공급받아 상기 제3 및 제4 저항(R3 및 R4)을 통해 출력단 공통모드(common mode) 전압을 유지하여 원하는 이득을 얻기 위해 다단으로 VGA 셀 회로를 연결할 경우, 상기 VGA 셀 회로 사이에 AC 커플링 커패시턴스(coupling capacitance) 삽입이 필요 없이 상호 직접적인 전압 정합이 가능하다.
상기와 같이 구성된 본 발명의 일 실시예에 따른 가변 이득 증폭기의 동작을 설명하면 다음과 같다.
먼저, 외부로부터 제1 및 제2 입력신호(Vi+ 및 Vi-)가 인가되고, 상기 전류원(Is)에 의해 결정된 안정된 전류 바이어스(current bias)는 상기 제1 및 제2 NMOS 트랜지스터(M1 및 M2)를 통해 제2 및 제3 노드(Q2 및 Q3)에 각각 공급된다.
그리고, 상기 제3 및 제4 NMOS 트랜지스터(M3 및 M4)는 외부의 조절전압(Vc)에 의해 구동되며, 상기 제3 및 제4 NMOS 트랜지스터(M3 및 M4)의 트랜스컨덕턴스의 크기는 상기 조절전압(Vc)에 의해 조절된다. 이에 따라 상기 제3 및 제4 NMOS 트랜지스터(M3 및 M4)의 드레인(Drain) 단에 출력전류가 발생된다.
그리고, 상기 제3 및 제4 NMOS 트랜지스터(M3 및 M4)의 드레인 단에서 발생된 출력전류는 상기 전압발생부(300)의 제1 및 제2 저항(R1 및 R2)에 의해 출력전압이 되어 상기 제1 및 제2 출력단자(Vo- 및 Vo+)로 출력된다.
상기 제1 및 제2 출력단자(Vo- 및 Vo+)의 DC 전압레벨은 외부로부터의 일정한 공통전압(Vcom)을 공급받아 상기 전압안정부(400)의 제3 및 제4 저항(R3 및 R4)을 통해 출력단 공통모드 전압을 유지하게 되어 저왜곡(low distortion)의 특성을 극대화시킨다.
또한, 본 발명의 일 실시예에 적용된 출력부하(output load)는 상기 제1 및 제2 저항(R1 및 R2)으로 구성되어 있으나, 본 발명의 일 실시예에 따른 VGA 셀 회로의 이득의 크기는 상기 제1 및 제2 저항(R1 및 R2)과 병렬로 연결된 상기 제3 및 제4 저항(R3 및 R4)과 함께 (R1//R3) 및 (R2//R4)에 의해 결정되고, 또 주파수특성은 (R1//R3) 및 (R2//R4)가 각각 제3 및 제4 NMOS 트랜지스터(M3 및 M4)의 드레인(Drain)단에서의 기생 커패시턴스(capacitance)에 의해 좌우되므로 구성소자의 크기를 최적화하면 양호한 주파수 특성을 얻을 수 있다.
따라서, 본 발명의 일 실시예에 따른 안정된 출력단을 가지는 새로운 저전압 CMOS VGA 셀 회로는 안정된 출력단 공통모드 전압 공급에 의한 저왜곡(low distortion) 및 고대역(high frequency bandwidth)의 특성을 가질 수 있으며, MOS 집적회로로 내장 할 수 있다.
전술한 본 발명에 따른 가변 이득 증폭기에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.
이상에서 설명한 바와 같은 본 발명의 가변 이득 증폭기에 따르면, 안정된 출력단을 가지는 회로에 의한 저왜곡(low distortion) 및 고대역(high frequency bandwidth)의 특성을 가지고 고속으로 동작하는 VGA 회로를 집적회로(IC) 내에 내장할 수 있고, 간단히 구현할 수 있으며 그 면적을 최소화할 수 있을 뿐만 아니라 저전원공급 영역 또는 필요에 따라 신호모드 설정이 가능한 기능을 가지는 이점이 있다.

Claims (5)

  1. 제1 및 제2 입력전압을 차동 입력하기 위한 제1 수단;
    외부의 조절전압에 따라 트랜스컨덕턴스의 크기를 조절하여 다양한 출력전류를 발생하기 위한 제2 수단;
    제1 및 제2 출력단자에 상기 제2 수단에 의해 발생된 출력전류에 따라 가변 이득을 갖는 출력전압을 발생하기 위한 제3 수단; 및
    상기 제2 수단 및 상기 제3 수단 사이에 접속되어 외부의 공통전압에 따라 상기 제1 및 제2 출력단자에 안정된 전압을 공급하기 위한 제4 수단을 포함하며,
    상기 제4 수단은,
    상기 제1 출력단자와 상기 공통전압 사이에 접속되는 저항과,
    상기 제2 출력단자와 상기 공통전압 사이에 접속되는 저항을 구비하는 것을 특징으로 하는 가변 이득 증폭기.
  2. 제 1 항에 있어서, 상기 제1 수단은,
    소정 전류를 공급하기 위한 전류원;
    상기 제1 입력전압에 따라 구동되어 상기 전류원으로부터의 전류를 공급하기 위한 제1 NMOS 트랜지스터; 및
    상기 제2 입력전압에 따라 구동되어 상기 전류원으로부터의 전류를 공급하기 위한 제2 NMOS 트랜지스터로 이루어지되, 상기 제1 및 제2 NMOS 트랜지스터의 소오스 단자가 상호 접속된 것을 특징으로 하는 가변 이득 증폭기.
  3. 제 2 항에 있어서, 상기 제2 수단은,
    상기 제1 수단 및 상기 제4 수단 사이에 접속되어 상기 조절전압에 따라 트랜스컨덕턴스의 크기가 각각 조절되는 제3 및 제4 NMOS 트랜지스터로 이루어진 것을 특징으로 하는 가변 이득 증폭기.
  4. 제 1 항에 있어서, 상기 제3 수단은,
    상기 제4 수단의 출력단자에 각각 직렬로 접속된 저항으로 이루어진 것을 특징으로 하는 가변 이득 증폭기.
  5. 삭제
KR1020050038735A 2004-12-10 2005-05-10 가변 이득 증폭기 KR100668364B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20040104341 2004-12-10
KR1020040104341 2004-12-10

Publications (2)

Publication Number Publication Date
KR20060065443A KR20060065443A (ko) 2006-06-14
KR100668364B1 true KR100668364B1 (ko) 2007-01-16

Family

ID=37160705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050038735A KR100668364B1 (ko) 2004-12-10 2005-05-10 가변 이득 증폭기

Country Status (1)

Country Link
KR (1) KR100668364B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703784B1 (ko) * 2005-07-08 2007-04-06 삼성전자주식회사 가변 이득 증폭기와 이를 포함하는 무선 통신 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611437A (ja) * 1992-06-29 1994-01-21 Fujitsu Ltd 結晶評価方法
US6011437A (en) * 1998-05-04 2000-01-04 Marvell Technology Group, Ltd. High precision, high bandwidth variable gain amplifier and method
JP2000232328A (ja) 1999-02-09 2000-08-22 Nec Ic Microcomput Syst Ltd 可変利得増幅器の利得制御回路
KR100356022B1 (ko) 1999-11-23 2002-10-18 한국전자통신연구원 씨모스 가변이득 앰프 및 그 제어 방법
KR100394275B1 (ko) 1999-07-21 2003-08-09 한국전자통신연구원 소신호 선형성 향상을 위한 알에프용 차동증폭단 회로
KR20040050589A (ko) * 2002-12-10 2004-06-16 한국전자통신연구원 가변 이득 증폭기

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611437A (ja) * 1992-06-29 1994-01-21 Fujitsu Ltd 結晶評価方法
US6011437A (en) * 1998-05-04 2000-01-04 Marvell Technology Group, Ltd. High precision, high bandwidth variable gain amplifier and method
JP2000232328A (ja) 1999-02-09 2000-08-22 Nec Ic Microcomput Syst Ltd 可変利得増幅器の利得制御回路
KR100394275B1 (ko) 1999-07-21 2003-08-09 한국전자통신연구원 소신호 선형성 향상을 위한 알에프용 차동증폭단 회로
KR100356022B1 (ko) 1999-11-23 2002-10-18 한국전자통신연구원 씨모스 가변이득 앰프 및 그 제어 방법
KR20040050589A (ko) * 2002-12-10 2004-06-16 한국전자통신연구원 가변 이득 증폭기

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020040050589 *

Also Published As

Publication number Publication date
KR20060065443A (ko) 2006-06-14

Similar Documents

Publication Publication Date Title
JP5268574B2 (ja) 半導体集積回路装置
KR100560413B1 (ko) 에이비급 레일-투-레일 연산 증폭기
JP3512676B2 (ja) 電圧制御発振器
JP2006141014A (ja) 共通モードフィードバック回路を具備したトランスコンダクタンス増幅器、及びトランスコンダクタンス増幅器の動作方法
JPH0360209A (ja) 増幅器回路とこの回路を含む半導体集積回路
US9941850B1 (en) Fully differential operational amplifier
US7443240B2 (en) AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit
US6989716B2 (en) Variable gain amplifier
US6538513B2 (en) Common mode output current control circuit and method
US7358811B2 (en) CMOS variable gain amplifier for controlling dB linear gain
US7046089B2 (en) Variable gain amplifier
US7038501B2 (en) Transconductor circuit for compensating the distortion of output current
US20060125567A1 (en) Amplifier circuit
KR20020056830A (ko) 증폭기
US9401679B1 (en) Apparatus and method for improving power supply rejection ratio
KR100668364B1 (ko) 가변 이득 증폭기
KR100864898B1 (ko) Cmos 가변 이득 증폭기
US7315210B2 (en) Differential operational amplifier
KR100668455B1 (ko) 가변 이득 증폭기
JP4180411B2 (ja) トランスコンダクタンス増幅器
KR100499856B1 (ko) 가변 이득 증폭기
US20220094307A1 (en) Amplifier circuit
US6137347A (en) Mid supply reference generator
JP2006050638A (ja) 対称パルス信号発生器
JP5480481B2 (ja) 集積回路コントローラ用の内部周波数補償回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121206

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131209

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee