JP5480481B2 - 集積回路コントローラ用の内部周波数補償回路 - Google Patents

Description

本発明は、閉ループフィードバックを用いる集積回路（ＩＣ）コントローラ用の周波数補償構成に関する。特に、本発明は、２つの電圧の差と、たとえば電流などの別の変数を合計する回路に関する。

ＩＣ制御システムを電子回路に実装する場合に、変数電圧と基準電圧との差と、たとえば電流などの別の変数を合計することが、しばしば必要となる。さらに、合計した結果を、ゼロ周波数付近における極に加えて有限の周波数で真のゼロを含むことができる積分器により処理し、この結果を、他の機能に使用される電圧として出力することが、必要となる。

この機能は、通常、図１に示されるように、オペアンプを利用する回路実装により成し遂げられる。図１を参照すると、この回路は、Ａの利得を有する増幅器２０、電圧ソース１、電流ソース２、および基準電圧４を含む。電圧ソース１は、抵抗３を通して増幅器２０の負入力へ接続され、電流ソース２は、同様に増幅器２０の負入力へ接続される。基準電圧４は、増幅器２０の正入力へ接続される。増幅器２０の出力は、抵抗５および静電容量６を含むフィードバック接続を通して、負入力へ接続される。

増幅器２０の入力インピーダンスは十分に大きく、かつ初期状態は無視されると仮定すると、図１に示される回路の周波数領域における伝達関数は、

ここでＡは、増幅器２０の利得である。Ａ＞＞１の場合、項１／Ａは無視できるようになる。この式は、（Ｖ_１およびＩ_２に加えて）追加の電圧変数および／または電流変数入力により拡張することが可能であることに注意されたい。

しかしながら、集積回路にこの回路を実装する場合、いくつかの困難がある。たとえば、静電容量６の必要となる値Ｃ_Ｆは、集積回路における静電容量の物理的サイズのため、実現するのが困難な場合がある。静電容量６において所望の電圧値に初期化することは、その端子のいずれも接地されていないため、さらに困難である。

それゆえに、２つの電圧の差と、たとえば電流などの別の変数を合計することが可能な回路であって、従来例の回路設計と関連付けられる上述した困難を克服する回路が必要となっている。

したがって、本発明は、従来例の設計における欠陥を克服する、集積回路内部の周波数補償回路に関する。典型的な実施の形態では、本発明の内部周波数補償回路は、基準電圧を受ける第１入力、入力電圧および入力電流を受ける第２入力、第１出力電流を出力する第１出力、および第２出力電流を出力する第２出力、を含む相互コンダクタンス増幅器と、相互コンダクタンス増幅器の第２出力と基準電位との間に接続される補償ネットワークと、を有し、第１出力は、第２入力へ接続される。

本発明の内部周波数補償器の相互コンダクタンス増幅器は、基準電圧と入力電圧との差に比例するような電流であって、入力電流の和に比例する出力電流を与える。さらに、本発明の補償ネットワークは、たとえば接地電位などの基準電位へ接続される１つの端子を含むキャパシタを有する。

他の有利な点としては以下に説明されるように、本発明の内部周波数補償回路は、伝達関数を変更しないで、補償回路内の静電容量値Ｃ_Ｆを変更する手段を与える。加えて本発明の内部周波数補償回路は、キャパシタの初期状態電圧について、より容易な制御を与える。さらに本発明の回路は、追加の増幅器または増幅器入力ステージ無しに、同様な入力に比例する、多数の独立した電流出力を容易に与えることが可能である。

本発明自身は、さらなる目的および有利な点とともに、次の詳細な説明および添付の図面を参照することにより、よりよく理解することが可能である。

本発明によれば、静電容量の電圧を所望の値に初期化することが容易である。本発明によれば、この回路は、キャパシタの電圧を容易に初期化したり、またはリセットしたりすることを可能にする。本発明によれば、別の有利な点は、すべて互いに正確に比例し、入力基準電圧のオフセットおよびバイアス電流による変動を有する、多数の出力をさらに与えることが可能な点である。

図２は、本発明に従う周波数補償回路１００の典型的な実施の形態を示す。図２を参照すると、周波数補償回路１００は、電圧制御電流ソースである相互コンダクタンス増幅器３０、電圧ソース１、電流ソース２、および基準電圧４を有する。電圧ソース１は、抵抗３を通して相互コンダクタンス増幅器３０の負入力３２へ接続され、電流ソース２は、同様に相互コンダクタンス増幅器３０の負入力３２へ接続される。基準電圧４は、相互コンダクタンス増幅器３０の正入力３１へ接続される。相互コンダクタンス増幅器３０の１次出力は、フィードバック接続を通して負入力３２へ接続される。相互コンダクタンス増幅器３０の第１出力は、抵抗７および静電容量８を含む第１補償ネットワーク１０へ接続される。相互コンダクタンス増幅器３０の第２出力は、追加補償インピーダンス９または他の回路へ接続されることが可能である。

所定の実施の形態における相互コンダクタンス増幅器３０は、正入力３１および負入力３２を有する差動電圧入力、ならびに利得Ｇｍを有する第１電流ソース出力３３を含む。さらに、所定の実施の形態における相互コンダクタンス増幅器３０は、釣り合いのとれた、しかし大きさがスケーリングされた利得ｋ_１×Ｇｍ 、・・・、ｋ_ｎ×Ｇｍを有する、１つ以上の独立した２次電流出力３４、３５を含む。ここでｋ_ｎ（n＝１、２、・・・）は、１未満、１に等しい、または１よりも大きい所定の倍率である。

１次電流出力３３は、負入力３２へ接続され、フィードバック機能を与える。それゆえに、負入力３２は、Ｇｍの大きい値および フィードバック接続により、正入力と同じ電位に駆動される。さらに負入力３２は、抵抗３を経由して電圧ソース１および電流ソース２へ接続され、他方、正入力３１は、基準電圧４へ接続される。

第１電流出力３４は、抵抗７および静電容量８を含む第１補償ネットワーク１０へ接続される。静電容量８の１つの端子は、接地電位または他の適切な基準電位へ接続されることに注意されたい。代替案としては、静電容量８を含む補償ネットワークは、間接的に直列抵抗７を経由して、接地電位または他の基準電位へ接続されてもよい。静電容量８は接地電位または基準電位へ接続されるので、静電容量８の初期電圧を制御する（たとえば、回路を初期化またはリセットする）ことが容易である。相互コンダクタンス増幅器３０は、インピーダンス値Ｚ_ｎを含む分離したインピーダンス９へ接続される追加の独立した出力３５を含み、異なる伝達関数を与えてもよいし、または他の回路を駆動してもよい。

相互コンダクタンス増幅器３０の入力インピーダンスは十分に大きく、かつ初期状態は無視されると仮定すると、３４で得られるこの回路の出力に対する電圧伝達関数は、

同様に、ｋ_１Ｒ_ｆＧｍ＞＞１と仮定すると、２次電流出力３５に対する伝達関数は、

多数の独立した出力の優位性により、キャパシタサイズＣ_Ｆ（またはＺ_ｎ）は、因数ｋ_１（またはｋ_ｎ）で容易にスケーリングされることが可能であることに注意されたい。加えて、スケーリングされた、同じ入力に関して比例する出力を含む２次電流出力は、たとえば比例出力および積分出力のような異なるフィルタ機能、異なるフィルタタイプまたはフィルタバンド幅、比較器またはウィンドウ機能など、を含んでもよい。

相互コンダクタンス増幅器３０は、所定の実施の形態において、入力回路ブロック４０および出力回路ブロック５０を含む。

入力回路ブロック４０の構成例が、図３および図４に示される。入力回路ブロック４０は、さらに、差動電圧入力ステージ４１、ならびにレベルシフトおよび／または追加電流利得ステージ４２を含む。入力回路ブロックは、高電位側信号Ｘ_Ｈまたは低電位側信号Ｘ_Ｌを出力することができる。入力回路ブロック４０の詳細な構成の例が、図４Ａ、図４Ｂ、図４Ｃ、および図４Ｄに示される。たとえば図４Ａに示されるように、差動電圧入力ステージ４１は、２つのＮＭＯＳトランジスタ４３およびＮＭＯＳトランジスタ４４、ならびにバイアス電流シンク４５ａを含むことができる。レベルシフトステージ４２は、ＰＭＯＳカレントミラー４６を含むことができる。図４Ｂにおいて、差動電圧入力ステージ４１は、２つのＰＭＯＳトランジスタ４７およびＰＭＯＳトランジスタ４８、ならびにバイアス電流ソース４５ｂを含むことができる。レベルシフトステージ４２は、ＮＭＯＳミラー４９を含むことができる。図４Ｃおよび図４Ｄにおいて、ＭＯＳトランジスタはバイポーラトランジスタで置き換えられている。

この入力回路は、相補電流出力Ｘ_Ｈおよび相補電流出力Ｘ_Ｌを備えた差動電圧入力ステージを含む。ここでＸ_Ｈはシンク電流、Ｘ_Ｌはソース電流である。｜Ｘ_Ｈ｜＋｜Ｘ_Ｌ｜＝｜バイアス電流｜であり、追加の利得が必要となる場合、｜Ｘ_Ｈ｜＋｜Ｘ_Ｌ｜＝ｋ×｜バイアス電流｜である。ここで、ｋは、１よりも大きな因数である。出力ステージを駆動する正確な両極性電流を与えるためには、カレントミラーが必要となる。この回路の機能は、差動入力電圧を、出力ステージ上で駆動する相補電流へ変換することである。

出力回路ブロック５０の構成例が、図５Ａおよび図５Ｂに示される。所定の実施の形態において、ＣＭＯＳトランジスタ（図５Ａ）またはバイポーラトランジスタ（図５Ｂ）を用いることができる。出力回路ブロック５０は、ｎ追加ステージ（ｎ＝１、２、・・・）を含み、ｎ追加ステージのそれぞれはトランジスタ（ＮＭＯＳおよびＰＭＯＳ、またはＮＰＮおよびＰＮＰ）の相補対を含む。

たとえば図５Ａに示されるように、各ステージにおいて、ＰＭＯＳトランジスタのソースはＶｃｃへ接続され、ＮＭＯＳトランジスタのソースは接地電位へ接続される。入力回路ブロック４０からの相補信号で、図５Ａおよび図５Ｂに示されるＸ_ＨおよびＸ_Ｌは、各ステージにおいて、ＰＭＯＳ（ＰＮＰ）トランジスタおよびＮＭＯＳ（ＮＰＮ）トランジスタのゲート（またはベース）端子へそれぞれ接続される。ここで、ｗ／ｌは、ＭＯＳトランジスタの相対的寸法を示し、Ａは、バイポーラトランジスタの相対的エミッタ領域（サイズ）を示す。下付の添字ＨおよびＬは、高電位側および低電位側を示す。入力ステージからの相補駆動信号は、Ｘにおいて出力ステージへ接続される。第１出力ステージ内のトランジスタのドレイン端子において得られる、第１ステージ５１からの出力は、入力へのフィードバックに使用される電流出力を構成することができ、ｎ番目のステージ（ｎ＝２、３、・・・ ）からの出力は、２次電流出力を構成することができる。ここでｎ＝１は１次補償器用の２次電流出力であり、ｎ＝２、３、・・・は他の用途用の２次電流出力である。

出力が多数であっても、入力回路ブロック４０は、１つで充分である。上述の入力は、スケーリングされ、整合された（ｗ／ｌまたはＡに比例）比率に対しオフセットされ、出力は同じ因数（ｋ_ｎ）でスケーリングされる。さらに、特定の値依存性または温度依存性のいずれも必要としないで、式（３）が有効であるためには、Ｇｍが十分に大きいだけでよい。この点で、本発明は、典型的な“Ｇｍ−Ｃ”フィルタとは異なり、通常、大きいＧｍは、大きいＡが容易に得ることができるように、容易に達成することができる。

典型的な“Ｇｍ−Ｃ”フィルタにおいて、応答は、パラメータＧｍの実際の値の関数であり、それゆえにＧｍは、プロセス変動および温度から独立した値である必要があり、（たとえば同調周波数制御用の）所定の追加の（制御）信号の値によってのみ変化する値である必要がある。一般に、電流を出力する差動電圧入力ステージのＧｍは、プロセスパラメータ、トランジスタサイズ、ダイ温度他、およびバイアス電流に依存する。ここで、回路出力は、Ｒ_ＳおよびＺ_ｎによって設定され、実際のＧｍの、しかしＧｍだけの比率（因数ｋの）によっては設定されない。

本発明に関連付けられる１つの有利な点は、相互コンダクタンス増幅器３０を使用する点である。倍率ｋ_ｎにより、補償ネットワーク１０内の静電容量値Ｃ_Ｆは、容易に変更することが可能である。加えて、補償ネットワーク１０内のキャパシタ８が接地電位（または他の基準電位）へ接続されるので、本発明の回路は、キャパシタ８の電圧を容易に初期化したり、またはリセットしたりすることを可能にする。

本発明に関連付けられる別の有利な点は、すべて互いに正確に比例し、入力基準電圧のオフセットおよびバイアス電流による変動を有する、多数の出力をさらに与えることが可能な点である。

本発明のいくらか特定の実施の形態が開示されてきたが、本発明は、本発明の趣旨または本質的な特徴から逸脱することなく、他の形態で具体化されてもよいことに注意されたい。それゆえに、本実施の形態は、すべての観点において、添付の請求項により示される本発明の範囲を例示するものであり、制限するものではないと見なされるべきである。それゆえに請求項に等価な意義および範囲内に入るすべての変更は、本発明に包含されるものと意図されている。

本発明は、集積回路コントローラ用の内部周波数補償回路に利用できる。

従来例における内部周波数補償器のブロック図である。 本発明に従う周波数補償回路の典型的なブロック図である。 本発明に従う周波数補償回路を入力回路に実装する典型的な回路図である。 本発明に従う周波数補償回路に用いる入力回路ブロックの代替的実装の典型的なブロック図である。 本発明に従う周波数補償回路に用いる入力回路ブロックの代替的実装の典型的なブロック図である。 本発明に従う周波数補償回路に用いる入力回路ブロックの代替的実装の典型的なブロック図である。 本発明に従う周波数補償回路に用いる入力回路ブロックの代替的実装の典型的なブロック図である。 本発明に従う周波数補償回路に用いる出力回路ブロックのある代替的実装の典型的な回路図である。 本発明に従う周波数補償回路に用いる出力回路ブロックのある代替的実装の典型的な回路図である。

Claims (7)

1. 集積回路内部の周波数補償回路であって、
   第１入力端子と、第２入力端子と、前記第１入力端子と前記第２入力端子との間の電圧値に応じた第１出力電流を出力する第１出力端子と、前記第１入力端子と前記第２入力端子との間の電圧値に応じた第２出力電流を出力する第２出力端子とを備え、前記第１入力端子には基準電圧が与えられ、前記第２入力端子と前記第１出力端子が共通接続された相互コンダクタンス増幅器と、
   抵抗、容量または一の値のインピーダンスを備えた補償ネットワークと、を有し、
   前記第２出力電流を前記補償ネットワークに与えたことを特徴とした周波数補償回路。
2. 前記第２入力端子に電流源を接続したことを特徴とする請求項１に記載の周波数補償回路。
3. 前記第１出力電流は、前記第１入力端子と前記第２入力端子との間の電圧値に対して、第１利得を有し、
   前記第２出力電流は、前記第１入力端子と前記第２入力端子との間の電圧値に対して、第２利得を有することを特徴とした請求項１に記載の周波数補償回路。
4. 前記補償ネットワークは、基準電位または接地電位へ接続される１つの終端を有するキャパシタを含む、請求項１に記載の周波数補償回路。
5. 集積回路内部の周波数補償回路であって、
   第１入力端子と、第２入力端子と、前記第１入力端子と前記第２入力端子との間の電圧値に応じた第１出力信号電流を出力する第１出力端子と、記第１入力端子と前記第２入力端子との間の電圧値に応じた補助出力電流信号を出力するＮ個（Ｎ＝１、２、３、・・・）の補助出力端子とを備え、前記第１入力端子には基準電圧が与えられ、前記第２入力端子と前記第１出力端子が共通接続された相互コンダクタンス増幅器と、
   抵抗、容量または所定値のインピーダンスを備えた複数の補償器インピーダンスと、を有し、
   前記複数の補償器インピーダンスのそれぞれは、前記Ｎ個の補助出力端子のそれぞれへ接続され、
   前記複数の補助出力端子の第１出力電流信号は第１の利得Ｇｍで増幅した信号を有し、２以上の値をＭとして、Ｍ番目の出力電流信号は、ｋＭを任意の倍率として、第Ｍの利得ｋＭ×Ｇｍで増幅した信号を有したことを特徴とする周波数補償回路。
6. 前記第２入力端子に電流源を接続したことを特徴とする請求項５に記載の周波数補償回路。
7. 前記複数の補償器インピーダンスの少なくとも１つは、接地電位へ接続されるキャパシタを含む、請求項５に記載の周波数補償回路。

Images