JP2000232328A - 可変利得増幅器の利得制御回路 - Google Patents

可変利得増幅器の利得制御回路

Info

Publication number
JP2000232328A
JP2000232328A JP11030809A JP3080999A JP2000232328A JP 2000232328 A JP2000232328 A JP 2000232328A JP 11030809 A JP11030809 A JP 11030809A JP 3080999 A JP3080999 A JP 3080999A JP 2000232328 A JP2000232328 A JP 2000232328A
Authority
JP
Japan
Prior art keywords
voltage
gain
variable gain
amplifier
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11030809A
Other languages
English (en)
Inventor
Yukio Okazaki
幸夫 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP11030809A priority Critical patent/JP2000232328A/ja
Priority to US09/500,924 priority patent/US6300832B1/en
Publication of JP2000232328A publication Critical patent/JP2000232328A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0025—Gain control circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0088—Reduction of intermodulation, nonlinearities, adjacent channel interference; intercept points of harmonics or intermodulation products

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】 【課題】 利得制御電圧に対するデシベル利得の直線性
を向上させる可変利得増幅器の利得制御回路を提供す
る。 【解決手段】 ＶＴ比例化回路１０は、外部からの利得
制御電圧Ｖagc を熱電圧ＶＴに比例した電圧Ｖctrlに変
換して制御電圧補正回路２０に出力する。その補正回路
２０は、トランジスタＱ２１〜Ｑ２４、電流源Ｉ２１、
Ｉ２２で構成される２つの差動増幅器、異なる電圧を供
給する２つの電圧源Ｖ２１、Ｖ２２を備えている。その
２つの差動増幅器に電圧Ｖctrl、電圧源Ｖ２１、及びＶ
２２の一方を供給する。それにより得られるそれら差動
増幅器の出力電圧を合成して可変利得増幅器４０に供給
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、可変利得増幅器の
利得制御回路に関する。
【０００２】
【従来の技術】図４（ａ）は、従来の可変利得増幅器の
回路図である。この増幅器はトランジスタＱ１，Ｑ２で
構成される差動増幅器の負荷抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ
４に流れる信号電流を、各トランジスタＱ１、Ｑ２のコ
レクタにそれぞれ接続された差動対Ｑ３，およびＱ４あ
るいは差動対Ｑ５，およびＱ６を用いて制御することに
より、利得の可変を実現している。トランジスタＱ３，
Ｑ５を流れる電流と負荷抵抗Ｒ１，Ｒ３が最低利得を決
定し、トランジスタＱ４，Ｑ６を流れる電流と抵抗値
（Ｒ１＋Ｒ２）、（Ｒ３＋Ｒ４）が最高利得を決定す
る。図４（ａ）においてトランジスタＱ１，Ｑ２で構成
される差動増幅器のコレクタに流れる信号電流は、トラ
ンジスタＱ１については次のように表せる（煩雑さを避
けるため、以下差動増幅器の半分側だけの結果を記
す）。
【０００３】
【数１】
【０００４】ここでＶT は熱電圧でＶT = ｋＴ／ｑで表
される。ｑは素電荷、Ｔは絶対温度、ｋはボルツマン定
数である。ＩＥはトランジスタＱ１に流れるエミッタ電
流である。トランジスタＱ１，Ｑ２のエミッタ間に接続
されたエミッタ帰還抵抗Ｒ５の半分の値をＲＥとする
と、この信号電流ｉ1 は利得制御を行うトランジスタＱ
３，Ｑ４の共通に接続されたエミッタに入力される。ト
ランジスタＱ３，Ｑ４で構成される差動増幅器の各々の
コレクタに流れる信号電流ｉ３、ｉ４は、このトランジ
スタＱ３，Ｑ４のベース端子間に印加される電圧Ｖｃに
より、以下のように表せる。
【０００５】
【数２】
【０００６】出力される信号電圧ｖｏｕｔは、図４
（ａ）から明らかなように、負荷抵抗Ｒ１、Ｒ２に信号
電流ｉ3 、ｉ4 を乗じたものの和であるから、以下のよ
うに表せる。
【０００７】
【数３】
【０００８】従ってこの回路の電圧利得Ａ＝ｖｏｕｔ／
ｖｉｎは以下のように表される。
【０００９】
【数４】
【００１０】この数４から、電圧Ｖｃを可変することに
より利得Ａを可変できることがわかる。ここでトランジ
スタの周波数特性や電流増幅率ｈFEは無視できると仮定
している。また、この数４より、利得Ａは電圧Ｖc につ
いて双曲線正接的に変化することがわかる。また、温度
により熱電圧ＶT が変化するので、温度により利得Ａが
変化することがわかる。
【００１１】この増幅器ではある限られた範囲において
利得が利得制御電圧Ｖｃに従って直線的に変化する。な
ぜならば上記数４の各項において、ｅｘｐ（Ｖｃ／
ＶT ）の部分が支配的な動作領域では、この項の値をデ
シベル表記すると電圧Ｖｃにほぼ比例するので、全体と
して利得Ａをデシベル表記したときにも電圧Ｖｃにほぼ
比例することになるからである。直線領域の上下数ｄＢ
から１０数ｄＢでは、利得は可変するが直線より徐々に
ずれて行き、最終的にはＲ1 ／（（ＶT ／ＩＥ）＋Ｒ
Ｅ）で表される最低利得、あるいは（Ｒ1 ＋Ｒ2 ）／
（（ＶT ／ＩＥ）＋ＲＥ）で表される最高利得に曲線は
漸近する。この様子を図４（ｂ）に示す。
【００１２】そこで必要な可変幅を確保しながら利得変
化の直線性を得るには、増幅器を何段か縦続接続して、
この直線領域が各段で連続的につながるようにしなけれ
ばならない。例えば、特開平８−０４６４６３号公報で
は、図５（ａ）に示すように各可変利得増幅器の、利得
が中間点になる動作点を、オフセットを持った基準電圧
によりずらせることで広い可変利得幅を実現する方法が
開示されている。
【００１３】ところで、多段接続された可変利得増幅器
は利得可変幅は向上するが、雑音、歪み特性については
１段のみの増幅器より悪化することが多い。良く知られ
ているように、縦続接続された増幅器の雑音指数Ｆ、３
次インターセプトポイントＩＰ３は、それぞれｎ段目の
有能電力利得、雑音指数、入力３次インターセプトポイ
ントをＧn ，Ｆn ，ＩＰ３n とすると以下のように表せ
る。図５（ｂ）は、各段の利得制御電圧−利得特性を示
すグラフである。
【００１４】
【数５】
【００１５】この数５より、低利得時に雑音指数Ｆは各
段の雑音指数Ｆｎに強く依存するが、高利得時には初段
の雑音指数Ｆ1 が支配的になることがわかる。また入力
３次インターセプトポイントＩＰ3 は、低利得時には初
段のインターセプトポイントＩＰ３1 が支配的である
が、高利得時には各段のインターセプトポイントＩＰ３
n に依存することがわかる。このように、縦続接続され
た増幅器の雑音、歪み特性は各段の増幅器の特性に対し
て、高利得時と低利得時で特性劣化の度合いが全く正反
対になる。よってある利得可変範囲、あるいはすべての
利得可変範囲において雑音と歪み特性を両立するために
は、各増幅器は両方の特性を満足していなければならな
い。しかし、このような増幅器を実現するには、より多
くの消費電力が必要になる。
【００１６】以上述べた理由から、移動体通信分野等に
おいて用いられる可変利得増幅器は、利得可変幅が広が
れば広がるほど、単に利得を可変するのに必要なだけよ
りも、さらに多くの電力を消費することになる。そこ
で、できるだけ少ない段数で必要な可変幅が得られ、同
時に利得制御直線性の良好な回路が望まれる。
【００１７】
【発明が解決しようとする課題】しかしながら、従来の
可変利得増幅器では、利得制御電圧に対してデシベル利
得が直線的に変化する領域が狭いため、必要な可変幅を
得るためにはより多くの段数の可変利得増幅器を縦続接
続する必要があり、利得以外の特性を満たすのが困難で
あったり、消費電力が増大するといった問題点があっ
た。
【００１８】従って、本発明の目的は、利得制御電圧に
対するデシベル利得の直線性を向上させる可変利得増幅
器の利得制御回路を提供することにある。
【００１９】
【課題を解決するための手段】本発明の第１の態様の利
得制御回路は、１つまたは複数に縦続接続された可変利
得増幅器に利得制御電圧を供給することにより、該可変
利得増幅器で得られる利得を制御することに用いられる
ことを前提とし、複数の異なる基準電圧を供給する基準
電圧供給手段と、前記基準電圧供給手段から互いに異な
る基準電圧、および外部からの利得制御電圧がそれぞれ
印加される複数の差動増幅器と、前記複数の差動増幅器
の出力を合成して前記利得制御電圧として前記可変利得
増幅器に供給する制御電圧供給手段と、を具備する。
【００２０】本発明の第２の態様の利得制御回路は、１
つまたは複数に縦続接続された可変利得増幅器に利得制
御電圧を供給することにより、該可変利得増幅器で得ら
れる利得を制御することに用いられることを前提とし、
外部からの利得制御電圧に対して所定の変換を行う電圧
変換手段と、前記電圧変換手段により変換された電圧を
前記利得制御電圧として前記可変利得増幅器に供給する
制御電圧供給手段と、を具備する。
【００２１】本発明の第３の態様の利得制御回路は、１
つまたは複数に縦続接続された可変利得増幅器に利得制
御電圧を供給することにより、該可変利得増幅器で得ら
れる利得を制御することに用いられることを前提とし、
複数の異なる基準電圧を供給する基準電圧供給手段と、
外部からの利得制御電圧に対して所定の変換を行う電圧
変換手段と、前記基準電圧供給手段から互いに異なる基
準電圧、および前記電圧変換手段が出力した電圧がそれ
ぞれ印加される複数の差動増幅器と、前記複数の差動増
幅器の出力を合成して前記利得制御電圧として前記可変
利得増幅器に供給する制御電圧供給手段と、を具備す
る。
【００２２】なお、上記第２、あるいは第３の態様の構
成において、前記電圧変換手段は、前記所定の変換とし
て、前記外部からの利得制御電圧を熱電圧に比例する電
圧への変換を行う、ことが望ましい。また、前記電圧変
換手段は、前記所定の変換として、前記外部からの利得
制御電圧に対して、前記可変利得増幅器の利得の温度依
存性に基づく変換を行う、ことが望ましい。
【００２３】また、上記各態様の構成においては、前記
制御電圧供給手段は、前記可変利得増幅器を構成するト
ランジスタのベース電流が無視できない場合に、バッフ
ァを介して前記利得制御電圧を供給する、ことが望まし
い。
【００２４】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の実施の形態を詳細に説明する。
【００２５】図１は、本発明の実施の形態による利得制
御回路を採用した可変利得増幅器の回路図である。図に
おいて、１０は外部からの利得制御電圧Ｖagc を熱電圧
ＶT に比例する電圧Ｖctrlに変換するＶＴ比例化回路で
ある。２０はこの電圧Ｖctrlから変曲点をもった利得制
御電圧Ｖｃを生成する制御電圧補正回路である。４０は
可変利得増幅器である。その可変利得増幅器４０に設け
られた、利得を制御するトランジスタＱ４３〜Ｑ４６の
ベース電流が無視できない場合には、バッファ段３０が
挿入される場合もある。
【００２６】上記増幅器４０は、トランジスタＱ４１〜
Ｑ４６、負荷抵抗Ｒ４１〜Ｒ４４、エミッタ帰還抵抗Ｒ
４５を図１に示すように接続して構成されている。その
回路構成は、図４（ａ）に示す従来の可変利得増幅器と
基本的に同じであるため、詳細な説明は省略する。
【００２７】前述したとおり、可変利得増幅器４０の利
得を表す数４には、自然数ｅにＶｃ／ＶT 乗された項が
ある。温度が変化するとこの項の値が変化し、利得Ａが
変化する。もし、Ｎ段縦続接続された増幅器ならば、こ
の変化量はＮ倍になり、段数が増えれば増えるほど周囲
環境の影響を受けやすくなる。ＶＴ比例化回路１０は、
このようなことから、利得制御電圧Ｖｃを熱電圧ＶT に
比例させるために設けたものである。ＶＴ比例化回路１
０が利得制御電圧Ｖagc 熱電圧ＶT に比例する電圧Ｖct
rlに変換することによって、温度変化による影響が大幅
に低減されることになる。
【００２８】そのＶＴ比例化回路１０は、例えばＰ．
Ｒ．グレイ／Ｒ．Ｇ．メイヤー共著永田譲監訳「超ＬＳ
Ｉのためのアナログ集積回路設計技術」１０．３．３章
に記載の逆双曲線正接関数回路などを用いれば実現でき
る。このような回路を用いて適切に回路定数、回路素子
を選ぶことにより、利得Ａの温度依存性を打ち消すこと
ができる。
【００２９】ＶＴ比例化回路１０から出力された、熱電
圧ＶT に比例した電圧Ｖctrlは制御電圧補正回路２０に
入力される。その回路２０は、４個のトランジスタＱ２
１〜２４と、２つの電流源Ｉ２１，Ｉ２２と、電圧出力
を得るための負荷抵抗Ｒ２１，２２と、異なる電位を供
給する２つの電圧源Ｖ２１，Ｖ２２と、を図１に示すよ
うに接続して構成されている。４個のトランジスタＱ２
１〜２４と、２つの電流源Ｉ２１，Ｉ２２とで２つの差
動増幅器が構成されている。
【００３０】２つの差動増幅器の合成された出力電圧
は、異なる電圧源Ｖ２１，Ｖ２２のために図２（ｂ）に
示すように変曲点を持つ。その結果、図２（ａ）に示す
ような特性が得られることになる。ここで、電流源Ｉ２
１，Ｉ２２の各電流値、電圧源Ｖ２１，Ｖ２２の各電圧
値、および負荷抵抗Ｒ２１，Ｒ２２の各抵抗値を適宜選
ぶことにより可変利得増幅器４０の利得制御特性で、直
線からずれていく分を補正でき、利得が直線的に変化す
る部分を広げることができる。
【００３１】具体例として、利得可変幅±１２ｄＢとし
た場合の可変利得増幅器４０の利得可変特性を図３に示
す。図において、縦軸はデシベル利得（ｄＢ）、横軸は
利得制御電圧Ｖｃで、単位は熱電圧ＶT である。図１に
示す電圧源Ｖ２１，Ｖ２２間の電圧の差は、約２．８Ｖ
T に設定した。
【００３２】本実施の形態のように、変曲点を持った制
御電圧Ｖｃで利得の制御を行う可変利得増幅器４０は、
従来のものに比べ利得が直線的に変化する部分が上下に
約２ｄＢ増えている。よって１段あたり４ｄＢだけ利得
が直線的に変化する範囲が増えている。仮に４段縦続接
続の可変利得増幅器を構成したとすると、１６ｄＢ分利
得が直線的に可変する範囲が得られる。従来の可変利得
増幅器でこれだけの利得可変直線範囲を得ようとする
と、少なくともさらにもう１段可変利得増幅器が必要に
なる。言い換えれば、同じ利得可変直線範囲は、本発明
では従来のものに比べてより少ない段数で得ることがで
きる。
【００３３】本実施の形態では、制御電圧補正回路２０
には２つの差動増幅器および２つの電圧源Ｖ２１，Ｖ２
２を用いたが、それらの数はもっと多くても良い。また
電圧Ｖctrlは単相ではなく、両相であっても良い。この
場合には差動増幅器の入力のベースにオフセット電圧を
生ずるような機構を設ける必要がある。例えばトランジ
スタＱ２１とＱ２２の大きさを、必要なオフセット電圧
が生じるように異ならせる等すれば良い。もちろんこれ
は電圧Ｖctrlが単相の場合でも良い。図１には可変利得
増幅器４０は１段しか示されていないが、当然ながら複
数段縦続接続させても良い。ＶＴ比例化回路１０と制御
電圧補正回路２０については、そのどちらか一方のみと
しても良い。
【００３４】
【発明の効果】以上説明したとおり、本発明の可変利得
増幅器の利得制御回路によれば、可変利得増幅器のデシ
ベル利得の利得制御直線性が数ｄＢ〜１０数ｄＢ改善さ
れるため、より少ない段数で必要な可変幅を確保するこ
とができる。それにより、装置の低消費電力化が図れる
とともに、利得以外の特性等も向上させることができ
る。
【図面の簡単な説明】
【図１】本発明の実施の形態による利得制御回路を採用
した可変利得増幅器の回路図である。
【図２】（ａ）は本実施の形態による利得制御回路を採
用した可変利得増幅器の制御電圧―利得特性を示すグラ
フであり、（ｂ）は本実施の形態による利得制御回路を
採用した可変利得増幅器の制御電圧―補正後の制御電圧
特性を示すグラフである。
【図３】本実施の形態による利得制御回路を採用した可
変利得増幅器の利得制御電圧−利得特性を示すグラフで
ある。
【図４】（ａ）は従来の可変利得増幅器の回路図であ
り、（ｂ）は従来の可変利得増幅器の制御電圧―利得特
性を示すグラフである。
【図５】（ａ）は従来の可変利得増幅器の利得制御方法
を示す図であり、（ｂ）は各段に採用された従来の可変
利得増幅器の利得制御電圧−利得特性を示すグラフであ
る。
【符号の説明】 １０ ＶＴ比例化回路 ２０ 制御電圧補正回路 ３０ バッファ ４０ 可変利得増幅器 Ｑ２１〜Ｑ２４，Ｑ４１〜Ｑ４６ トランジスタ Ｒ２１，Ｒ２２，Ｒ４１〜Ｒ４４ 負荷抵抗 Ｉ２１，Ｉ２２ 電流源 Ｖ２１，Ｖ２２ 電圧源 Ｖagc ，Ｖｃ 利得制御電圧 Ｖctrl 電圧
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年３月６日（２０００．３．６）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 可変利得増幅器の利得制御回路
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、可変利得増幅器の
利得制御回路に関する。
【０００２】
【従来の技術】図４（ａ）は、従来の可変利得増幅器の
回路図である。この増幅器はトランジスタＱ１，Ｑ２で
構成される差動増幅器の負荷抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ
４に流れる信号電流を、各トランジスタＱ１、Ｑ２のコ
レクタにそれぞれ接続された差動対Ｑ３，およびＱ４あ
るいは差動対Ｑ５，およびＱ６を用いて制御することに
より、利得の可変を実現している。トランジスタＱ３，
Ｑ６を流れる電流と負荷抵抗Ｒ１，Ｒ３が最低利得を決
定し、トランジスタＱ４，Ｑ５を流れる電流と抵抗値
（Ｒ１＋Ｒ２）、（Ｒ３＋Ｒ４）が最高利得を決定す
る。図４（ａ）においてトランジスタＱ１，Ｑ２で構成
される差動増幅器のコレクタに流れる信号電流は、トラ
ンジスタＱ１については次のように表せる（煩雑さを避
けるため、以下差動増幅器の半分側だけの結果を記
す）。
【０００３】
【数１】
【０００４】ここでＶT は熱電圧でＶT = ｋＴ／ｑで表
される。ｑは素電荷、Ｔは絶対温度、ｋはボルツマン定
数である。ＩＥはトランジスタＱ１に流れるエミッタ電
流である。トランジスタＱ１，Ｑ２のエミッタ間に接続
されたエミッタ帰還抵抗Ｒ５の半分の値をＲＥとする
と、この信号電流ｉ1 は利得制御を行うトランジスタＱ
３，Ｑ４の共通に接続されたエミッタに入力される。ト
ランジスタＱ３，Ｑ４で構成される差動増幅器の各々の
コレクタに流れる信号電流ｉ３、ｉ４は、このトランジ
スタＱ３，Ｑ４のベース端子間に印加される電圧Ｖｃに
より、以下のように表せる。
【０００５】
【数２】
【０００６】出力される信号電圧ｖｏｕｔは、図４
（ａ）から明らかなように、負荷抵抗Ｒ１、Ｒ２に信号
電流ｉ3 、ｉ4 を乗じたものの和であるから、以下のよ
うに表せる。
【０００７】
【数３】
【０００８】従ってこの回路の電圧利得Ａ＝ｖｏｕｔ／
ｖｉｎは以下のように表される。
【０００９】
【数４】
【００１０】この数４から、電圧Ｖｃを可変することに
より利得Ａを可変できることがわかる。ここでトランジ
スタの周波数特性や電流増幅率ｈFEは無視できると仮定
している。また、この数４より、利得Ａは電圧Ｖc につ
いて双曲線正接的に変化することがわかる。また、温度
により熱電圧ＶT が変化するので、温度により利得Ａが
変化することがわかる。
【００１１】この増幅器ではある限られた範囲において
利得が利得制御電圧Ｖｃに従って直線的に変化する。な
ぜならば上記数４の各項において、ｅｘｐ（Ｖｃ／
ＶT ）の部分が支配的な動作領域では、この項の値をデ
シベル表記すると電圧Ｖｃにほぼ比例するので、全体と
して利得Ａをデシベル表記したときにも電圧Ｖｃにほぼ
比例することになるからである。直線領域の上下数ｄＢ
から１０数ｄＢでは、利得は可変するが直線より徐々に
ずれて行き、最終的にはＲ1 ／（（ＶT ／ＩＥ）＋Ｒ
Ｅ）で表される最低利得、あるいは（Ｒ1 ＋Ｒ2 ）／
（（ＶT ／ＩＥ）＋ＲＥ）で表される最高利得に曲線は
漸近する。この様子を図４（ｂ）に示す。
【００１２】そこで必要な可変幅を確保しながら利得変
化の直線性を得るには、増幅器を何段か縦続接続して、
この直線領域が各段で連続的につながるようにしなけれ
ばならない。例えば、特開平８−０４６４６３号公報で
は、図５（ａ）に示すように各可変利得増幅器の、利得
が中間点になる動作点を、オフセットを持った基準電圧
によりずらせることで広い可変利得幅を実現する方法が
開示されている。
【００１３】ところで、多段接続された可変利得増幅器
は利得可変幅は向上するが、雑音、歪み特性については
１段のみの増幅器より悪化することが多い。良く知られ
ているように、縦続接続された増幅器の雑音指数Ｆ、３
次インターセプトポイントＩＰ３は、それぞれｎ段目の
有能電力利得、雑音指数、入力３次インターセプトポイ
ントをＧn ，Ｆn ，ＩＰ３n とすると以下のように表せ
る。図５（ｂ）は、各段の利得制御電圧−利得特性を示
すグラフである。
【００１４】
【数５】
【００１５】この数５より、低利得時に雑音指数Ｆは各
段の雑音指数Ｆｎに強く依存するが、高利得時には初段
の雑音指数Ｆ1 が支配的になることがわかる。また入力
３次インターセプトポイントＩＰ3 は、低利得時には初
段のインターセプトポイントＩＰ３1 が支配的である
が、高利得時には各段のインターセプトポイントＩＰ３
n に依存することがわかる。このように、縦続接続され
た増幅器の雑音、歪み特性は各段の増幅器の特性に対し
て、高利得時と低利得時で特性劣化の度合いが全く正反
対になる。よってある利得可変範囲、あるいはすべての
利得可変範囲において雑音と歪み特性を両立するために
は、各増幅器は両方の特性を満足していなければならな
い。しかし、このような増幅器を実現するには、より多
くの消費電力が必要になる。
【００１６】以上述べた理由から、移動体通信分野等に
おいて用いられる可変利得増幅器は、利得可変幅が広が
れば広がるほど、単に利得を可変するのに必要なだけよ
りも、さらに多くの電力を消費することになる。そこ
で、できるだけ少ない段数で必要な可変幅が得られ、同
時に利得制御直線性の良好な回路が望まれる。
【００１７】
【発明が解決しようとする課題】しかしながら、従来の
可変利得増幅器では、利得制御電圧に対してデシベル利
得が直線的に変化する領域が狭いため、必要な可変幅を
得るためにはより多くの段数の可変利得増幅器を縦続接
続する必要があり、利得以外の特性を満たすのが困難で
あったり、消費電力が増大するといった問題点があっ
た。
【００１８】従って、本発明の目的は、利得制御電圧に
対するデシベル利得の直線性を向上させる可変利得増幅
器の利得制御回路を提供することにある。
【００１９】
【課題を解決するための手段】本発明の利得制御回路
は、１つまたは複数に縦続接続された可変利得増幅器に
利得制御電圧を供給することにより、該可変利得増幅器
で得られる利得を制御するための回路であって、各トラ
ンジスタの一方のベースを共通接続して外部からの第１
の利得制御電圧を熱電圧に比例する電圧に変換した電圧
を供給され、各トランジスタの他方のベースを複数の異
なる基準電圧へ接続し、各トランジスタの各々のコレク
タ出力を共通接続し、各トランジスタの負荷抵抗を抵抗
素子により構成される複数の差動増幅器を有し、差動増
幅器の出力をバッファを介して第２の利得制御電圧とし
て前記可変利得増幅器へ供給することを特徴とする。
【００２０】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の実施の形態を詳細に説明する。
【００２１】図１は、本発明の実施の形態による利得制
御回路を採用した可変利得増幅器の回路図である。図に
おいて、１０は外部からの利得制御電圧Ｖagc を熱電圧
ＶT に比例する電圧Ｖctrlに変換するＶＴ比例化回路で
ある。２０はこの電圧Ｖctrlから変曲点をもった利得制
御電圧Ｖｃを生成する制御電圧補正回路である。４０は
可変利得増幅器である。その可変利得増幅器４０に設け
られた、利得を制御するトランジスタＱ１３〜Ｑ１６の
ベース電流が無視できない場合には、バッファ３０が挿
入される場合もある。
【００２２】上記増幅器４０は、トランジスタＱ１１〜
Ｑ１６、負荷抵抗Ｒ４１〜Ｒ４４、エミッタ帰還抵抗Ｒ
４５を図１に示すように接続して構成されている。その
回路構成は、図４（ａ）に示す従来の可変利得増幅器と
基本的に同じであるため、詳細な説明は省略する。
【００２３】前述したとおり、可変利得増幅器４０の利
得を表す数４には、自然数ｅにＶｃ／ＶT 乗された項が
ある。温度が変化するとこの項の値が変化し、利得Ａが
変化する。もし、Ｎ段縦続接続された増幅器ならば、こ
の変化量はＮ倍になり、段数が増えれば増えるほど周囲
環境の影響を受けやすくなる。ＶＴ比例化回路１０は、
このようなことから、利得制御電圧Ｖｃを熱電圧ＶT に
比例させるために設けたものである。ＶＴ比例化回路１
０が利得制御電圧Ｖagc 熱電圧ＶT に比例する電圧Ｖct
rlに変換することによって、温度変化による影響が大幅
に低減されることになる。
【００２４】そのＶＴ比例化回路１０は、例えばＰ．
Ｒ．グレイ／Ｒ．Ｇ．メイヤー共著永田譲監訳「超ＬＳ
Ｉのためのアナログ集積回路設計技術」１０．３．３章
に記載の逆双曲線正接関数回路などを用いれば実現でき
る。このような回路を用いて適切に回路定数、回路素子
を選ぶことにより、利得Ａの温度依存性を打ち消すこと
ができる。
【００２５】ＶＴ比例化回路１０から出力された、熱電
圧ＶT に比例した電圧Ｖctrlは制御電圧補正回路２０に
入力される。その回路２０は、４個のトランジスタＱ２
１〜２４と、２つの電流源Ｉ２１，Ｉ２２と、電圧出力
を得るための負荷抵抗Ｒ２１，２２と、異なる電位を供
給する２つの電圧源Ｖ２１，Ｖ２２と、を図１に示すよ
うに接続して構成されている。４個のトランジスタＱ２
１〜２４と、２つの電流源Ｉ２１，Ｉ２２とで２つの差
動増幅器が構成されている。
【００２６】２つの差動増幅器の合成された出力電圧
は、異なる電圧源Ｖ２１，Ｖ２２のために図２（ｂ）に
示すように変曲点を持つ。その結果、図２（ａ）に示す
ような特性が得られることになる。ここで、電流源Ｉ２
１，Ｉ２２の各電流値、電圧源Ｖ２１，Ｖ２２の各電圧
値、および負荷抵抗Ｒ２１，Ｒ２２の各抵抗値を適宜選
ぶことにより可変利得増幅器４０の利得制御特性で、直
線からずれていく分を補正でき、利得が直線的に変化す
る部分を広げることができる。
【００２７】具体例として、利得可変幅±１２ｄＢとし
た場合の可変利得増幅器４０の利得可変特性を図３に示
す。図において、縦軸はデシベル利得（ｄＢ）、横軸は
利得制御電圧Ｖｃで、単位は熱電圧ＶT である。図１に
示す電圧源Ｖ２１，Ｖ２２間の電圧の差は、約２．８Ｖ
T に設定した。
【００２８】本実施の形態のように、変曲点を持った制
御電圧Ｖｃで利得の制御を行う可変利得増幅器４０は、
従来のものに比べ利得が直線的に変化する部分が上下に
約２ｄＢ増えている。よって１段あたり４ｄＢだけ利得
が直線的に変化する範囲が増えている。仮に４段縦続接
続の可変利得増幅器を構成したとすると、１６ｄＢ分利
得が直線的に可変する範囲が得られる。従来の可変利得
増幅器でこれだけの利得可変直線範囲を得ようとする
と、少なくともさらにもう１段可変利得増幅器が必要に
なる。言い換えれば、同じ利得可変直線範囲は、本発明
では従来のものに比べてより少ない段数で得ることがで
きる。
【００２９】本実施の形態では、制御電圧補正回路２０
には２つの差動増幅器および２つの電圧源Ｖ２１，Ｖ２
２を用いたが、それらの数はもっと多くても良い。また
電圧Ｖctrlは単相ではなく、両相であっても良い。この
場合には差動増幅器の入力のベースにオフセット電圧を
生ずるような機構を設ける必要がある。例えばトランジ
スタＱ２１とＱ２２の大きさを、必要なオフセット電圧
が生じるように異ならせる等すれば良い。もちろんこれ
は電圧Ｖctrlが単相の場合でも良い。図１には可変利得
増幅器４０は１段しか示されていないが、当然ながら複
数段縦続接続させても良い。ＶＴ比例化回路１０と制御
電圧補正回路２０については、そのどちらか一方のみと
しても良い。
【００３０】
【発明の効果】以上説明したとおり、本発明の可変利得
増幅器の利得制御回路によれば、可変利得増幅器のデシ
ベル利得の利得制御直線性が数ｄＢ〜１０数ｄＢ改善さ
れるため、より少ない段数で必要な可変幅を確保するこ
とができる。それにより、装置の低消費電力化が図れる
とともに、利得以外の特性等も向上させることができ
る。
【図面の簡単な説明】
【図１】本発明の実施の形態による利得制御回路を採用
した可変利得増幅器の回路図である。
【図２】（ａ）は本実施の形態による利得制御回路を採
用した可変利得増幅器の制御電圧―利得特性を示すグラ
フであり、（ｂ）は本実施の形態による利得制御回路を
採用した可変利得増幅器の制御電圧―補正後の制御電圧
特性を示すグラフである。
【図３】本実施の形態による利得制御回路を採用した可
変利得増幅器の利得制御電圧−利得特性を示すグラフで
ある。
【図４】（ａ）は従来の可変利得増幅器の回路図であ
り、（ｂ）は従来の可変利得増幅器の制御電圧―利得特
性を示すグラフである。
【図５】（ａ）は従来の可変利得増幅器の利得制御方法
を示す図であり、（ｂ）は各段に採用された従来の可変
利得増幅器の利得制御電圧−利得特性を示すグラフであ
る。
【符号の説明】 １０ ＶＴ比例化回路 ２０ 制御電圧補正回路 ３０ バッファ ４０ 可変利得増幅器Ｑ１１〜Ｑ１６，Ｑ２１〜Ｑ２４ トランジスタ Ｒ２１，Ｒ２２，Ｒ４１〜Ｒ４４ 負荷抵抗Ｒ４５ エミッタ帰還抵抗 Ｉ２１，Ｉ２２ 電流源 Ｖ２１，Ｖ２２ 電圧源 Ｖagc ，Ｖｃ 利得制御電圧 Ｖctrl 電圧
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J100 AA03 AA14 AA15 AA16 AA18 BA06 BB01 BB09 BC04 CA01 CA18 CA21 FA01 FA02 JA09 QA01 SA01 SA02

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 １つまたは複数に縦続接続された可変利
    得増幅器に利得制御電圧を供給することにより、該可変
    利得増幅器で得られる利得を制御するための回路であっ
    て、 複数の異なる基準電圧を供給する基準電圧供給手段と、 前記基準電圧供給手段から互いに異なる基準電圧、およ
    び外部からの利得制御電圧がそれぞれ印加される複数の
    差動増幅器と、 前記複数の差動増幅器の出力を合成して前記利得制御電
    圧として前記可変利得増幅器に供給する制御電圧供給手
    段と、 を具備したことを特徴とする可変利得増幅器の利得制御
    回路。
  2. 【請求項２】 １つまたは複数に縦続接続された可変利
    得増幅器に利得制御電圧を供給することにより、該可変
    利得増幅器で得られる利得を制御するための回路であっ
    て、 外部からの利得制御電圧に対して所定の変換を行う電圧
    変換手段と、 前記電圧変換手段により変換された電圧を前記利得制御
    電圧として前記可変利得増幅器に供給する制御電圧供給
    手段と、 を具備したことを特徴とする可変利得増幅器の利得制御
    回路。
  3. 【請求項３】 １つまたは複数に縦続接続された可変利
    得増幅器に利得制御電圧を供給することにより、該可変
    利得増幅器で得られる利得を制御するための回路であっ
    て、 複数の異なる基準電圧を供給する基準電圧供給手段と、 外部からの利得制御電圧に対して所定の変換を行う電圧
    変換手段と、 前記基準電圧供給手段から互いに異なる基準電圧、およ
    び前記電圧変換手段が出力した電圧がそれぞれ印加され
    る複数の差動増幅器と、 前記複数の差動増幅器の出力を合成して前記利得制御電
    圧として前記可変利得増幅器に供給する制御電圧供給手
    段と、 を具備したことを特徴とする可変利得増幅器の利得制御
    回路。
  4. 【請求項４】 前記電圧変換手段は、前記所定の変換と
    して、前記外部からの利得制御電圧を熱電圧に比例する
    電圧への変換を行う、 ことを特徴とする請求項２、または３記載の可変利得増
    幅器の利得制御回路。
  5. 【請求項５】 前記電圧変換手段は、前記所定の変換と
    して、前記外部からの利得制御電圧に対して、前記可変
    利得増幅器の利得の温度依存性に基づく変換を行う、 ことを特徴とする請求項２、または３記載の可変利得増
    幅器の利得制御回路。
  6. 【請求項６】 前記制御電圧供給手段は、前記可変利得
    増幅器を構成するトランジスタのベース電流が無視でき
    ない場合に、バッファを介して前記利得制御電圧を供給
    する、 ことを特徴とする請求項１から５の何れか１項に記載の
    可変利得増幅器の利得制御回路。
JP11030809A 1999-02-09 1999-02-09 可変利得増幅器の利得制御回路 Pending JP2000232328A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11030809A JP2000232328A (ja) 1999-02-09 1999-02-09 可変利得増幅器の利得制御回路
US09/500,924 US6300832B1 (en) 1999-02-09 2000-02-09 Gain variable amplifier apparatus having improved gain control linearity characteristics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11030809A JP2000232328A (ja) 1999-02-09 1999-02-09 可変利得増幅器の利得制御回路

Publications (1)

Publication Number Publication Date
JP2000232328A true JP2000232328A (ja) 2000-08-22

Family

ID=12314030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11030809A Pending JP2000232328A (ja) 1999-02-09 1999-02-09 可変利得増幅器の利得制御回路

Country Status (2)

Country Link
US (1) US6300832B1 (ja)
JP (1) JP2000232328A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057278A (ko) * 2001-12-28 2003-07-04 미쓰비시덴키 가부시키가이샤 이득 제어 회로
KR100475405B1 (ko) * 2002-07-30 2005-03-10 한국과학기술원 보상회로를 갖는 가변이득증폭기
KR100668364B1 (ko) 2004-12-10 2007-01-16 한국전자통신연구원 가변 이득 증폭기
KR100700298B1 (ko) 2004-06-15 2007-05-07 김창우 능동 피드포워드를 이용한 가변이득증폭기
KR100735547B1 (ko) 2006-08-18 2007-07-04 삼성전자주식회사 데시벨 선형 특성을 가진 가변 이득 증폭기
US7432765B2 (en) 2005-03-30 2008-10-07 Matsushita Electric Industrial Co., Ltd. Variable gain amplifier, mixer and quadrature modulator using the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4073152B2 (ja) * 2000-06-30 2008-04-09 富士通株式会社 利得可変増幅器
CN1288839C (zh) * 2001-01-10 2006-12-06 皇家菲利浦电子有限公司 全差分可变增益放大器和多维放大器装置
US6529077B1 (en) * 2001-08-22 2003-03-04 Institute Of Microelectronics Gain compensation circuit for CMOS amplifiers
US6429721B1 (en) * 2001-10-25 2002-08-06 Lsi Logic Corporation Mixer with stepped gain and constant common mode DC output bias voltage
US6734736B2 (en) 2001-12-28 2004-05-11 Texas Instruments Incorporated Low power variable gain amplifier
TWI242323B (en) * 2004-02-12 2005-10-21 Airoha Tech Corp Gain control circuit and gain amplifier using the same
KR102374841B1 (ko) 2015-05-28 2022-03-16 삼성전자주식회사 가변 전압 발생 회로 및 이를 포함하는 메모리 장치
EP3672075B1 (en) * 2018-12-21 2023-08-16 IHP GmbH - Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Gain-control stage for a variable gain amplifier

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57127311A (en) 1981-01-30 1982-08-07 Matsushita Electric Ind Co Ltd Direct current gain controller
JPH0666613B2 (ja) 1987-06-11 1994-08-24 ロ−ム株式会社 電子ボリュ−ム回路
JPH01241207A (ja) 1988-03-23 1989-09-26 Hitachi Ltd 利得可変増幅器
JPH03173210A (ja) 1989-12-01 1991-07-26 Mitsubishi Electric Corp リミッタ利得制御回路
JP3173210B2 (ja) 1993-03-09 2001-06-04 住友化学工業株式会社 ２−アミノチアゾール誘導体の製造法
DE4329896A1 (de) 1993-09-04 1995-03-09 Thomson Brandt Gmbh Verstärkerstufe mit einer dB-linearen Ausgangsspannung
JPH0846463A (ja) 1994-08-02 1996-02-16 Sony Corp 利得制御回路
US5910751A (en) * 1997-02-14 1999-06-08 International Business Machines Corporation Circuit arrangement and method with temperature dependent signal swing
JP3502264B2 (ja) * 1998-06-10 2004-03-02 株式会社沖コムテック 受信装置
US6020786A (en) * 1998-08-03 2000-02-01 Lucent Technologies Inc. Temperature compensation for variable gain amplifiers

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057278A (ko) * 2001-12-28 2003-07-04 미쓰비시덴키 가부시키가이샤 이득 제어 회로
KR100475405B1 (ko) * 2002-07-30 2005-03-10 한국과학기술원 보상회로를 갖는 가변이득증폭기
KR100700298B1 (ko) 2004-06-15 2007-05-07 김창우 능동 피드포워드를 이용한 가변이득증폭기
KR100668364B1 (ko) 2004-12-10 2007-01-16 한국전자통신연구원 가변 이득 증폭기
US7432765B2 (en) 2005-03-30 2008-10-07 Matsushita Electric Industrial Co., Ltd. Variable gain amplifier, mixer and quadrature modulator using the same
KR100735547B1 (ko) 2006-08-18 2007-07-04 삼성전자주식회사 데시벨 선형 특성을 가진 가변 이득 증폭기

Also Published As

Publication number Publication date
US6300832B1 (en) 2001-10-09

Similar Documents

Publication Publication Date Title
US6538507B2 (en) Automatic gain control circuit with high linearity and monotonically correlated offset voltage
US7372330B2 (en) Variable gain amplifier
US6744319B2 (en) Exponential function generator embodied by using a CMOS process and variable gain amplifier employing the same
JP2000232328A (ja) 可変利得増幅器の利得制御回路
JP4291354B2 (ja) デシベル−線形出力電圧を有する増幅段
JP2606599B2 (ja) 対数増幅回路
US6124761A (en) Variable gain amplifier with gain linear with control voltage
KR19990007460A (ko) 이득 제어 증폭기 및 그 제어 방법
US5420538A (en) Linear bipolar junction transistor amplifier
JPH11239034A (ja) 利得可変増幅回路
US5561392A (en) Logarithmic amplifier employing cascaded full-wave rectifiers including emitter-coupled pairs with unbalanced emitter degeneration as logarithmic elements
JP2002520937A (ja) 温度補償機能を備えた変換器回路ならびに可変利得増幅器
JPH05175762A (ja) 演算増幅器の利得調整回路
US6437631B2 (en) Analog multiplying circuit and variable gain amplifying circuit
US6525606B1 (en) Variable gain amplifier
JP4489438B2 (ja) 改良形の調整可能な利得制御システムおよびその方法
JP3283137B2 (ja) 可変利得増幅回路
US6091275A (en) Linear quad variable gain amplifier and method for implementing same
WO2001048915A2 (en) Electronic circuit
JP3850799B2 (ja) 可調増幅器に対して指数的な先行歪みを与えるための回路構造
US20060012434A1 (en) Variable gain amplifier
JP2002252532A (ja) 可変利得増幅器
US6198333B1 (en) Analog multiplier with thermally compensated gain
JP3455063B2 (ja) 可変利得増幅器
US7292100B1 (en) Interpolated variable gain amplifier with multiple active feedback cells

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010710