JP4073152B2 - 利得可変増幅器 - Google Patents
利得可変増幅器 Download PDFInfo
- Publication number
- JP4073152B2 JP4073152B2 JP2000198192A JP2000198192A JP4073152B2 JP 4073152 B2 JP4073152 B2 JP 4073152B2 JP 2000198192 A JP2000198192 A JP 2000198192A JP 2000198192 A JP2000198192 A JP 2000198192A JP 4073152 B2 JP4073152 B2 JP 4073152B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- differential
- transistor
- characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
- H03F3/45103—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45302—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45398—Indexing scheme relating to differential amplifiers the AAC comprising a voltage generating circuit as bias circuit for the AAC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、携帯電話機等の通信機器に使用される利得可変増幅器に関するものであり、特に、電力利得変化の直線性の向上に関するものである。
【０００２】
【従来の技術】
近年の携帯電話機においては、より高い通話品質を実現するため、受信の電波強度に応じて送信の電波強度を正確に制御する機能が要求されている。このためには、送受信部に使用される利得可変増幅器において、広い電波強度範囲で電力利得変化の直線性が必要とされる。
【０００３】
従来の利得可変増幅器においては、増幅器１段での電力利得変化の直線性が限定されているため、図１に示すように、増幅器を多段（図１では２段Ａｍｐ１、Ａｍｐ２）に接続することにより、各段の利得を加算することにより全体として広範囲な電力利得変化の直線性を確保している。
【０００４】
また、他の従来技術として、１段増幅器における電力利得変化の直線性を広げる試みとして図２の動作原理図に示すように、利得可変増幅器５００において、差動増幅回路１０での利得を制御するため、利得制御回路５０の制御入力信号ＶＣＮＴに対する利得制御信号ＶＡＧＣの応答を、線形座標系で線形（Ｌｉｎｅａｒ）に制御するか、あるいは、下に凸の単調増加特性に制御することが行われている。この具体的回路例を図３に示す。図３の回路では利得制御回路５０も差動入力回路構成となっており、レベル変換回路５１により制御入力信号ＶＣＮＴを線形にレベル変換した入力電圧ＶＣＬＳを利得制御回路５０の差動対に入力している。具体的動作は図４に示す通りであり、レベル変換回路５１によりレベル変換した入力電圧ＶＣＬＳを、利得制御回路５０の入出力特性において下に凸か、あるいは線形な入出力特性の領域にレベル変換することにより制御入力信号ＶＣＮＴに対して固有の応答特性を持った利得制御信号ＶＡＧＣを出力し、この特性と差動増幅回路１０の特性とを整合させることにより、直線的な利得変化特性を実現している。
【０００５】
具体的には、制御入力信号ＶＣＮＴに対して入力電圧ＶＣＬＳがＶＡからＶＢに遷移すれば、利得制御回路５０の出力電流ＩＣＮＴの特性は下に凸な単調増加特性となる。負荷抵抗により電圧に変換されて利得制御信号ＶＡＧＣを出力する際、差動増幅回路１０の線形特性に合致するように調整してやれば、差動増幅回路１０の出力特性として下に凸な単調増加特性が得られることとなり、電力利得としてデシベル表示した際、制御入力信号ＶＣＮＴに対して直線的な利得変化特性が得られることとなる。
【０００６】
また、制御入力信号ＶＣＮＴに対して入力電圧ＶＣＬＳがＶＢからＶＣに遷移すれば、利得制御回路５０の出力電流ＩＣＮＴ特性は線形な特性となる。この特性に対して、差動増幅回路１０の下に凸な単調増加特性に合致するように調整すれば、差動増幅回路１０の出力特性として下に凸な単調増加特性が得られることとなり、同様に直線的な利得変化特性が得られることとなる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来技術のうち増幅器を多段接続するものは、構成回路数が多いため、多数の構成素子を必要とし回路配置上の制約が大きく問題であると共に、電流消費も大きなものとなり携帯電話機等の携帯機器の連続使用時間が制約され、電流消費に基づく発熱により高密度実装上も問題である。
【０００８】
また、他の従来技術である利得制御を、線形制御、あるいは、下に凸な単調増加特性にするものは、差動増幅回路１０の入出力特性上の限られた領域しか使用しないため、この領域を越えて使用すると利得変化の直線性が崩れてしまい使用することができない。従って、直線性を実現できる差動増幅回路１０の入出力特性上の領域が限定され広範囲に渡る直線性を確保することができないと共に、狭い利得制御信号ＶＡＧＣの動作範囲内での使用のため十分な動作精度を確保することが難しいという問題がある。
【０００９】
本発明は前記従来技術の問題点を解消するためになされたものであり、制御入力信号ＶＣＮＴに対する利得制御特性を適宜変化させることにより、１段構成の利得可変増幅器５００において、電力利得変化の直線性を広範囲に渡り可能とする利得可変増幅器を提供することを目的とする。
【００１０】
【課題を解決するための手段】
前記目的を達成するために、請求項１に係る利得可変増幅器は、制御入力信号に応じて所定の利得制御信号を出力する利得制御特性を有する利得制御回路と、利得制御信号により差動対に流れる差動出力電流を切り換えて利得を可変する入出力特性を有する差動増幅回路とを備える利得可変増幅器において、入出力特性に応じて、利得制御回路は、利得制御信号が差動増幅回路に入力された際、入出力特性が線形特性を示す領域（第１領域）にある場合に、利得制御特性を線形座標系において下に凸の第１単調増加制御特性に可変制御し、利得制御信号が差動増幅回路に入力された際、入出力特性が線形座標系において上に凸の単調増加特性を示す領域（第２領域）にある場合に、利得制御特性を第１単調増加制御特性より急峻な第２単調増加制御特性に可変制御し、利得制御信号が差動増幅回路に入力された際、入出力特性が線形座標系において下に凸の単調増加特性を示す領域（第３領域）にある場合に、利得制御特性を線形制御特性に可変制御することを特徴とする。
【００１１】
これにより、利得制御回路は、差動増幅回路の入出力特性に応じて、制御入力信号に対する利得制御信号の利得制御特性を適宜可変することができるので、制御入力信号に対して所定の利得変化特性を持たせることができ、差動増幅回路の広い入出力範囲に渡り直線的な利得変化を実現することができる。
【００１２】
【００１３】
すなわち、利得制御回路は、差動増幅回路の入出力特性が線形特性である第１領域では、利得制御特性を線形座標系において下に凸の第１単調増加制御特性に可変制御し、差動増幅回路の入出力特性が線形座標系において上に凸の単調増加特性である第２領域では、利得制御特性を第１単調増加制御特性より急峻な第２単調増加制御特性に可変制御し、差動増幅回路の入出力特性が線形座標系において下に凸の単調増加特性を示す第３領域では、利得制御特性を線形制御特性に可変制御することができ、差動増幅回路の入出力特性における全領域に渡り最適な利得制御特性に設定することができるので、全領域で利得変化の直線性を保つことができ、広範囲に渡る直線性を確保することができる。
【００１４】
また、請求項２に係る利得可変増幅器は、請求項１に記載の利得可変増幅器において、利得制御回路は、トランスコンダクタンスアンプ構成を有し、トランスコンダクタンスアンプ構成のコンダクタンス特性を可変することにより、利得制御特性を可変制御することを特徴とする。
【００１５】
これにより、コンダクタンス特性を可変すれば、制御入力信号に対してトランスコンダクタンスアンプ構成の電流出力を自由に設定することができ、この電流を電圧変換して利得制御信号とすることができるので、簡易かつ確実に差動増幅回路の入出力特性における広い範囲に渡って最適な利得制御特性を得ることができ、広範囲に渡る利得変化の直線性を確保することができる。
【００１６】
また、請求項３に係る利得可変増幅器は、請求項２に記載の利得可変増幅器において、トランスコンダクタンスアンプ構成は、多入力の複合差動入力回路を備え、複合差動入力回路の各入力信号毎に所定の傾きと所定のオフセット値を有する個別制御入力信号を入力することを特徴とする。
【００１７】
これにより、所定の傾きと所定のオフセット値を有して線形に変化する個別制御入力信号を多入力の複合差動入力回路の各入力に入力すれば、個別制御入力信号の所定の傾きに応じた複合差動入力回路の出力電流応答と、所定のオフセット値に応じた複合差動入力回路の動作切り替えが、複合差動入力回路の個々の差動対の出力電流の総和として得られるので、個別制御入力信号の簡単な線形変化応答により、複合差動入力回路の個々の差動対の入出力特性を自由に組み合わせることができ、容易に差動増幅回路の入出力特性における広い範囲に渡って最適な利得制御特性を得て広範囲に渡る利得変化の直線性を確保することができる。
【００１８】
また、請求項４に係る利得可変増幅器は、請求項２又は請求項３に記載の利得可変増幅器において、利得制御回路は、差動対を構成する第１トランジスタ及び第２トランジスタと、第１トランジスタのエミッタにアノードを接続した第１ダイオードと、第２トランジスタのエミッタにアノードを接続した第２ダイオードと、第３トランジスタとを備え、第１ダイオードのカソードと第２ダイオードのカソードとを相互に接続すると共に、第１トランジスタのベースに参照電圧を印加し、第２トランジスタのベースに第１個別制御入力信号を入力して第１差動入力回路を構成し、また第３トランジスタのエミッタを相互に接続された第１及び第２ダイオードのカソードに接続すると共に、第３トランジスタのベースに第２個別制御入力信号を入力して第１トランジスタとの間で第２差動入力回路を構成することにより、複合差動入力回路とし、更に、第４トランジスタと、第４トランジスタのエミッタに接続する抵抗とを備え、抵抗の他端を基準電位に接続すると共に、第４トランジスタのベースに第３個別制御入力信号を入力して所定コンダクタンスの電流源回路を構成し、第１差動入力回路の出力電流と、第２差動入力回路の出力電流と、電流源回路の出力電流との電流総和を利得制御信号に電圧変換して出力することを特徴とする。
【００１９】
これにより、第２トランジスタのベースに第１個別制御入力信号を入力することにより、第１差動入力回路の出力電流を線形座標系において下に凸の第１単調増加制御特性とし、第３トランジスタのベースに第２個別制御入力信号を入力することにより、第２差動入力回路の出力電流を第１単調増加制御特性より急峻な第２単調増加制御特性とし、第４トランジスタのベースに第３個別制御入力信号を入力することにより、第４トランジスタとエミッタに接続された抵抗とにより構成された電流源回路の出力電流を線形制御特性とするように設定すれば、各個別制御入力信号の傾きとオフセット値との調整により各々の制御特性を有する出力電流の総和として、利得制御特性が、線形制御特性から第１単調増加制御特性を介して第２単調増加制御特性に至る特性とすることができ、差動増幅回路の入出力特性との組み合わせで全領域に渡り利得変化の直線性を保つことができ、広範囲な直線性を確保することができる。
また、第１差動入力回路は、差動対を構成する第１及び第２トランジスタの各エミッタに各々第１及び第２ダイオードが順方向に接続されているため、ダイオードの順方向電圧分だけ差動対の動作点を高く設定することができ、第２トランジスタのベースに入力する第１個別制御入力信号の電圧レベルを高く設定することができるので、第１個別制御入力信号の動作範囲を信号発生回路にとって精度の高い電圧範囲とすることができ、利得変化特性の直線性をさらに精度良く実現することができる。
そして、これらの回路構成は、バイポーラトランジスタにより容易に構成できるものである。
【００２０】
また、請求項５に係る利得可変増幅器は、請求項２又は請求項３に記載の利得可変増幅器において、利得制御回路は、差動対を構成する第１トランジスタ及び第２トランジスタと、第１トランジスタのソースにアノードを接続した第１ダイオードと、第２トランジスタのソースにアノードを接続した第２ダイオードと、第３トランジスタとを備え、第１ダイオードのカソードと第２ダイオードのカソードとを相互に接続すると共に、第１トランジスタのゲートに参照電圧を印加し、第２トランジスタのゲートに第１個別制御入力信号を入力して第１差動入力回路を構成し、また第３トランジスタのソースを相互に接続された第１及び第２ダイオードのカソードに接続すると共に、第３トランジスタのゲートに第２個別制御入力信号を入力して第１トランジスタとの間で第２差動入力回路を構成することにより、複合差動入力回路とし、第１差動入力回路の出力電流と、第２差動入力回路の出力電流との電流総和を利得制御信号に電圧変換して出力することを特徴とする。
【００２１】
これにより、第２トランジスタのゲートに第１個別制御入力信号を入力することにより、第１差動入力回路の出力電流を線形座標系において下に凸の第１単調増加制御特性とし、第３トランジスタのゲートに第２個別制御入力信号を入力することにより、第２差動入力回路の出力電流を第１単調増加制御特性より急峻な第２単調増加制御特性とし、更に第１差動入力回路、あるいは第２差動入力回路の線形領域を線形制御特性として利用するように設定すれば、各個別制御入力信号の傾きとオフセット値との調整により各々の制御特性を有する出力電流の総和として、利得制御特性が、線形制御特性から第１単調増加制御特性を介して第２単調増加制御特性に至る特性とすることができ、差動増幅回路の入出力特性との組み合わせで全領域に渡り利得変化の直線性を保つことができ、広範囲な直線性を確保することができる。
また、第１差動入力回路は、差動対を構成する第１及び第２トランジスタの各ソースに各々第１及び第２ダイオードが順方向に接続されているため、ダイオードの順方向電圧分だけ差動対の動作点を高く設定することができ、第２トランジスタのゲートに入力する第１個別制御入力信号の電圧レベルを高く設定することができるので、第１個別制御入力信号の動作範囲を信号発生回路にとって精度の高い電圧範囲とすることができ、利得変化特性の直線性を精度良く実現することができる。
そして、これらの回路構成は、ＭＯＳトランジスタにより容易に構成できるものである。
【００２２】
また、請求項６に係る利得可変増幅器は、請求項３乃至請求項５に記載の利得可変増幅器において、レベル変換回路を備え、個別制御入力信号は、制御入力信号をレベル変換することにより、所定の傾きと所定のオフセット値を有して生成されることを特徴とする。
【００２３】
これにより、利得可変増幅器にレベル変換回路を備えているので、制御入力信号を所定の傾きと所定のオフセット値を持った個々の個別制御入力信号にレベル変換することができるので、１つの制御入力信号により広範囲な直線性を確保することができる。
【００２４】
【発明の実施の形態】
以下、本発明の利得可変増幅器について具体化した実施形態を図５乃至図８に基づき図面を参照しつつ詳細に説明する。図５は、本発明の動作原理図である。図６は、本発明に係る実施形態の利得可変増幅器を示す回路図である。図７は、実施形態における利得制御回路の各回路特性である。図８は、利得制御回路の利得制御方法を示す動作説明図である。
【００２５】
図５に示す利得可変増幅器１００は、電力を増幅する差動増幅回路１０と、差動増幅回路１０での利得係数の制御入力信号ＶＣＮＴに対する特性を可変制御する利得制御回路２０から構成されている。差動増幅回路１０は、差動対に入力される差動入力電圧によりエミッタバイアス電流の電流パスを差動対間で切り替えて差動電流を変化させることにより電力利得を得るものである。また利得制御回路２０は、制御入力信号ＶＣＮＴに対して、差動増幅回路１０の差動入力電圧として入力される利得制御信号ＶＡＧＣを出力して利得を制御する回路であり、差動増幅回路１０において利得係数を設定する差動対の入出力特性に応じて、利得制御特性が線形制御から下に凸な単調増加制御を介して急峻な下に凸な単調増加制御に順次切り替わる制御特性を有する回路である。差動増幅回路１０における利得係数を設定する差動対の入出力特性に応じて利得制御特性を可変制御することにより差動対の広い動作範囲にわたり直線的な電力利得変化特性を得るものである。尚、下に凸な単調増加とは、線形スケールの座標系において１次導関数が正であり、且つ２次導関数が正となる応答特性を、上に凸な単調増加とは、線形スケールの座標系において１次導関数が正であり、且つ２次導関数が負となる応答特性を示す。
【００２６】
具体的な回路例を図６に示す。差動増幅回路１０は２段の差動対を有する構成である。１段目の差動対Ｔｒ１５、Ｔｒ１６は各エミッタにエミッタ電流源ＩＥ１１、ＩＥ１２が接続されており、差動増幅回路１０におけるバイアス電流である。そして、両エミッタ間はエミッタ抵抗ＲＥ１１でブリッジされ、差動対Ｔｒ１５、Ｔｒ１６のベース間には入力Ｐｉｎが入力される。入力Ｐｉｎの差電圧は抵抗ＲＥ１１の両端に印加されるため、差電圧に比例する電流がエミッタ電流ＩＥ１１、ＩＥ１２からバイパスして抵抗ＲＥ１１を流れ、差動対Ｔｒ１５、Ｔｒ１６のコレクタには抵抗ＲＥ１１に流れる電流の２倍の電流が差動電流として出力される。即ち、１段目の差動対Ｔｒ１５、Ｔｒ１６により基準電力利得として抵抗ＲＥ１１に比例する電力利得が設定される。
【００２７】
次に、基準電力利得として出力された１段目の差動対Ｔｒ１５、Ｔｒ１６からの差動電流対は、２組の２段目の差動対Ｔｒ１１、Ｔｒ１２、及びＴｒ１３、Ｔｒ１４のバイアス電流として入力される。２段目の差動対Ｔｒ１１、Ｔｒ１２、及びＴｒ１３、Ｔｒ１４のベースには、利得制御回路２０からの利得制御信号ＶＡＧＣが入力されており、各差動対において１段目の差動対Ｔｒ１５、Ｔｒ１６からの差動電流対が、利得制御信号ＶＡＧＣの差電圧に応じて更に分流されてトランジスタＴｒ１１、Ｔｒ１４から出力される。各差動対Ｔｒ１１、Ｔｒ１２、及びＴｒ１３、Ｔｒ１４は同一構成を有し、周辺回路との接続関係も同一であるので、Ｔｒ１１、及びＴｒ１４から出力された電流は負荷抵抗Ｒ１１、Ｒ１２にて電圧変換されて、利得制御信号ＶＡＧＣの差電圧と２段目の差動対Ｔｒ１１、Ｔｒ１２、及びＴｒ１３、Ｔｒ１４の入出力特性に応じた利得として出力される。後述するように、２段目の差動対Ｔｒ１１、Ｔｒ１２、及びＴｒ１３、Ｔｒ１４の入出力特性は、差動入力回路の特性を示すので、利得制御信号ＶＡＧＣの差電圧がゼロを中心とした線形特性領域と、その外側である差電圧が正の領域にある上に凸な単調増加領域と、更に差電圧が負の領域にある下に凸な単調増加領域との３つの領域に対して、利得制御信号ＶＡＧＣの応答特性を変化することにより電力利得変化の直線性を実現している。
【００２８】
利得制御回路２０は、差動入力回路の入出力特性に応じて利得制御信号ＶＡＧＣの応答特性を変化させるための回路である。差動対を構成するトランジスタＴｒ１、Ｔｒ３、エミッタ電流源ＩＥＥ１、ＩＥＥ２、エミッタ抵抗ＲＥＥ、電圧変換用負荷抵抗Ｒ１、Ｒ２により差動増幅回路を構成しており、加えて差動対Ｔｒ１、Ｔｒ３とエミッタ電流源ＩＥＥ１、ＩＥＥ２との間に、レベルシフト用としてダイオード接続したトランジスタＴｒ２、Ｔｒ４が挿入されて第１差動入力回路を構成している。トランジスタＴｒ３が差動対の基準側であり参照電圧Ｖｒｅｆが入力され、トランジスタＴｒ１側には、レベル変換回路２１により制御入力信号ＶＣＮＴをレベル変換した第１個別制御入力信号ＶＣＬＳ１が入力されている。差動出力電流Ｉ１が負荷抵抗Ｒ１、Ｒ２にて電圧変換されて利得制御信号ＶＡＧＣ用として出力されるが、第１差動入力回路では第１個別制御入力信号ＶＣＬＳ１により下に凸な単調増加特性が出力されるように調整される。
【００２９】
ここで、第１差動入力回路は、差動対Ｔｒ１、Ｔｒ３にダイオード接続トランジスタＴｒ２、Ｔｒ４が順方向に接続されて、ダイオードの順電圧分だけ差動対Ｔｒ１、Ｔｒ３の動作点を高く設定することができ、第１個別制御入力信号ＶＣＬＳ１の電圧レベルを高く設定することができるので、第１個別制御入力信号ＶＣＬＳ１の動作範囲をレベル変換回路２１にとって精度の高い電圧範囲に調整することができ、利得制御回路２０における第１差動入力回路の動作精度の向上を図ることができる。
【００３０】
またトランジスタＴｒ５は、エミッタが直接エミッタ電流源ＩＥＥ１に接続されており、トランジスタＴｒ３との間で第２差動入力回路を構成している。第２差動入力回路は、トランジスタＴｒ３側の参照電圧Ｖｒｅｆに対してダイオード接続されたトランジスタＴｒ４の順方向電圧Ｖｂｅ４分だけ降下した電圧をクロスポイントとした入出力特性を示すが、トランジスタＴｒ５に入力する第２個別制御入力信号ＶＣＬＳ２は、レベル変換回路２１により制御入力信号ＶＣＮＴをクロスポイント電圧を含んで急峻に遷移させた信号であり、差動出力電流Ｉ２が差動出力電流Ｉ１が有する特性より更に急峻な下に凸の単調増加特性として出力されるように調整される。
【００３１】
更にトランジスタＴｒ６は、エミッタがエミッタ抵抗Ｒ３を介して接地されてベース電圧に比例する電流が出力される電流源回路として構成されている。この電流源回路では、トランジスタＴｒ６のベースに入力される第３個別制御入力信号電圧ＶＣＬＳ３に対してトランジスタＴｒ６のベース・エミッタ順方向電圧Ｖｂｅ６分だけ降下した電圧が抵抗Ｒ３に印加されることにより出力電流Ｉ３が決定される。即ち、出力電流Ｉ３は、ベース・エミッタ順方向電圧Ｖｂｅ６のオフセットを有して第３個別制御入力信号ＶＣＬＳ３に比例する。第３個別制御入力信号ＶＣＬＳ３は、制御入力信号ＶＣＮＴをレベル変換回路２１にてレベル変換したものであり、出力電流Ｉ３が、線形特性を有して出力される。
【００３２】
第１乃至第３個別制御入力信号ＶＣＬＳ１乃至３は、外部から入力された制御入力信号ＶＣＮＴに対して、レベル変換回路２１にて、所定の傾きと所定のオフセット値を持たせて生成される信号である。制御入力信号ＶＣＮＴに対して線形にレベル変換すればよく、レベル変換回路２１の回路構成としては、抵抗分圧回路を基本とする単純な構成で実現することができる。また、このレベル変換回路２１は、可変利得増幅器１００に内蔵する必要はなく、外部にて生成した上で可変利得増幅器１００の利得制御回路２０に直接入力する構成とすることもできる。
【００３３】
以下、具体的な動作の説明を図７、図８に基づいて説明する。図７において、（１）乃至（３）は、図６における第１差動入力回路、第２差動入力回路、電流源回路の入出力特性を示す特性図である。各図（１）乃至（３）において、上段の図はは、第１乃至第３個別制御入力信号ＶＣＬＳ１乃至３に対する出力電流を表す入出力特性を示し、下段の図は、制御入力信号ＶＣＮＴに対する第１乃至第３個別制御入力信号ＶＣＬＳ１乃至３の応答を表すレベル変換回路２１の入出力特性を示している。尚、図７においては、便宜上下段のレベル変換回路２１の入出力特性図を９０度回転させて、上段の第１乃至第３個別制御入力信号ＶＣＬＳ１乃至３の軸と一致させている。
【００３４】
第１差動入力回路は通常の差動入力回路であり、その入出力特性は図７の（１）上段に示すように、差電圧ＶＣＬＳ１が第１差動入力回路の参照電圧Ｖｒｅｆと等しくなるポイントで差動電流がバランスし（図中、ポイントＸ１）、その前後で５つの領域に分割される。即ち、ポイントＸ１を中心として第１差動入力回路が線形動作をする線形領域１Ｃでは入出力特性は線形特性を示す。差電圧ＶＣＬＳ１が線形領域１Ｃを越えて大きくなると差動対Ｔｒ１、Ｔｒ３のうち差電圧ＶＣＬＳ１が入力されているトランジスタＴｒ１の駆動能力が相対的に大きくなるので、入出力特性は上に凸の単調増加特性を示す領域１Ｄに移る。逆に、差電圧ＶＣＬＳ１が線形領域１Ｃを下回り逆方向に大きくなると差動対Ｔｒ１、Ｔｒ３のうち差電圧ＶＣＬＳ１が入力されているトランジスタＴｒ１の駆動能力が相対的に小さくなるので、入出力特性は下に凸の単調増加特性を示す領域１Ｂに移る。更に差電圧ＶＣＬＳ１が正あるいは逆の方向に大きくなると差動対Ｔｒ１、Ｔｒ３のうちの何れか一方は完全にオフ状態となる（正方向に大きくなればトランジスタＴｒ３がオフ状態となり領域１Ｅ、逆方向に大きくなればトランジスタＴｒ１がオフ状態となり領域１Ａ）。
【００３５】
この特性を有する第１差動入力回路に対しては、レベル変換回路２１でレベル変換することにより、制御入力信号ＶＣＮＴの０ＶからＶＣＣレベルに対して第１個別制御入力信号ＶＣＬＳ１をＶ１からＶ２レベルに変換する。この電圧領域では、第１差動入力回路の入出力特性は差動出力電流Ｉ１が下に凸の単調増加領域１Ｂに該当するので、制御入力信号ＶＣＮＴを０ＶからＶＣＣレベルまでスイープする間に差動出力電流Ｉ１は下に凸の単調増加特性を有することとなる。
【００３６】
また、第２差動入力回路においても同様な動作を示し、その入出力特性は図７の（２）上段に示すように、差電圧ＶＣＬＳ２が第２差動入力回路の参照電圧Ｖｒｅｆからダイオード接続トランジスタＴｒ４の順方向電圧Ｖｂｅ４分だけ降下したポイントで差動電流がバランスし（図中、ポイントＸ２）、その前後で５つの領域に分割される。即ち、ポイントＸ２を中心として第２差動入力回路が線形動作をする線形領域２Ｃでは入出力特性は線形特性を示す。差電圧ＶＣＬＳ２が線形領域２Ｃを越えて大きくなると差動対Ｔｒ５、Ｔｒ３のうち差電圧ＶＣＬＳ２が入力されているトランジスタＴｒ５の駆動能力が相対的に大きくなるので、入出力特性は上に凸の単調増加特性を示す領域２Ｄに移る。逆に、差電圧ＶＣＬＳ２が線形領域２Ｃを下回り逆方向に大きくなると差動対Ｔｒ５、Ｔｒ３のうち差電圧ＶＣＬＳ２が入力されているトランジスタＴｒ５の駆動能力が相対的に小さくなるので、入出力特性は下に凸の単調増加特性を示す領域２Ｂに移る。更に差電圧ＶＣＬＳ２が正あるいは逆の方向に大きくなると差動対Ｔｒ５、Ｔｒ３のうちの何れか一方は完全にオフ状態となる（正方向に大きくなればトランジスタＴｒ３がオフ状態となり領域２Ｅ、逆方向に大きくなればトランジスタＴｒ５がオフ状態となり領域２Ａ）。
【００３７】
この特性を有する第２差動入力回路に対しては、レベル変換回路２１でレベル変換することにより、制御入力信号ＶＣＮＴの０ＶからＶＣＣレベルに対してオフセット電圧ＶＯＳを持たせて、第２個別制御入力信号ＶＣＬＳ２を０ＶからＶ４レベルに急峻に立ち上げるように変換する。この電圧領域では、第２差動入力回路の入出力特性は差動出力電流Ｉ２がオフ状態２Ａから下に凸の単調増加領域２Ｂを経て線形領域２Ｃに推移していくが、制御入力信号ＶＣＮＴがオフセット電圧ＶＯＳからＶＣＣレベルまで急峻に推移する間に差動出力電流Ｉ２が立ち上がるので、その特性は差動出力電流Ｉ１の特性に比して急峻な下に凸の単調増加特性を有することとなる。
【００３８】
更に、電流源回路においては、その入出力特性は図７の（３）上段に示すようにエミッタ抵抗Ｒ３により規定される傾きを有する線形な特性を有しており、差電圧ＶＣＬＳ３が電流源回路におけるトランジスタＴｒ６のベース・エミッタ間順方向電圧Ｖｂｅ６を越えたポイントから流れ始める。
【００３９】
この特性を有する電流源回路に対しては、レベル変換回路２１でレベル変換することにより、制御入力信号ＶＣＮＴの０ＶからＶＣＣレベルに対して第３個別制御入力信号ＶＣＬＳ３をＶｂｅ６からＶ５レベルに変換する。電流源回路の入出力特性は線形な特性を示し印加電圧（ＶＣＬＳ３−Ｖｂｅ６）に対してエミッタ抵抗Ｒ３で決まる線形な出力電流Ｉ３特性を有することとなる。
【００４０】
図８の（４）に、以上３つの出力電流Ｉ１、Ｉ２、Ｉ３の制御入力信号ＶＣＮＴ特性を重ねて表示する。これらの電流Ｉ１、Ｉ２、Ｉ３の総和が利得制御回路２０の出力電流となり、負荷抵抗Ｒ１、Ｒ２にて電圧変換されて利得制御信号ＶＡＧＣとして差動増幅回路１０に入力される。利得制御回路２０を構成する各回路の出力電流Ｉ１、Ｉ２、Ｉ３は、制御入力信号ＶＣＮＴから所定の傾きと所定のオフセット値を有する信号としてレベル変換回路２１にて変換された第１乃至第３個別制御入力信号ＶＣＬＳ１乃至３の応答として適宜調整して得られたものであり、各出力電流Ｉ１、Ｉ２、Ｉ３の総和として、制御入力信号ＶＣＮＴの低い電圧レベル領域１（図８において丸囲み数字の１）では線形特性を、中間電圧レベル領域２（図８において丸囲み数字の２）では下に凸の単調増加特性を、高い電圧レベル領域３（図８において丸囲み数字の３）では領域２（図８において丸囲み数字の２）より急峻な下に凸の単調増加特性となるように調整され、負荷抵抗Ｒ１、Ｒ２で電圧変換されて利得制御信号ＶＡＧＣとして差動増幅回路１０に入力される。
【００４１】
これらの３つの領域１〜３（図８において丸囲み数字の１〜３）における利得制御信号ＶＡＧＣは、図８の（５）に示すように、差動増幅回路１０の２段目の差動対Ｔｒ１１、Ｔｒ１２、及びＴｒ１３、Ｔｒ１４の入出力特性における、下に凸な単調増加領域１（図８において丸囲み数字の１）、線形領域２（図８において丸囲み数字の２）、及び上に凸な単調増加領域３（図８において丸囲み数字の３）にそれぞれ一致する。
【００４２】
即ち、図８の（４）、（５）より、制御入力信号ＶＣＮＴに対する利得制御信号ＶＡＧＣが線形特性を示す領域１（図８において丸囲み数字の１）は、差動増幅回路１０の入出力特性では下に凸な単調増加領域１（図８において丸囲み数字の１）に一致するので、制御入力信号ＶＣＮＴに対する電力利得応答は両者の組み合わせにより下に凸な単調増加特性を示し、デシベル表示に換算した場合に線形特性として表されるので利得変化の直線性を確保することができる。また、制御入力信号ＶＣＮＴに対する利得制御信号ＶＡＧＣが下に凸な単調増加特性を示す領域２（図８において丸囲み数字の２）は、差動増幅回路１０の入出力特性では線形領域２（図８において丸囲み数字の２）に一致するので、制御入力信号ＶＣＮＴに対する電力利得応答は両者の組み合わせにより下に凸な単調増加特性を示し、デシベル表示に換算した場合に線形特性として表されるので利得変化の直線性を確保することができる。更に、制御入力信号ＶＣＮＴに対する利得制御信号ＶＡＧＣが領域２（図８において丸囲み数字の２）より急峻な下に凸な単調増加特性を示す領域２（図８において丸囲み数字の２）は、差動増幅回路１０の入出力特性では上に凸な単調増加領域３（図８において丸囲み数字の３）に一致するので、制御入力信号ＶＣＮＴに対する電力利得応答は両者の組み合わせにより下に凸な単調増加特性を示し、デシベル表示に換算した場合に線形特性として表されるので利得変化の直線性を確保することができる。
【００４３】
従って、差動増幅回路１０の入出力特性における各入出力特性領域１〜３（図８において丸囲み数字の１〜３）に合わせて制御入力信号ＶＣＮＴを線形にレベル変換するだけで、制御入力信号ＶＣＮＴに対する電力利得変化特性を直線的に変化することができ、しかも、制御入力信号ＶＣＮＴの全入力領域に対して、差動増幅回路１０の全入出力特性領域を使用することができ、差動増幅回路１０の入出力特性の広範囲にわたり、電力利得変化の直線性を確保することができる。
【００４４】
以上詳細に説明したとおり、本実施形態に係る利得可変増幅器１００では、差動増幅回路１０の２段目の差動対Ｔｒ１１、Ｔｒ１２、及びＴｒ１３、Ｔｒ１４に利得を制御する利得制御信号ＶＡＧＣを入力するために、利得制御回路２０は、レベルシフト用ダイオード接続トランジスタＴｒ２、Ｔｒ４を挿入した差動対Ｔｒ１、Ｔｒ３から構成される第１差動入力回路と、トランジスタＴｒ４でレベルシフトしたトランジスタＴｒ３とレベルシフト用ダイオード接続トランジスタを挿入しないトランジスタＴｒ５とを対とした第２差動入力回路と、トランジスタＴｒ６とエミッタ抵抗Ｒ３とで構成された電流源回路とで構成される。そして、それぞれの入力には、制御入力信号ＶＣＮＴからレベル変換回路２１にて所定の傾きとオフセット値を有して変換された第１個別制御入力信号ＶＣＬＳ１、第２個別制御入力信号ＶＣＬＳ２、及び第３個別制御入力信号ＶＣＬＳ３を入力し、差動増幅回路１０の２段目の差動対Ｔｒ１１、Ｔｒ１２、及びＴｒ１３、Ｔｒ１４の入出力特性における、下に凸な単調増加領域１（図８において丸囲み数字の１）、線形領域２（図８において丸囲み数字の２）、及び上に凸な単調増加領域３（図８において丸囲み数字の３）に対して、利得制御回路２０における利得制御信号ＶＡＧＣの入出力特性として、制御入力信号ＶＣＮＴの低いレベル領域１（図８において丸囲み数字の１）では線形特性、中間レベル領域２（図８において丸囲み数字の２）では下に凸の単調増加特性、及び高いレベル領域３（図８において丸囲み数字の３）では領域２（図８において丸囲み数字の２）より急峻な下に凸の単調増加特性となるように調整することができるので、差動増幅回路１０の２段目の差動対Ｔｒ１１、Ｔｒ１２、及びＴｒ１３、Ｔｒ１４の全入出力領域を使用して広範囲に渡り電力利得変化の直線性を確保することができる。
【００４５】
また、利得制御回路２０における第１差動入力回路は、差動対Ｔｒ１、Ｔｒ３にダイオード接続されたトランジスタＴｒ２、Ｔｒ４が順方向に接続されているため、ダイオードの順方向電圧分のレベルシフトにより動作点を高く設定することができ、第１個別制御入力信号ＶＣＬＳ１の電圧レベルを高く設定することができる。従って、第１個別制御入力信号ＶＣＬＳ１の動作範囲をレベル変換回路２１にとって精度の高い電圧範囲に調整することができ、利得制御回路２０における第１差動入力回路の動作精度の向上を図ることができる。
【００４６】
更に、第１乃至第３個別制御入力信号ＶＣＬＳ１乃至３は、制御入力信号ＶＣＮＴを所定の傾きと所定のオフセット値を持たせた信号であり、制御入力信号ＶＣＮＴに対して線形にレベル変換すればよく、レベル変換回路２１は、抵抗分圧回路を基本とする単純な回路構成で実現することができる。また、このレベル変換回路２１は、可変利得増幅器１００に内蔵する必要はなく、外部にて生成した上で可変利得増幅器１００の利得制御回路２０に直接入力する構成とすることもできる。
【００４７】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、本実施形態においては、利得制御回路２０の構成として第１差動入力回路、第２差動入力回路、電流源回路の３つの回路ブロックにより構成したが、これに限定されるものではなく、電流源回路を省いた構成とすることもでき、また差動入力回路も３組以上の構成としてもよく、更にダイオードによる動作点のレベルシフト回路をダイオードの多段接続により更に大きく設定することも可能であり、逆に、レベルシフトをしない構成とすることもできる。そして、これらの回路の適宜な組み合わせと、個別制御入力信号毎の傾きやオフセット値の調整により、差動増幅回路１０における利得係数を設定する差動対の入出力特性に応じて、広い入出力範囲に渡る利得変化特性の直線性を得るために最適な利得制御信号を簡易かつ確実に生成することができる。
【００４８】
【発明の効果】
本発明によれば、差動増幅回路における利得係数を設定する差動対回路の入出力特性に合わせて、利得制御回路の入出力特性を適宜切り替えることにより、差動増幅回路における差動対回路の入出力特性の広い範囲に渡り、電力利得変化特性の直線性を確保することができる。下に凸な単調増加特性には線形特性の利得制御信号を、線形特性には下に凸な利得制御信号を、上に凸な単調増加特性には急峻な下に凸な利得制御信号を組み合わせることにより、広範囲で直線な電力利得変化特性を有する利得可変増幅器を得ることができる。
【図面の簡単な説明】
【図１】 従来技術における利得変化の直線性確保の方法を示す概念図である。
【図２】 他の従来技術における利得変化の直線性確保の原理図である。
【図３】 他の従来技術の回路例である。
【図４】 他の従来技術の回路例についての動作説明図である。
【図５】 本発明の動作原理図である。
【図６】 本発明に係る実施形態の利得可変増幅器を示す回路図である。
【図７】 実施形態における利得制御回路の各回路特性である。
【図８】 利得制御回路の利得制御方法を示す動作説明図である。
【符号の説明】
１０ 差動増幅回路
２０ 利得制御回路
２１ レベル変換回路
１００ 利得可変増幅器
ＶＣＮＴ 制御入力信号
ＶＣＬＳ１、ＶＣＬＳ２、ＶＣＬＳ３ 個別制御入力信号
ＶＡＧＣ 利得制御信号
【発明の属する技術分野】
本発明は、携帯電話機等の通信機器に使用される利得可変増幅器に関するものであり、特に、電力利得変化の直線性の向上に関するものである。
【０００２】
【従来の技術】
近年の携帯電話機においては、より高い通話品質を実現するため、受信の電波強度に応じて送信の電波強度を正確に制御する機能が要求されている。このためには、送受信部に使用される利得可変増幅器において、広い電波強度範囲で電力利得変化の直線性が必要とされる。
【０００３】
従来の利得可変増幅器においては、増幅器１段での電力利得変化の直線性が限定されているため、図１に示すように、増幅器を多段（図１では２段Ａｍｐ１、Ａｍｐ２）に接続することにより、各段の利得を加算することにより全体として広範囲な電力利得変化の直線性を確保している。
【０００４】
また、他の従来技術として、１段増幅器における電力利得変化の直線性を広げる試みとして図２の動作原理図に示すように、利得可変増幅器５００において、差動増幅回路１０での利得を制御するため、利得制御回路５０の制御入力信号ＶＣＮＴに対する利得制御信号ＶＡＧＣの応答を、線形座標系で線形（Ｌｉｎｅａｒ）に制御するか、あるいは、下に凸の単調増加特性に制御することが行われている。この具体的回路例を図３に示す。図３の回路では利得制御回路５０も差動入力回路構成となっており、レベル変換回路５１により制御入力信号ＶＣＮＴを線形にレベル変換した入力電圧ＶＣＬＳを利得制御回路５０の差動対に入力している。具体的動作は図４に示す通りであり、レベル変換回路５１によりレベル変換した入力電圧ＶＣＬＳを、利得制御回路５０の入出力特性において下に凸か、あるいは線形な入出力特性の領域にレベル変換することにより制御入力信号ＶＣＮＴに対して固有の応答特性を持った利得制御信号ＶＡＧＣを出力し、この特性と差動増幅回路１０の特性とを整合させることにより、直線的な利得変化特性を実現している。
【０００５】
具体的には、制御入力信号ＶＣＮＴに対して入力電圧ＶＣＬＳがＶＡからＶＢに遷移すれば、利得制御回路５０の出力電流ＩＣＮＴの特性は下に凸な単調増加特性となる。負荷抵抗により電圧に変換されて利得制御信号ＶＡＧＣを出力する際、差動増幅回路１０の線形特性に合致するように調整してやれば、差動増幅回路１０の出力特性として下に凸な単調増加特性が得られることとなり、電力利得としてデシベル表示した際、制御入力信号ＶＣＮＴに対して直線的な利得変化特性が得られることとなる。
【０００６】
また、制御入力信号ＶＣＮＴに対して入力電圧ＶＣＬＳがＶＢからＶＣに遷移すれば、利得制御回路５０の出力電流ＩＣＮＴ特性は線形な特性となる。この特性に対して、差動増幅回路１０の下に凸な単調増加特性に合致するように調整すれば、差動増幅回路１０の出力特性として下に凸な単調増加特性が得られることとなり、同様に直線的な利得変化特性が得られることとなる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来技術のうち増幅器を多段接続するものは、構成回路数が多いため、多数の構成素子を必要とし回路配置上の制約が大きく問題であると共に、電流消費も大きなものとなり携帯電話機等の携帯機器の連続使用時間が制約され、電流消費に基づく発熱により高密度実装上も問題である。
【０００８】
また、他の従来技術である利得制御を、線形制御、あるいは、下に凸な単調増加特性にするものは、差動増幅回路１０の入出力特性上の限られた領域しか使用しないため、この領域を越えて使用すると利得変化の直線性が崩れてしまい使用することができない。従って、直線性を実現できる差動増幅回路１０の入出力特性上の領域が限定され広範囲に渡る直線性を確保することができないと共に、狭い利得制御信号ＶＡＧＣの動作範囲内での使用のため十分な動作精度を確保することが難しいという問題がある。
【０００９】
本発明は前記従来技術の問題点を解消するためになされたものであり、制御入力信号ＶＣＮＴに対する利得制御特性を適宜変化させることにより、１段構成の利得可変増幅器５００において、電力利得変化の直線性を広範囲に渡り可能とする利得可変増幅器を提供することを目的とする。
【００１０】
【課題を解決するための手段】
前記目的を達成するために、請求項１に係る利得可変増幅器は、制御入力信号に応じて所定の利得制御信号を出力する利得制御特性を有する利得制御回路と、利得制御信号により差動対に流れる差動出力電流を切り換えて利得を可変する入出力特性を有する差動増幅回路とを備える利得可変増幅器において、入出力特性に応じて、利得制御回路は、利得制御信号が差動増幅回路に入力された際、入出力特性が線形特性を示す領域（第１領域）にある場合に、利得制御特性を線形座標系において下に凸の第１単調増加制御特性に可変制御し、利得制御信号が差動増幅回路に入力された際、入出力特性が線形座標系において上に凸の単調増加特性を示す領域（第２領域）にある場合に、利得制御特性を第１単調増加制御特性より急峻な第２単調増加制御特性に可変制御し、利得制御信号が差動増幅回路に入力された際、入出力特性が線形座標系において下に凸の単調増加特性を示す領域（第３領域）にある場合に、利得制御特性を線形制御特性に可変制御することを特徴とする。
【００１１】
これにより、利得制御回路は、差動増幅回路の入出力特性に応じて、制御入力信号に対する利得制御信号の利得制御特性を適宜可変することができるので、制御入力信号に対して所定の利得変化特性を持たせることができ、差動増幅回路の広い入出力範囲に渡り直線的な利得変化を実現することができる。
【００１２】
【００１３】
すなわち、利得制御回路は、差動増幅回路の入出力特性が線形特性である第１領域では、利得制御特性を線形座標系において下に凸の第１単調増加制御特性に可変制御し、差動増幅回路の入出力特性が線形座標系において上に凸の単調増加特性である第２領域では、利得制御特性を第１単調増加制御特性より急峻な第２単調増加制御特性に可変制御し、差動増幅回路の入出力特性が線形座標系において下に凸の単調増加特性を示す第３領域では、利得制御特性を線形制御特性に可変制御することができ、差動増幅回路の入出力特性における全領域に渡り最適な利得制御特性に設定することができるので、全領域で利得変化の直線性を保つことができ、広範囲に渡る直線性を確保することができる。
【００１４】
また、請求項２に係る利得可変増幅器は、請求項１に記載の利得可変増幅器において、利得制御回路は、トランスコンダクタンスアンプ構成を有し、トランスコンダクタンスアンプ構成のコンダクタンス特性を可変することにより、利得制御特性を可変制御することを特徴とする。
【００１５】
これにより、コンダクタンス特性を可変すれば、制御入力信号に対してトランスコンダクタンスアンプ構成の電流出力を自由に設定することができ、この電流を電圧変換して利得制御信号とすることができるので、簡易かつ確実に差動増幅回路の入出力特性における広い範囲に渡って最適な利得制御特性を得ることができ、広範囲に渡る利得変化の直線性を確保することができる。
【００１６】
また、請求項３に係る利得可変増幅器は、請求項２に記載の利得可変増幅器において、トランスコンダクタンスアンプ構成は、多入力の複合差動入力回路を備え、複合差動入力回路の各入力信号毎に所定の傾きと所定のオフセット値を有する個別制御入力信号を入力することを特徴とする。
【００１７】
これにより、所定の傾きと所定のオフセット値を有して線形に変化する個別制御入力信号を多入力の複合差動入力回路の各入力に入力すれば、個別制御入力信号の所定の傾きに応じた複合差動入力回路の出力電流応答と、所定のオフセット値に応じた複合差動入力回路の動作切り替えが、複合差動入力回路の個々の差動対の出力電流の総和として得られるので、個別制御入力信号の簡単な線形変化応答により、複合差動入力回路の個々の差動対の入出力特性を自由に組み合わせることができ、容易に差動増幅回路の入出力特性における広い範囲に渡って最適な利得制御特性を得て広範囲に渡る利得変化の直線性を確保することができる。
【００１８】
また、請求項４に係る利得可変増幅器は、請求項２又は請求項３に記載の利得可変増幅器において、利得制御回路は、差動対を構成する第１トランジスタ及び第２トランジスタと、第１トランジスタのエミッタにアノードを接続した第１ダイオードと、第２トランジスタのエミッタにアノードを接続した第２ダイオードと、第３トランジスタとを備え、第１ダイオードのカソードと第２ダイオードのカソードとを相互に接続すると共に、第１トランジスタのベースに参照電圧を印加し、第２トランジスタのベースに第１個別制御入力信号を入力して第１差動入力回路を構成し、また第３トランジスタのエミッタを相互に接続された第１及び第２ダイオードのカソードに接続すると共に、第３トランジスタのベースに第２個別制御入力信号を入力して第１トランジスタとの間で第２差動入力回路を構成することにより、複合差動入力回路とし、更に、第４トランジスタと、第４トランジスタのエミッタに接続する抵抗とを備え、抵抗の他端を基準電位に接続すると共に、第４トランジスタのベースに第３個別制御入力信号を入力して所定コンダクタンスの電流源回路を構成し、第１差動入力回路の出力電流と、第２差動入力回路の出力電流と、電流源回路の出力電流との電流総和を利得制御信号に電圧変換して出力することを特徴とする。
【００１９】
これにより、第２トランジスタのベースに第１個別制御入力信号を入力することにより、第１差動入力回路の出力電流を線形座標系において下に凸の第１単調増加制御特性とし、第３トランジスタのベースに第２個別制御入力信号を入力することにより、第２差動入力回路の出力電流を第１単調増加制御特性より急峻な第２単調増加制御特性とし、第４トランジスタのベースに第３個別制御入力信号を入力することにより、第４トランジスタとエミッタに接続された抵抗とにより構成された電流源回路の出力電流を線形制御特性とするように設定すれば、各個別制御入力信号の傾きとオフセット値との調整により各々の制御特性を有する出力電流の総和として、利得制御特性が、線形制御特性から第１単調増加制御特性を介して第２単調増加制御特性に至る特性とすることができ、差動増幅回路の入出力特性との組み合わせで全領域に渡り利得変化の直線性を保つことができ、広範囲な直線性を確保することができる。
また、第１差動入力回路は、差動対を構成する第１及び第２トランジスタの各エミッタに各々第１及び第２ダイオードが順方向に接続されているため、ダイオードの順方向電圧分だけ差動対の動作点を高く設定することができ、第２トランジスタのベースに入力する第１個別制御入力信号の電圧レベルを高く設定することができるので、第１個別制御入力信号の動作範囲を信号発生回路にとって精度の高い電圧範囲とすることができ、利得変化特性の直線性をさらに精度良く実現することができる。
そして、これらの回路構成は、バイポーラトランジスタにより容易に構成できるものである。
【００２０】
また、請求項５に係る利得可変増幅器は、請求項２又は請求項３に記載の利得可変増幅器において、利得制御回路は、差動対を構成する第１トランジスタ及び第２トランジスタと、第１トランジスタのソースにアノードを接続した第１ダイオードと、第２トランジスタのソースにアノードを接続した第２ダイオードと、第３トランジスタとを備え、第１ダイオードのカソードと第２ダイオードのカソードとを相互に接続すると共に、第１トランジスタのゲートに参照電圧を印加し、第２トランジスタのゲートに第１個別制御入力信号を入力して第１差動入力回路を構成し、また第３トランジスタのソースを相互に接続された第１及び第２ダイオードのカソードに接続すると共に、第３トランジスタのゲートに第２個別制御入力信号を入力して第１トランジスタとの間で第２差動入力回路を構成することにより、複合差動入力回路とし、第１差動入力回路の出力電流と、第２差動入力回路の出力電流との電流総和を利得制御信号に電圧変換して出力することを特徴とする。
【００２１】
これにより、第２トランジスタのゲートに第１個別制御入力信号を入力することにより、第１差動入力回路の出力電流を線形座標系において下に凸の第１単調増加制御特性とし、第３トランジスタのゲートに第２個別制御入力信号を入力することにより、第２差動入力回路の出力電流を第１単調増加制御特性より急峻な第２単調増加制御特性とし、更に第１差動入力回路、あるいは第２差動入力回路の線形領域を線形制御特性として利用するように設定すれば、各個別制御入力信号の傾きとオフセット値との調整により各々の制御特性を有する出力電流の総和として、利得制御特性が、線形制御特性から第１単調増加制御特性を介して第２単調増加制御特性に至る特性とすることができ、差動増幅回路の入出力特性との組み合わせで全領域に渡り利得変化の直線性を保つことができ、広範囲な直線性を確保することができる。
また、第１差動入力回路は、差動対を構成する第１及び第２トランジスタの各ソースに各々第１及び第２ダイオードが順方向に接続されているため、ダイオードの順方向電圧分だけ差動対の動作点を高く設定することができ、第２トランジスタのゲートに入力する第１個別制御入力信号の電圧レベルを高く設定することができるので、第１個別制御入力信号の動作範囲を信号発生回路にとって精度の高い電圧範囲とすることができ、利得変化特性の直線性を精度良く実現することができる。
そして、これらの回路構成は、ＭＯＳトランジスタにより容易に構成できるものである。
【００２２】
また、請求項６に係る利得可変増幅器は、請求項３乃至請求項５に記載の利得可変増幅器において、レベル変換回路を備え、個別制御入力信号は、制御入力信号をレベル変換することにより、所定の傾きと所定のオフセット値を有して生成されることを特徴とする。
【００２３】
これにより、利得可変増幅器にレベル変換回路を備えているので、制御入力信号を所定の傾きと所定のオフセット値を持った個々の個別制御入力信号にレベル変換することができるので、１つの制御入力信号により広範囲な直線性を確保することができる。
【００２４】
【発明の実施の形態】
以下、本発明の利得可変増幅器について具体化した実施形態を図５乃至図８に基づき図面を参照しつつ詳細に説明する。図５は、本発明の動作原理図である。図６は、本発明に係る実施形態の利得可変増幅器を示す回路図である。図７は、実施形態における利得制御回路の各回路特性である。図８は、利得制御回路の利得制御方法を示す動作説明図である。
【００２５】
図５に示す利得可変増幅器１００は、電力を増幅する差動増幅回路１０と、差動増幅回路１０での利得係数の制御入力信号ＶＣＮＴに対する特性を可変制御する利得制御回路２０から構成されている。差動増幅回路１０は、差動対に入力される差動入力電圧によりエミッタバイアス電流の電流パスを差動対間で切り替えて差動電流を変化させることにより電力利得を得るものである。また利得制御回路２０は、制御入力信号ＶＣＮＴに対して、差動増幅回路１０の差動入力電圧として入力される利得制御信号ＶＡＧＣを出力して利得を制御する回路であり、差動増幅回路１０において利得係数を設定する差動対の入出力特性に応じて、利得制御特性が線形制御から下に凸な単調増加制御を介して急峻な下に凸な単調増加制御に順次切り替わる制御特性を有する回路である。差動増幅回路１０における利得係数を設定する差動対の入出力特性に応じて利得制御特性を可変制御することにより差動対の広い動作範囲にわたり直線的な電力利得変化特性を得るものである。尚、下に凸な単調増加とは、線形スケールの座標系において１次導関数が正であり、且つ２次導関数が正となる応答特性を、上に凸な単調増加とは、線形スケールの座標系において１次導関数が正であり、且つ２次導関数が負となる応答特性を示す。
【００２６】
具体的な回路例を図６に示す。差動増幅回路１０は２段の差動対を有する構成である。１段目の差動対Ｔｒ１５、Ｔｒ１６は各エミッタにエミッタ電流源ＩＥ１１、ＩＥ１２が接続されており、差動増幅回路１０におけるバイアス電流である。そして、両エミッタ間はエミッタ抵抗ＲＥ１１でブリッジされ、差動対Ｔｒ１５、Ｔｒ１６のベース間には入力Ｐｉｎが入力される。入力Ｐｉｎの差電圧は抵抗ＲＥ１１の両端に印加されるため、差電圧に比例する電流がエミッタ電流ＩＥ１１、ＩＥ１２からバイパスして抵抗ＲＥ１１を流れ、差動対Ｔｒ１５、Ｔｒ１６のコレクタには抵抗ＲＥ１１に流れる電流の２倍の電流が差動電流として出力される。即ち、１段目の差動対Ｔｒ１５、Ｔｒ１６により基準電力利得として抵抗ＲＥ１１に比例する電力利得が設定される。
【００２７】
次に、基準電力利得として出力された１段目の差動対Ｔｒ１５、Ｔｒ１６からの差動電流対は、２組の２段目の差動対Ｔｒ１１、Ｔｒ１２、及びＴｒ１３、Ｔｒ１４のバイアス電流として入力される。２段目の差動対Ｔｒ１１、Ｔｒ１２、及びＴｒ１３、Ｔｒ１４のベースには、利得制御回路２０からの利得制御信号ＶＡＧＣが入力されており、各差動対において１段目の差動対Ｔｒ１５、Ｔｒ１６からの差動電流対が、利得制御信号ＶＡＧＣの差電圧に応じて更に分流されてトランジスタＴｒ１１、Ｔｒ１４から出力される。各差動対Ｔｒ１１、Ｔｒ１２、及びＴｒ１３、Ｔｒ１４は同一構成を有し、周辺回路との接続関係も同一であるので、Ｔｒ１１、及びＴｒ１４から出力された電流は負荷抵抗Ｒ１１、Ｒ１２にて電圧変換されて、利得制御信号ＶＡＧＣの差電圧と２段目の差動対Ｔｒ１１、Ｔｒ１２、及びＴｒ１３、Ｔｒ１４の入出力特性に応じた利得として出力される。後述するように、２段目の差動対Ｔｒ１１、Ｔｒ１２、及びＴｒ１３、Ｔｒ１４の入出力特性は、差動入力回路の特性を示すので、利得制御信号ＶＡＧＣの差電圧がゼロを中心とした線形特性領域と、その外側である差電圧が正の領域にある上に凸な単調増加領域と、更に差電圧が負の領域にある下に凸な単調増加領域との３つの領域に対して、利得制御信号ＶＡＧＣの応答特性を変化することにより電力利得変化の直線性を実現している。
【００２８】
利得制御回路２０は、差動入力回路の入出力特性に応じて利得制御信号ＶＡＧＣの応答特性を変化させるための回路である。差動対を構成するトランジスタＴｒ１、Ｔｒ３、エミッタ電流源ＩＥＥ１、ＩＥＥ２、エミッタ抵抗ＲＥＥ、電圧変換用負荷抵抗Ｒ１、Ｒ２により差動増幅回路を構成しており、加えて差動対Ｔｒ１、Ｔｒ３とエミッタ電流源ＩＥＥ１、ＩＥＥ２との間に、レベルシフト用としてダイオード接続したトランジスタＴｒ２、Ｔｒ４が挿入されて第１差動入力回路を構成している。トランジスタＴｒ３が差動対の基準側であり参照電圧Ｖｒｅｆが入力され、トランジスタＴｒ１側には、レベル変換回路２１により制御入力信号ＶＣＮＴをレベル変換した第１個別制御入力信号ＶＣＬＳ１が入力されている。差動出力電流Ｉ１が負荷抵抗Ｒ１、Ｒ２にて電圧変換されて利得制御信号ＶＡＧＣ用として出力されるが、第１差動入力回路では第１個別制御入力信号ＶＣＬＳ１により下に凸な単調増加特性が出力されるように調整される。
【００２９】
ここで、第１差動入力回路は、差動対Ｔｒ１、Ｔｒ３にダイオード接続トランジスタＴｒ２、Ｔｒ４が順方向に接続されて、ダイオードの順電圧分だけ差動対Ｔｒ１、Ｔｒ３の動作点を高く設定することができ、第１個別制御入力信号ＶＣＬＳ１の電圧レベルを高く設定することができるので、第１個別制御入力信号ＶＣＬＳ１の動作範囲をレベル変換回路２１にとって精度の高い電圧範囲に調整することができ、利得制御回路２０における第１差動入力回路の動作精度の向上を図ることができる。
【００３０】
またトランジスタＴｒ５は、エミッタが直接エミッタ電流源ＩＥＥ１に接続されており、トランジスタＴｒ３との間で第２差動入力回路を構成している。第２差動入力回路は、トランジスタＴｒ３側の参照電圧Ｖｒｅｆに対してダイオード接続されたトランジスタＴｒ４の順方向電圧Ｖｂｅ４分だけ降下した電圧をクロスポイントとした入出力特性を示すが、トランジスタＴｒ５に入力する第２個別制御入力信号ＶＣＬＳ２は、レベル変換回路２１により制御入力信号ＶＣＮＴをクロスポイント電圧を含んで急峻に遷移させた信号であり、差動出力電流Ｉ２が差動出力電流Ｉ１が有する特性より更に急峻な下に凸の単調増加特性として出力されるように調整される。
【００３１】
更にトランジスタＴｒ６は、エミッタがエミッタ抵抗Ｒ３を介して接地されてベース電圧に比例する電流が出力される電流源回路として構成されている。この電流源回路では、トランジスタＴｒ６のベースに入力される第３個別制御入力信号電圧ＶＣＬＳ３に対してトランジスタＴｒ６のベース・エミッタ順方向電圧Ｖｂｅ６分だけ降下した電圧が抵抗Ｒ３に印加されることにより出力電流Ｉ３が決定される。即ち、出力電流Ｉ３は、ベース・エミッタ順方向電圧Ｖｂｅ６のオフセットを有して第３個別制御入力信号ＶＣＬＳ３に比例する。第３個別制御入力信号ＶＣＬＳ３は、制御入力信号ＶＣＮＴをレベル変換回路２１にてレベル変換したものであり、出力電流Ｉ３が、線形特性を有して出力される。
【００３２】
第１乃至第３個別制御入力信号ＶＣＬＳ１乃至３は、外部から入力された制御入力信号ＶＣＮＴに対して、レベル変換回路２１にて、所定の傾きと所定のオフセット値を持たせて生成される信号である。制御入力信号ＶＣＮＴに対して線形にレベル変換すればよく、レベル変換回路２１の回路構成としては、抵抗分圧回路を基本とする単純な構成で実現することができる。また、このレベル変換回路２１は、可変利得増幅器１００に内蔵する必要はなく、外部にて生成した上で可変利得増幅器１００の利得制御回路２０に直接入力する構成とすることもできる。
【００３３】
以下、具体的な動作の説明を図７、図８に基づいて説明する。図７において、（１）乃至（３）は、図６における第１差動入力回路、第２差動入力回路、電流源回路の入出力特性を示す特性図である。各図（１）乃至（３）において、上段の図はは、第１乃至第３個別制御入力信号ＶＣＬＳ１乃至３に対する出力電流を表す入出力特性を示し、下段の図は、制御入力信号ＶＣＮＴに対する第１乃至第３個別制御入力信号ＶＣＬＳ１乃至３の応答を表すレベル変換回路２１の入出力特性を示している。尚、図７においては、便宜上下段のレベル変換回路２１の入出力特性図を９０度回転させて、上段の第１乃至第３個別制御入力信号ＶＣＬＳ１乃至３の軸と一致させている。
【００３４】
第１差動入力回路は通常の差動入力回路であり、その入出力特性は図７の（１）上段に示すように、差電圧ＶＣＬＳ１が第１差動入力回路の参照電圧Ｖｒｅｆと等しくなるポイントで差動電流がバランスし（図中、ポイントＸ１）、その前後で５つの領域に分割される。即ち、ポイントＸ１を中心として第１差動入力回路が線形動作をする線形領域１Ｃでは入出力特性は線形特性を示す。差電圧ＶＣＬＳ１が線形領域１Ｃを越えて大きくなると差動対Ｔｒ１、Ｔｒ３のうち差電圧ＶＣＬＳ１が入力されているトランジスタＴｒ１の駆動能力が相対的に大きくなるので、入出力特性は上に凸の単調増加特性を示す領域１Ｄに移る。逆に、差電圧ＶＣＬＳ１が線形領域１Ｃを下回り逆方向に大きくなると差動対Ｔｒ１、Ｔｒ３のうち差電圧ＶＣＬＳ１が入力されているトランジスタＴｒ１の駆動能力が相対的に小さくなるので、入出力特性は下に凸の単調増加特性を示す領域１Ｂに移る。更に差電圧ＶＣＬＳ１が正あるいは逆の方向に大きくなると差動対Ｔｒ１、Ｔｒ３のうちの何れか一方は完全にオフ状態となる（正方向に大きくなればトランジスタＴｒ３がオフ状態となり領域１Ｅ、逆方向に大きくなればトランジスタＴｒ１がオフ状態となり領域１Ａ）。
【００３５】
この特性を有する第１差動入力回路に対しては、レベル変換回路２１でレベル変換することにより、制御入力信号ＶＣＮＴの０ＶからＶＣＣレベルに対して第１個別制御入力信号ＶＣＬＳ１をＶ１からＶ２レベルに変換する。この電圧領域では、第１差動入力回路の入出力特性は差動出力電流Ｉ１が下に凸の単調増加領域１Ｂに該当するので、制御入力信号ＶＣＮＴを０ＶからＶＣＣレベルまでスイープする間に差動出力電流Ｉ１は下に凸の単調増加特性を有することとなる。
【００３６】
また、第２差動入力回路においても同様な動作を示し、その入出力特性は図７の（２）上段に示すように、差電圧ＶＣＬＳ２が第２差動入力回路の参照電圧Ｖｒｅｆからダイオード接続トランジスタＴｒ４の順方向電圧Ｖｂｅ４分だけ降下したポイントで差動電流がバランスし（図中、ポイントＸ２）、その前後で５つの領域に分割される。即ち、ポイントＸ２を中心として第２差動入力回路が線形動作をする線形領域２Ｃでは入出力特性は線形特性を示す。差電圧ＶＣＬＳ２が線形領域２Ｃを越えて大きくなると差動対Ｔｒ５、Ｔｒ３のうち差電圧ＶＣＬＳ２が入力されているトランジスタＴｒ５の駆動能力が相対的に大きくなるので、入出力特性は上に凸の単調増加特性を示す領域２Ｄに移る。逆に、差電圧ＶＣＬＳ２が線形領域２Ｃを下回り逆方向に大きくなると差動対Ｔｒ５、Ｔｒ３のうち差電圧ＶＣＬＳ２が入力されているトランジスタＴｒ５の駆動能力が相対的に小さくなるので、入出力特性は下に凸の単調増加特性を示す領域２Ｂに移る。更に差電圧ＶＣＬＳ２が正あるいは逆の方向に大きくなると差動対Ｔｒ５、Ｔｒ３のうちの何れか一方は完全にオフ状態となる（正方向に大きくなればトランジスタＴｒ３がオフ状態となり領域２Ｅ、逆方向に大きくなればトランジスタＴｒ５がオフ状態となり領域２Ａ）。
【００３７】
この特性を有する第２差動入力回路に対しては、レベル変換回路２１でレベル変換することにより、制御入力信号ＶＣＮＴの０ＶからＶＣＣレベルに対してオフセット電圧ＶＯＳを持たせて、第２個別制御入力信号ＶＣＬＳ２を０ＶからＶ４レベルに急峻に立ち上げるように変換する。この電圧領域では、第２差動入力回路の入出力特性は差動出力電流Ｉ２がオフ状態２Ａから下に凸の単調増加領域２Ｂを経て線形領域２Ｃに推移していくが、制御入力信号ＶＣＮＴがオフセット電圧ＶＯＳからＶＣＣレベルまで急峻に推移する間に差動出力電流Ｉ２が立ち上がるので、その特性は差動出力電流Ｉ１の特性に比して急峻な下に凸の単調増加特性を有することとなる。
【００３８】
更に、電流源回路においては、その入出力特性は図７の（３）上段に示すようにエミッタ抵抗Ｒ３により規定される傾きを有する線形な特性を有しており、差電圧ＶＣＬＳ３が電流源回路におけるトランジスタＴｒ６のベース・エミッタ間順方向電圧Ｖｂｅ６を越えたポイントから流れ始める。
【００３９】
この特性を有する電流源回路に対しては、レベル変換回路２１でレベル変換することにより、制御入力信号ＶＣＮＴの０ＶからＶＣＣレベルに対して第３個別制御入力信号ＶＣＬＳ３をＶｂｅ６からＶ５レベルに変換する。電流源回路の入出力特性は線形な特性を示し印加電圧（ＶＣＬＳ３−Ｖｂｅ６）に対してエミッタ抵抗Ｒ３で決まる線形な出力電流Ｉ３特性を有することとなる。
【００４０】
図８の（４）に、以上３つの出力電流Ｉ１、Ｉ２、Ｉ３の制御入力信号ＶＣＮＴ特性を重ねて表示する。これらの電流Ｉ１、Ｉ２、Ｉ３の総和が利得制御回路２０の出力電流となり、負荷抵抗Ｒ１、Ｒ２にて電圧変換されて利得制御信号ＶＡＧＣとして差動増幅回路１０に入力される。利得制御回路２０を構成する各回路の出力電流Ｉ１、Ｉ２、Ｉ３は、制御入力信号ＶＣＮＴから所定の傾きと所定のオフセット値を有する信号としてレベル変換回路２１にて変換された第１乃至第３個別制御入力信号ＶＣＬＳ１乃至３の応答として適宜調整して得られたものであり、各出力電流Ｉ１、Ｉ２、Ｉ３の総和として、制御入力信号ＶＣＮＴの低い電圧レベル領域１（図８において丸囲み数字の１）では線形特性を、中間電圧レベル領域２（図８において丸囲み数字の２）では下に凸の単調増加特性を、高い電圧レベル領域３（図８において丸囲み数字の３）では領域２（図８において丸囲み数字の２）より急峻な下に凸の単調増加特性となるように調整され、負荷抵抗Ｒ１、Ｒ２で電圧変換されて利得制御信号ＶＡＧＣとして差動増幅回路１０に入力される。
【００４１】
これらの３つの領域１〜３（図８において丸囲み数字の１〜３）における利得制御信号ＶＡＧＣは、図８の（５）に示すように、差動増幅回路１０の２段目の差動対Ｔｒ１１、Ｔｒ１２、及びＴｒ１３、Ｔｒ１４の入出力特性における、下に凸な単調増加領域１（図８において丸囲み数字の１）、線形領域２（図８において丸囲み数字の２）、及び上に凸な単調増加領域３（図８において丸囲み数字の３）にそれぞれ一致する。
【００４２】
即ち、図８の（４）、（５）より、制御入力信号ＶＣＮＴに対する利得制御信号ＶＡＧＣが線形特性を示す領域１（図８において丸囲み数字の１）は、差動増幅回路１０の入出力特性では下に凸な単調増加領域１（図８において丸囲み数字の１）に一致するので、制御入力信号ＶＣＮＴに対する電力利得応答は両者の組み合わせにより下に凸な単調増加特性を示し、デシベル表示に換算した場合に線形特性として表されるので利得変化の直線性を確保することができる。また、制御入力信号ＶＣＮＴに対する利得制御信号ＶＡＧＣが下に凸な単調増加特性を示す領域２（図８において丸囲み数字の２）は、差動増幅回路１０の入出力特性では線形領域２（図８において丸囲み数字の２）に一致するので、制御入力信号ＶＣＮＴに対する電力利得応答は両者の組み合わせにより下に凸な単調増加特性を示し、デシベル表示に換算した場合に線形特性として表されるので利得変化の直線性を確保することができる。更に、制御入力信号ＶＣＮＴに対する利得制御信号ＶＡＧＣが領域２（図８において丸囲み数字の２）より急峻な下に凸な単調増加特性を示す領域２（図８において丸囲み数字の２）は、差動増幅回路１０の入出力特性では上に凸な単調増加領域３（図８において丸囲み数字の３）に一致するので、制御入力信号ＶＣＮＴに対する電力利得応答は両者の組み合わせにより下に凸な単調増加特性を示し、デシベル表示に換算した場合に線形特性として表されるので利得変化の直線性を確保することができる。
【００４３】
従って、差動増幅回路１０の入出力特性における各入出力特性領域１〜３（図８において丸囲み数字の１〜３）に合わせて制御入力信号ＶＣＮＴを線形にレベル変換するだけで、制御入力信号ＶＣＮＴに対する電力利得変化特性を直線的に変化することができ、しかも、制御入力信号ＶＣＮＴの全入力領域に対して、差動増幅回路１０の全入出力特性領域を使用することができ、差動増幅回路１０の入出力特性の広範囲にわたり、電力利得変化の直線性を確保することができる。
【００４４】
以上詳細に説明したとおり、本実施形態に係る利得可変増幅器１００では、差動増幅回路１０の２段目の差動対Ｔｒ１１、Ｔｒ１２、及びＴｒ１３、Ｔｒ１４に利得を制御する利得制御信号ＶＡＧＣを入力するために、利得制御回路２０は、レベルシフト用ダイオード接続トランジスタＴｒ２、Ｔｒ４を挿入した差動対Ｔｒ１、Ｔｒ３から構成される第１差動入力回路と、トランジスタＴｒ４でレベルシフトしたトランジスタＴｒ３とレベルシフト用ダイオード接続トランジスタを挿入しないトランジスタＴｒ５とを対とした第２差動入力回路と、トランジスタＴｒ６とエミッタ抵抗Ｒ３とで構成された電流源回路とで構成される。そして、それぞれの入力には、制御入力信号ＶＣＮＴからレベル変換回路２１にて所定の傾きとオフセット値を有して変換された第１個別制御入力信号ＶＣＬＳ１、第２個別制御入力信号ＶＣＬＳ２、及び第３個別制御入力信号ＶＣＬＳ３を入力し、差動増幅回路１０の２段目の差動対Ｔｒ１１、Ｔｒ１２、及びＴｒ１３、Ｔｒ１４の入出力特性における、下に凸な単調増加領域１（図８において丸囲み数字の１）、線形領域２（図８において丸囲み数字の２）、及び上に凸な単調増加領域３（図８において丸囲み数字の３）に対して、利得制御回路２０における利得制御信号ＶＡＧＣの入出力特性として、制御入力信号ＶＣＮＴの低いレベル領域１（図８において丸囲み数字の１）では線形特性、中間レベル領域２（図８において丸囲み数字の２）では下に凸の単調増加特性、及び高いレベル領域３（図８において丸囲み数字の３）では領域２（図８において丸囲み数字の２）より急峻な下に凸の単調増加特性となるように調整することができるので、差動増幅回路１０の２段目の差動対Ｔｒ１１、Ｔｒ１２、及びＴｒ１３、Ｔｒ１４の全入出力領域を使用して広範囲に渡り電力利得変化の直線性を確保することができる。
【００４５】
また、利得制御回路２０における第１差動入力回路は、差動対Ｔｒ１、Ｔｒ３にダイオード接続されたトランジスタＴｒ２、Ｔｒ４が順方向に接続されているため、ダイオードの順方向電圧分のレベルシフトにより動作点を高く設定することができ、第１個別制御入力信号ＶＣＬＳ１の電圧レベルを高く設定することができる。従って、第１個別制御入力信号ＶＣＬＳ１の動作範囲をレベル変換回路２１にとって精度の高い電圧範囲に調整することができ、利得制御回路２０における第１差動入力回路の動作精度の向上を図ることができる。
【００４６】
更に、第１乃至第３個別制御入力信号ＶＣＬＳ１乃至３は、制御入力信号ＶＣＮＴを所定の傾きと所定のオフセット値を持たせた信号であり、制御入力信号ＶＣＮＴに対して線形にレベル変換すればよく、レベル変換回路２１は、抵抗分圧回路を基本とする単純な回路構成で実現することができる。また、このレベル変換回路２１は、可変利得増幅器１００に内蔵する必要はなく、外部にて生成した上で可変利得増幅器１００の利得制御回路２０に直接入力する構成とすることもできる。
【００４７】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、本実施形態においては、利得制御回路２０の構成として第１差動入力回路、第２差動入力回路、電流源回路の３つの回路ブロックにより構成したが、これに限定されるものではなく、電流源回路を省いた構成とすることもでき、また差動入力回路も３組以上の構成としてもよく、更にダイオードによる動作点のレベルシフト回路をダイオードの多段接続により更に大きく設定することも可能であり、逆に、レベルシフトをしない構成とすることもできる。そして、これらの回路の適宜な組み合わせと、個別制御入力信号毎の傾きやオフセット値の調整により、差動増幅回路１０における利得係数を設定する差動対の入出力特性に応じて、広い入出力範囲に渡る利得変化特性の直線性を得るために最適な利得制御信号を簡易かつ確実に生成することができる。
【００４８】
【発明の効果】
本発明によれば、差動増幅回路における利得係数を設定する差動対回路の入出力特性に合わせて、利得制御回路の入出力特性を適宜切り替えることにより、差動増幅回路における差動対回路の入出力特性の広い範囲に渡り、電力利得変化特性の直線性を確保することができる。下に凸な単調増加特性には線形特性の利得制御信号を、線形特性には下に凸な利得制御信号を、上に凸な単調増加特性には急峻な下に凸な利得制御信号を組み合わせることにより、広範囲で直線な電力利得変化特性を有する利得可変増幅器を得ることができる。
【図面の簡単な説明】
【図１】 従来技術における利得変化の直線性確保の方法を示す概念図である。
【図２】 他の従来技術における利得変化の直線性確保の原理図である。
【図３】 他の従来技術の回路例である。
【図４】 他の従来技術の回路例についての動作説明図である。
【図５】 本発明の動作原理図である。
【図６】 本発明に係る実施形態の利得可変増幅器を示す回路図である。
【図７】 実施形態における利得制御回路の各回路特性である。
【図８】 利得制御回路の利得制御方法を示す動作説明図である。
【符号の説明】
１０ 差動増幅回路
２０ 利得制御回路
２１ レベル変換回路
１００ 利得可変増幅器
ＶＣＮＴ 制御入力信号
ＶＣＬＳ１、ＶＣＬＳ２、ＶＣＬＳ３ 個別制御入力信号
ＶＡＧＣ 利得制御信号
Claims (6)
- 制御入力信号に応じて所定の利得制御信号を出力する利得制御特性を有する利得制御回路と、前記利得制御信号により差動対に流れる差動出力電流を切り換えて利得を可変する入出力特性を有する差動増幅回路とを備える利得可変増幅器において、
前記入出力特性に応じて、前記利得制御回路は、
前記利得制御信号が前記差動増幅回路に入力された際、前記入出力特性が線形特性を示す領域（第１領域）にある場合に、前記利得制御特性を線形座標系において下に凸の第１単調増加制御特性に可変制御し、
前記利得制御信号が前記差動増幅回路に入力された際、前記入出力特性が線形座標系において上に凸の単調増加特性を示す領域（第２領域）にある場合に、前記利得制御特性を前記第１単調増加制御特性より急峻な第２単調増加制御特性に可変制御し、
前記利得制御信号が前記差動増幅回路に入力された際、前記入出力特性が線形座標系において下に凸の単調増加特性を示す領域（第３領域）にある場合に、前記利得制御特性を線形制御特性に可変制御することを特徴とする利得可変増幅器。 - 前記利得制御回路は、
トランスコンダクタンスアンプ構成を有し、
前記トランスコンダクタンスアンプ構成のコンダクタンス特性を可変することにより、前記利得制御特性を可変制御することを特徴とする請求項１に記載の利得可変増幅器。 - 前記トランスコンダクタンスアンプ構成は、
多入力の複合差動入力回路を備え、
前記複合差動入力回路の各入力信号毎に所定の傾きと所定のオフセット値を有する個別制御入力信号を入力することを特徴とする請求項２に記載の利得可変増幅器。 - 前記利得制御回路は、
差動対を構成する第１トランジスタ及び第２トランジスタと、
前記第１トランジスタのエミッタにアノードを接続した第１ダイオードと、
前記第２トランジスタのエミッタにアノードを接続した第２ダイオードと、
第３トランジスタとを備え、
前記第１ダイオードのカソードと前記第２ダイオードのカソードとを相互に接続すると共に、前記第１トランジスタのベースに参照電圧を印加し、前記第２トランジスタのベースに第１個別制御入力信号を入力して第１差動入力回路を構成し、
また前記第３トランジスタのエミッタを前記相互に接続された前記第１及び前記第２ダイオードのカソードに接続すると共に、前記第３トランジスタのベースに第２個別制御入力信号を入力して第１トランジスタとの間で第２差動入力回路を構成することにより、前記複合差動入力回路とし、
更に、第４トランジスタと、
前記第４トランジスタのエミッタに接続する抵抗とを備え、
前記抵抗の他端を基準電位に接続すると共に、前記第４トランジスタのベースに第３個別制御入力信号を入力して所定コンダクタンスの電流源回路を構成し、
前記第１差動入力回路の出力電流と、前記第２差動入力回路の出力電流と、前記電流源回路の出力電流との電流総和を前記利得制御信号に電圧変換して出力することを特徴とする請求項２又は請求項３に記載の利得可変増幅器。 - 前記利得制御回路は、
差動対を構成する第１トランジスタ及び第２トランジスタと、
前記第１トランジスタのソースにアノードを接続した第１ダイオードと、
前記第２トランジスタのソースにアノードを接続した第２ダイオードと、
第３トランジスタとを備え、
前記第１ダイオードのカソードと前記第２ダイオードのカソードとを相互に接続すると共に、前記第１トランジスタのゲートに参照電圧を印加し、前記第２トランジスタのゲートに第１個別制御入力信号を入力して第１差動入力回路を構成し、
また前記第３トランジスタのソースを前記相互に接続された前記第１及び前記第２ダイオードのカソードに接続すると共に、前記第３トランジスタのゲートに第２個別制御入力信号を入力して第１トランジスタとの間で第２差動入力回路を構成することにより、前記複合差動入力回路とし、
前記第１差動入力回路の出力電流と、前記第２差動入力回路の出力電流との電流総和を前記利得制御信号に電圧変換して出力することを特徴とする請求項２又は請求項３に記載の利得可変増幅器。 - レベル変換回路を備え、
前記個別制御入力信号は、前記制御入力信号をレベル変換することにより、所定の傾きと所定のオフセット値を有して生成されることを特徴とする請求項３乃至請求項５に記載の利得可変増幅器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000198192A JP4073152B2 (ja) | 2000-06-30 | 2000-06-30 | 利得可変増幅器 |
| US09/707,879 US6452449B1 (en) | 2000-06-30 | 2000-11-08 | Gain variable amplifier |
| US10/237,720 US6690236B2 (en) | 2000-06-30 | 2002-09-10 | Gain variable amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000198192A JP4073152B2 (ja) | 2000-06-30 | 2000-06-30 | 利得可変増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002016458A JP2002016458A (ja) | 2002-01-18 |
| JP4073152B2 true JP4073152B2 (ja) | 2008-04-09 |
Family
ID=18696386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000198192A Expired - Fee Related JP4073152B2 (ja) | 2000-06-30 | 2000-06-30 | 利得可変増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6452449B1 (ja) |
| JP (1) | JP4073152B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6621343B2 (en) * | 2001-08-07 | 2003-09-16 | Infineon Technologies Ag | Open loop variable gain amplifier using replica gain cell |
| US6710659B2 (en) * | 2001-08-21 | 2004-03-23 | Sharp Kabushiki Kaisha | Variable-gain amplifier with stepwise controller |
| US6693490B2 (en) * | 2002-03-07 | 2004-02-17 | Motorola, Inc. | Adjustable gain control system and method thereof |
| US6930554B2 (en) * | 2003-07-18 | 2005-08-16 | Freescale Semiconductor, Inc. | Variable gain low noise amplifier and method |
| US7084704B2 (en) * | 2003-07-31 | 2006-08-01 | Skyworks Solutions, Inc. | Variable gain amplifier system |
| US6812771B1 (en) * | 2003-09-16 | 2004-11-02 | Analog Devices, Inc. | Digitally-controlled, variable-gain mixer and amplifier structures |
| FR2864725A1 (fr) * | 2003-12-29 | 2005-07-01 | St Microelectronics Sa | Cellule d'attenuation presentant un dispositif de commande du facteur d'attenuation |
| TWI242323B (en) * | 2004-02-12 | 2005-10-21 | Airoha Tech Corp | Gain control circuit and gain amplifier using the same |
| US7053688B2 (en) * | 2004-10-20 | 2006-05-30 | Scintera Networks, Inc. | Constrained coefficient adaptation for continuous-time equalizers |
| JP4949632B2 (ja) | 2005-01-31 | 2012-06-13 | ルネサスエレクトロニクス株式会社 | 利得可変増幅器 |
| US20060255997A1 (en) * | 2005-04-08 | 2006-11-16 | M/A-Com, Inc. And M/A-Com Eurotec Bv | Differential analog filter |
| JP2008011192A (ja) * | 2006-06-29 | 2008-01-17 | Fujitsu Ltd | 増幅器およびその制御方法 |
| KR100732068B1 (ko) * | 2006-06-30 | 2007-06-27 | (주)에프씨아이 | 지수적인 선형성을 갖는 가변 이득 증폭기 |
| FR2970388B1 (fr) * | 2011-01-07 | 2013-10-11 | Thales Sa | Amplificateur distribue large bande a gain controle automatiquement |
| US10133244B2 (en) * | 2012-06-13 | 2018-11-20 | James R. Glidewell Dental Ceramics, Inc. | Chair side mill for fabricating dental restorations |
| EP3439177B1 (en) * | 2017-08-02 | 2021-09-22 | IHP GmbH - Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik | Gain control circuit for a variable gain amplifier |
| JP2019216346A (ja) * | 2018-06-12 | 2019-12-19 | 住友電気工業株式会社 | トランスインピーダンス増幅回路、及び利得可変増幅器 |
| US10924075B2 (en) * | 2018-06-04 | 2021-02-16 | Analog Devices, Inc. | Variable gain amplifiers with output phase invariance |
| EP3672075B1 (en) * | 2018-12-21 | 2023-08-16 | IHP GmbH - Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik | Gain-control stage for a variable gain amplifier |
| US11218120B2 (en) * | 2019-05-22 | 2022-01-04 | Integrated Device Technology, Inc. | Programmable amplifiers |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2733962B2 (ja) | 1988-06-17 | 1998-03-30 | ソニー株式会社 | 利得制御増幅器 |
| US4978924A (en) | 1989-04-25 | 1990-12-18 | Magni Systems, Inc. | Linear switch with high off-state isolation |
| DE4329896A1 (de) | 1993-09-04 | 1995-03-09 | Thomson Brandt Gmbh | Verstärkerstufe mit einer dB-linearen Ausgangsspannung |
| JPH09238032A (ja) | 1996-02-29 | 1997-09-09 | Nec Corp | Ｏｔａおよびバイポーラマルチプライヤ |
| US5907261A (en) * | 1997-09-05 | 1999-05-25 | Ericsson Inc. | Method and apparatus for controlling signal amplitude level |
| US5994961A (en) | 1997-12-08 | 1999-11-30 | Motorola, Inc. | Temperature compensated decibel linear variable gain amplifier |
| US6091275A (en) * | 1998-06-02 | 2000-07-18 | Maxim Integrated Products, Inc. | Linear quad variable gain amplifier and method for implementing same |
| JP3502264B2 (ja) * | 1998-06-10 | 2004-03-02 | 株式会社沖コムテック | 受信装置 |
| JP2000232328A (ja) * | 1999-02-09 | 2000-08-22 | Nec Ic Microcomput Syst Ltd | 可変利得増幅器の利得制御回路 |
-
2000
- 2000-06-30 JP JP2000198192A patent/JP4073152B2/ja not_active Expired - Fee Related
- 2000-11-08 US US09/707,879 patent/US6452449B1/en not_active Expired - Lifetime
-
2002
- 2002-09-10 US US10/237,720 patent/US6690236B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6690236B2 (en) | 2004-02-10 |
| US20020196080A1 (en) | 2002-12-26 |
| US6452449B1 (en) | 2002-09-17 |
| JP2002016458A (ja) | 2002-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4073152B2 (ja) | 利得可変増幅器 | |
| KR100461969B1 (ko) | Ｃｍｏｓ 공정을 통해 구현된 지수함수 발생기 및 그를이용한 가변이득증폭기 | |
| US7639076B2 (en) | Gain controlled amplifier and cascoded gain controlled amplifier based on the same | |
| JPH06314977A (ja) | 電流出力型デジタル／アナログ変換回路 | |
| KR100431256B1 (ko) | 디지털/아날로그 변환기 | |
| KR100342456B1 (ko) | 이득 가변 증폭 회로 | |
| KR100710777B1 (ko) | 진폭 조정 회로 | |
| US6288660B1 (en) | BiCMOS circuit for controlling a bipolar current source | |
| JPH08307273A (ja) | Ｄ／ａコンバータ回路 | |
| US5119041A (en) | High gain differential current amplifier having a low output voltage | |
| US20030043063A1 (en) | Digital-to-analog converting circuit giving linear relation between digital code and oscillation frequency of oscillator | |
| JP2001077693A (ja) | 多重出力デジタル−アナログ・コンバータ | |
| JP2824837B2 (ja) | アナログデジタル変換器 | |
| US7592794B2 (en) | Integrated low power received signal strength indicator (RSSI) with linear characteristic | |
| JPH08307172A (ja) | 可変利得増幅器 | |
| JPS5888910A (ja) | 音量調整回路 | |
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JPS6037655B2 (ja) | デイジタル・アナログ変換回路 | |
| US5905454A (en) | Digital-to-analog converter with complementary outputs | |
| JP2003273674A (ja) | 利得制御増幅回路 | |
| JP2005117469A (ja) | 電流切り替え回路、増幅器、携帯端末 | |
| JP3545239B2 (ja) | 電子ボリューム回路 | |
| JP3863702B2 (ja) | Ｄ／ａ変換回路 | |
| JPH0261168B2 (ja) | ||
| JPS5939925B2 (ja) | ディジタル−アナログ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071016 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080122 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |